JPH08316856A - コンバータ - Google Patents
コンバータInfo
- Publication number
- JPH08316856A JPH08316856A JP7121366A JP12136695A JPH08316856A JP H08316856 A JPH08316856 A JP H08316856A JP 7121366 A JP7121366 A JP 7121366A JP 12136695 A JP12136695 A JP 12136695A JP H08316856 A JPH08316856 A JP H08316856A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- chassis
- control circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract description 3
- 238000005192 partition Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【目的】スプリアスの漏洩による悪影響を回避すること
を可能にする。 【構成】ＰＬＬ制御回路を使用したコンバータにおい
て、少なくとも２枚の基板を相対する２つの面に取り付
けられるように形成されたシャーシ２１と、周波数混合
増幅回路系の回路（高周波増幅回路、周波数混合回路、
中間周波数増幅回路）が設けられ、シャーシ２１の一方
の面に取り付けられた基板２２と、ＰＬＬ制御回路が設
けられ、シャーシ２１の基板２２が取り付けられた面と
相対する他方の面に取り付けられた基板２３と、基板２
２と基板２３のそれぞれを覆う第１のシールド蓋２７，
２９とを具備して構成されている。
を可能にする。 【構成】ＰＬＬ制御回路を使用したコンバータにおい
て、少なくとも２枚の基板を相対する２つの面に取り付
けられるように形成されたシャーシ２１と、周波数混合
増幅回路系の回路（高周波増幅回路、周波数混合回路、
中間周波数増幅回路）が設けられ、シャーシ２１の一方
の面に取り付けられた基板２２と、ＰＬＬ制御回路が設
けられ、シャーシ２１の基板２２が取り付けられた面と
相対する他方の面に取り付けられた基板２３と、基板２
２と基板２３のそれぞれを覆う第１のシールド蓋２７，
２９とを具備して構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ（phase-locked
loop ：位相同期ループ）回路を使用した、例えば放送
衛星（ＢＳ：broadcasting satellite）、通信衛星（Ｃ
Ｓ：communication satellite ）用のコンバータに関す
る。
loop ：位相同期ループ）回路を使用した、例えば放送
衛星（ＢＳ：broadcasting satellite）、通信衛星（Ｃ
Ｓ：communication satellite ）用のコンバータに関す
る。
【０００２】
【従来の技術】従来、ＰＬＬ（phase-locked loop ：位
相同期ループ）回路を使用した、放送衛星（ＢＳ：broa
dcasting satellite）、通信衛星（ＣＳ：communicatio
n satellite ）用のコンバータ（以下、ＢＳ・ＣＳコン
バータと称する）は、図２に示すような構造となってい
る。
相同期ループ）回路を使用した、放送衛星（ＢＳ：broa
dcasting satellite）、通信衛星（ＣＳ：communicatio
n satellite ）用のコンバータ（以下、ＢＳ・ＣＳコン
バータと称する）は、図２に示すような構造となってい
る。
【０００３】ＢＳ・ＣＳコンバータは、マイクロ波入力
用導波管部を設けたシャーシ１に、２種類以上の基板が
取り付けられるように形成されている。図２に示す例で
は、シャーシ１の相対する２つの面に２枚の基板２，３
が取り付けられている。一方の基板２には、高周波増幅
回路、周波数混合回路、ＰＬＬ制御回路（以上の回路は
図示せず）、局部発振器４等が設けられている。他方の
基板３には、中間周波数増幅回路、電源回路等が設けら
れている。基板３は、外部出力用同軸コネクタ５と、接
続部６によって接続されている。
用導波管部を設けたシャーシ１に、２種類以上の基板が
取り付けられるように形成されている。図２に示す例で
は、シャーシ１の相対する２つの面に２枚の基板２，３
が取り付けられている。一方の基板２には、高周波増幅
回路、周波数混合回路、ＰＬＬ制御回路（以上の回路は
図示せず）、局部発振器４等が設けられている。他方の
基板３には、中間周波数増幅回路、電源回路等が設けら
れている。基板３は、外部出力用同軸コネクタ５と、接
続部６によって接続されている。
【０００４】また、シャーシ１には、基板２を覆うよう
にシールド蓋７が、ねじ止め等によって固定されてい
る。シールド蓋７には、図２に示すように、基板２に設
けられた各回路の配置に合わせて仕切板８が設けられて
おり、基板２の各回路ブロックが、シールド蓋７の仕切
板８によって仕切られ、各回路間を相互にシールドする
ようになっている。
にシールド蓋７が、ねじ止め等によって固定されてい
る。シールド蓋７には、図２に示すように、基板２に設
けられた各回路の配置に合わせて仕切板８が設けられて
おり、基板２の各回路ブロックが、シールド蓋７の仕切
板８によって仕切られ、各回路間を相互にシールドする
ようになっている。
【０００５】ＢＳ・ＣＳコンバータは、局部発振器４か
ら発振される局部発振周波数を、ＰＬＬ回路を用いて安
定化させている。このため、ＰＬＬ制御回路部内のスプ
リアスが周波数混合回路や他の回路に漏洩するのを防ぐ
ために、シールド蓋７（仕切板８）が設けられている。
ら発振される局部発振周波数を、ＰＬＬ回路を用いて安
定化させている。このため、ＰＬＬ制御回路部内のスプ
リアスが周波数混合回路や他の回路に漏洩するのを防ぐ
ために、シールド蓋７（仕切板８）が設けられている。
【０００６】
【発明が解決しようとする課題】このように従来のＢＳ
・ＣＳコンバータでは、１枚の基板２に周波数混合回
路、ＰＬＬ制御回路が設けられ、シールド蓋７（仕切板
８）によって各回路ブロックをシールドする構成となっ
ていた。
・ＣＳコンバータでは、１枚の基板２に周波数混合回
路、ＰＬＬ制御回路が設けられ、シールド蓋７（仕切板
８）によって各回路ブロックをシールドする構成となっ
ていた。
【０００７】しかしながら、周波数混合回路とＰＬＬ制
御回路とが、シールド蓋７の仕切板８のみでシールドさ
れる構成のため、シールド蓋７をシャーシ１に取り付け
るねじ止めの緩みや、仕切板８の製造上の精度のばらつ
き等の原因により、シールドが不完全となる場合があっ
た。この場合、基板２と仕切板８との隙間から、ＰＬＬ
制御回路部内のスプリアスが周波数混合回路に漏洩して
しまうことがあった。
御回路とが、シールド蓋７の仕切板８のみでシールドさ
れる構成のため、シールド蓋７をシャーシ１に取り付け
るねじ止めの緩みや、仕切板８の製造上の精度のばらつ
き等の原因により、シールドが不完全となる場合があっ
た。この場合、基板２と仕切板８との隙間から、ＰＬＬ
制御回路部内のスプリアスが周波数混合回路に漏洩して
しまうことがあった。
【０００８】また、ＰＬＬ制御回路内のスプリアスが中
間周波数の帯域であった場合、反対面側にある基板３の
中間周波数増幅回路で増幅されてしまう。この場合、外
部出力用の同軸コネクタ５からは、漏洩したスプリアス
により、例えば４０ｄＢくらい増幅された信号が出力さ
れてしまう。
間周波数の帯域であった場合、反対面側にある基板３の
中間周波数増幅回路で増幅されてしまう。この場合、外
部出力用の同軸コネクタ５からは、漏洩したスプリアス
により、例えば４０ｄＢくらい増幅された信号が出力さ
れてしまう。
【０００９】本発明は前記のような事情を考慮してなさ
れたもので、ＰＬＬ制御回路部からのスプリアスの漏洩
による悪影響を回避することが可能なコンバータを提供
することを目的とする。
れたもので、ＰＬＬ制御回路部からのスプリアスの漏洩
による悪影響を回避することが可能なコンバータを提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、ＰＬＬ制御回
路を使用したコンバータにおいて、少なくとも２枚の基
板を相対する２つの面に取り付けられるように形成され
たシャーシと、周波数混合増幅回路系の回路が設けら
れ、前記シャーシの一方の面に取り付けられた第１の基
板と、ＰＬＬ制御回路が設けられ、前記シャーシの前記
第１の基板が取り付けられた面と相対する他方の面に取
り付けられた第２の基板と、前記第１の基板と前記第２
の基板のそれぞれを覆うシールド蓋とを具備したことを
特徴とする。
路を使用したコンバータにおいて、少なくとも２枚の基
板を相対する２つの面に取り付けられるように形成され
たシャーシと、周波数混合増幅回路系の回路が設けら
れ、前記シャーシの一方の面に取り付けられた第１の基
板と、ＰＬＬ制御回路が設けられ、前記シャーシの前記
第１の基板が取り付けられた面と相対する他方の面に取
り付けられた第２の基板と、前記第１の基板と前記第２
の基板のそれぞれを覆うシールド蓋とを具備したことを
特徴とする。
【００１１】
【作用】このような構成によれば、周波数混合増幅回路
系の回路（例えば高周波増幅回路、周波数混合回路、中
間周波数増幅回路が含まれる）が設けられた基板と、Ｐ
ＬＬ制御回路が設けられた基板とが、相互にシャーシを
挟んだ配置となる。すなわち、シャーシがシールド機能
を果たすことになり、ＰＬＬ制御回路からのスプリアス
が、周波数混合増幅回路系の回路に漏洩しないシールド
特性が得られる。さらに、各基板が、それぞれシールド
蓋によって覆われるため、より一層、安定したシールド
特性が得られる。
系の回路（例えば高周波増幅回路、周波数混合回路、中
間周波数増幅回路が含まれる）が設けられた基板と、Ｐ
ＬＬ制御回路が設けられた基板とが、相互にシャーシを
挟んだ配置となる。すなわち、シャーシがシールド機能
を果たすことになり、ＰＬＬ制御回路からのスプリアス
が、周波数混合増幅回路系の回路に漏洩しないシールド
特性が得られる。さらに、各基板が、それぞれシールド
蓋によって覆われるため、より一層、安定したシールド
特性が得られる。
【００１２】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は本実施例に係わるコンバータの構成を示
す断面図である。図１に示すコンバータは、ＰＬＬ（ph
ase-locked loop ：位相同期ループ）回路を使用した、
放送衛星（ＢＳ：broadcasting satellite）、通信衛星
（ＣＳ：communication satellite ）用のＢＳ・ＣＳコ
ンバータである。
明する。図１は本実施例に係わるコンバータの構成を示
す断面図である。図１に示すコンバータは、ＰＬＬ（ph
ase-locked loop ：位相同期ループ）回路を使用した、
放送衛星（ＢＳ：broadcasting satellite）、通信衛星
（ＣＳ：communication satellite ）用のＢＳ・ＣＳコ
ンバータである。
【００１３】ＢＳ・ＣＳコンバータは、マイクロ波入力
用導波管部を設けたシャーシ２１に、２種類以上の基板
が取り付けられるように形成されている。図１に示す例
では、シャーシ２１の相対する２つの面に２枚の基板２
２，２３が取り付けられている。一方の基板２２には、
高周波増幅回路、周波数混合回路、中間周波数増幅回路
（以上の回路（周波数混合増幅回路系の回路）は図示せ
ず）、局部発振器２４等が設けられている。基板２２
は、外部出力用同軸コネクタ２５と、接続部２６によっ
て接続されている。他方の基板２３には、ＰＬＬ制御回
路、電源回路等が設けられている。
用導波管部を設けたシャーシ２１に、２種類以上の基板
が取り付けられるように形成されている。図１に示す例
では、シャーシ２１の相対する２つの面に２枚の基板２
２，２３が取り付けられている。一方の基板２２には、
高周波増幅回路、周波数混合回路、中間周波数増幅回路
（以上の回路（周波数混合増幅回路系の回路）は図示せ
ず）、局部発振器２４等が設けられている。基板２２
は、外部出力用同軸コネクタ２５と、接続部２６によっ
て接続されている。他方の基板２３には、ＰＬＬ制御回
路、電源回路等が設けられている。
【００１４】また、シャーシ２１には、基板２２を覆う
ように第１のシールド蓋２７が、ねじ止め等によって固
定されている。第１のシールド蓋２７には、図１に示す
ように、基板２２に設けられた各回路の配置に合わせて
仕切板２８が設けられており、基板２２の各回路ブロッ
クが、第１のシールド蓋２７の仕切板２８によって仕切
られ、各回路間を相互にシールドするようになってい
る。
ように第１のシールド蓋２７が、ねじ止め等によって固
定されている。第１のシールド蓋２７には、図１に示す
ように、基板２２に設けられた各回路の配置に合わせて
仕切板２８が設けられており、基板２２の各回路ブロッ
クが、第１のシールド蓋２７の仕切板２８によって仕切
られ、各回路間を相互にシールドするようになってい
る。
【００１５】さらに、シャーシ２１または筐体には、基
板２２と相対する面に設けられた基板２３を覆うように
第２のシールド蓋２９が固定されている。次に、本実施
例の作用効果について説明する。
板２２と相対する面に設けられた基板２３を覆うように
第２のシールド蓋２９が固定されている。次に、本実施
例の作用効果について説明する。
【００１６】本実施例のコンバータでは、図１に示すよ
うに、周波数混合増幅回路系の回路に含まれる高周波増
幅回路と周波数混合回路とが設けられた基板２２側に中
間周波数増幅回路が設けられ、外部出力用同軸コネクタ
２５と接続する接続部２６も基板２２側に設けられてい
る。一方、ＰＬＬ制御回路は、周波数混合増幅回路系の
回路が設けられていない基板２３側に設けられている。
うに、周波数混合増幅回路系の回路に含まれる高周波増
幅回路と周波数混合回路とが設けられた基板２２側に中
間周波数増幅回路が設けられ、外部出力用同軸コネクタ
２５と接続する接続部２６も基板２２側に設けられてい
る。一方、ＰＬＬ制御回路は、周波数混合増幅回路系の
回路が設けられていない基板２３側に設けられている。
【００１７】すなわち、２枚の基板２２，２３は、シャ
ーシ２１の２つの相対する面に設けられているため、そ
れぞれの基板２２，２３に設けられたＰＬＬ制御回路
と、周波数混合回路とは、基板とシャーシ２１を挟んで
分離された配置となる。
ーシ２１の２つの相対する面に設けられているため、そ
れぞれの基板２２，２３に設けられたＰＬＬ制御回路
と、周波数混合回路とは、基板とシャーシ２１を挟んで
分離された配置となる。
【００１８】また、基板２２が、基板２２に設けられた
各回路間を相互にシールドする第１のシールド蓋２７に
よって覆われ、さらに、ＰＬＬ制御回路が設けられた基
板２３が第２のシールド蓋２９によって覆われている。
各回路間を相互にシールドする第１のシールド蓋２７に
よって覆われ、さらに、ＰＬＬ制御回路が設けられた基
板２３が第２のシールド蓋２９によって覆われている。
【００１９】従って、第１のシールド蓋２７をシャーシ
２１に取り付けるねじ止めの緩みや、仕切板２８の製造
上の精度のばらつきがあったとしても、これらの要因に
左右されない安定したシールド特性が得られる。このた
め、ＰＬＬ制御回路部内のスプリアスが周波数混合回路
に漏洩してしまうおそれはない。
２１に取り付けるねじ止めの緩みや、仕切板２８の製造
上の精度のばらつきがあったとしても、これらの要因に
左右されない安定したシールド特性が得られる。このた
め、ＰＬＬ制御回路部内のスプリアスが周波数混合回路
に漏洩してしまうおそれはない。
【００２０】また、中間周波数増幅回路も基板２２に設
けられているため、周波数混合回路と同様にして、シャ
ーシ２１を挟んで基板２３に設けられたＰＬＬ制御回路
との間で安定したシールド特性が、ＰＬＬ制御回路と周
波数混合回路との間で得られる。このため、ＰＬＬ制御
回路内のスプリアスが中間周波数の帯域であったとして
も、中間周波数増幅回路で増幅されて出力されるおそれ
もない。
けられているため、周波数混合回路と同様にして、シャ
ーシ２１を挟んで基板２３に設けられたＰＬＬ制御回路
との間で安定したシールド特性が、ＰＬＬ制御回路と周
波数混合回路との間で得られる。このため、ＰＬＬ制御
回路内のスプリアスが中間周波数の帯域であったとして
も、中間周波数増幅回路で増幅されて出力されるおそれ
もない。
【００２１】なお、本発明は周波数混合増幅回路系とＰ
ＬＬ制御回路部とを分離する構造であれば良いので、局
部発振器２４、及び電源回路は、何れの基板２２，２３
に設けられていても良い。
ＬＬ制御回路部とを分離する構造であれば良いので、局
部発振器２４、及び電源回路は、何れの基板２２，２３
に設けられていても良い。
【００２２】
【発明の効果】以上詳述したように本発明によれば、周
波数混合増幅回路系とＰＬＬ制御回路とを、シャーシを
挟んだ位置となる構造にし、各回路が設けられた基板を
覆うシールド蓋を設けることにより、安定したシールド
特性が得られ、スプリアス漏洩による悪影響を回避する
ことが可能となるものである。
波数混合増幅回路系とＰＬＬ制御回路とを、シャーシを
挟んだ位置となる構造にし、各回路が設けられた基板を
覆うシールド蓋を設けることにより、安定したシールド
特性が得られ、スプリアス漏洩による悪影響を回避する
ことが可能となるものである。
【図１】本発明の一実施例に係わるＢＳ・ＣＳコンバー
タの構成を示す断面図。
タの構成を示す断面図。
【図２】従来のＢＳ・ＣＳコンバータの構成を示す断面
図。
図。
２１…シャーシ、２２，２３…基板、２４…局部発振
器、２５…外部出力用同軸コネクタ、２６…接続部、２
７…第１のシールド蓋、２８…仕切板、２９…第２のシ
ールド蓋。
器、２５…外部出力用同軸コネクタ、２６…接続部、２
７…第１のシールド蓋、２８…仕切板、２９…第２のシ
ールド蓋。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 宏明 埼玉県大宮市蓮沼1406番地 八木アンテナ 株式会社大宮工場内
Claims (1)
- 【請求項１】 ＰＬＬ（phase-locked loop ：位相同期
ループ）制御回路を使用したコンバータにおいて、 少なくとも２枚の基板を相対する２つの面に取り付けら
れるように形成されたシャーシと、 周波数混合増幅回路系の回路が設けられ、前記シャーシ
の一方の面に取り付けられた第１の基板と、 ＰＬＬ制御回路が設けられ、前記シャーシの前記第１の
基板が取り付けられた面と相対する他方の面に取り付け
られた第２の基板と、 前記第１の基板と前記第２の基板のそれぞれを覆うシー
ルド蓋とを具備したことを特徴とするコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121366A JPH08316856A (ja) | 1995-05-19 | 1995-05-19 | コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121366A JPH08316856A (ja) | 1995-05-19 | 1995-05-19 | コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316856A true JPH08316856A (ja) | 1996-11-29 |
Family
ID=14809475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121366A Pending JPH08316856A (ja) | 1995-05-19 | 1995-05-19 | コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950644B2 (en) | 2001-02-21 | 2005-09-27 | Sharp Kabushiki Kaisha | Satellite broadcast receiving device having two local oscillation circuits and reduced spurious signal |
-
1995
- 1995-05-19 JP JP7121366A patent/JPH08316856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950644B2 (en) | 2001-02-21 | 2005-09-27 | Sharp Kabushiki Kaisha | Satellite broadcast receiving device having two local oscillation circuits and reduced spurious signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547901A (en) | Microwave receiving apparatus using a waveguide filter | |
| US5668701A (en) | Up-down tuner having a grounding plate provided with generally L-shaped soldering portions | |
| KR20030051275A (ko) | 유전체 공진 소자, 유전체 공진기, 필터, 발진기 장치, 및통신장치 | |
| JPH08316856A (ja) | コンバータ | |
| JP3086717B2 (ja) | 回路基板装置 | |
| JPH0423328Y2 (ja) | ||
| US6222741B1 (en) | Mounting arrangement for microwave power amplifier | |
| JPH11195922A (ja) | アンテナ装置 | |
| JPH0231834Y2 (ja) | ||
| JPS643095B2 (ja) | ||
| JP2586191Y2 (ja) | 衛星放送受信用ダウンコンバータ | |
| JPS62219697A (ja) | マイクロ波装置 | |
| JPH05218736A (ja) | 平面アンテナ | |
| JPH0570001U (ja) | マイクロ波コンバ−タ | |
| JPH075706Y2 (ja) | Ｂｓコンバータ | |
| JP2711306B2 (ja) | コンバータ | |
| JP3506940B2 (ja) | 複合型ｐｌｌチューナユニット | |
| JPH064625Y2 (ja) | 筐体構造 | |
| JPS62219823A (ja) | マイクロ波回路装置 | |
| JPH0570002U (ja) | マイクロ波コンバ−タ | |
| JPH03266501A (ja) | マイクロ波回路装置 | |
| JPS633216Y2 (ja) | ||
| CN1045863C (zh) | 无线寻呼接收机 | |
| JPS637007A (ja) | 周波数変換回路 | |
| JPH10284905A (ja) | アイソレータ搭載用回路基板の構造 |