JPH08320676A - ディザ画像表示装置 - Google Patents
ディザ画像表示装置Info
- Publication number
- JPH08320676A JPH08320676A JP7125126A JP12512695A JPH08320676A JP H08320676 A JPH08320676 A JP H08320676A JP 7125126 A JP7125126 A JP 7125126A JP 12512695 A JP12512695 A JP 12512695A JP H08320676 A JPH08320676 A JP H08320676A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- output
- dither
- data
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
画質が得られるディザ画像表示装置を得る。 【構成】 加算器11は、入力画像データとフィードバ
ックされた画像データとを加算して出力する。加算画像
データは上位ビットおよび下位ビットの画像データとに
2分され、2分された下位ビットの画像データをセレク
タA12、B13が1/1および1/2とし、これらの
何れか一方を選択して出力する。出力された画像データ
はバッファA14、B15により保持され、さらにセレ
クタC16により選択され出力され、加算器へのフィー
ドバック画像データとされる。セレクタA12、B1
3、C16による画像データの選択は、画像データの座
標値により決められる。より少ないバッファ容量で、高
画質のディザ処埋手順が確保される。
Description
関し、例えば、ディザ方式を用いて表示画質を改善した
画像表示装置に関する。
い容量のフレームバッファで高い画質の画像を表示する
方法として、ディザ方式(Dither Method)がある。こ
のディザ方式には、大別して、図3に示すオーダードデ
ィザ(Ordered Dither)法および図4に示す誤差拡散
(Error Defusion)法の2つの方式がある。これらのデ
ィザ方式では、画像を加工し、偽輪郭を除去した画像を
フレームバッファに格納する方法が取られる。
に所定の値を加算した値を画素値として用いる。この画
素値に加算される所定の値は、画素の座標値に依存した
定数であり、通常、M×Nの大きさを持つマトリックス
から得られる。例えば、座標値(X、Y)の画素にはマ
トリックス(X mod M,Y mod N)の値が
加算される。本オーダードディザ法は、ハードウェア量
が少ないという特徴を有している。
素情報の内、フレームバッファに格納できない下位ビッ
トを蓄積しておき、隣接する画素を処理する前にこの下
位ビットを加算し、画素情報を更新してからフレームバ
ッファに格納する手順を採る。画素情報の下位ビットを
伝搬する方向としては、通常、上下2方向または上、
下、右下、左下の4方向が取られる。本誤差拡散法は、
画質が高いという特徴を有している。
て、多値ディザ処理を用いて入力画像データを圧縮し画
像メモリに記憶させる技術を開示した特開平1−267
782号、ディザマトリックスを用いてディジタル画像
信号をディザ化画像信号に変換する技術を開示した特開
昭63−213084号がある。
ードディザ法は、マトリックスの大きさが画像の大きさ
に比ベて非常に小さいため、特定のパターンが画像全体
に亙って現われ、画質が低い問題を伴う。また、他方の
誤差拡散法は、下位ビットを格納するバッファが最低で
も画像の1ライン分以上必要となり、ハードウェア量が
大きくなる問題を伴う。
2号はディザ処理の応用に関するものであり、他方の特
開昭63−213084号は本発明とは発明の構成が相
違する。
コストで、高画質が得られるディザ画像表示装置を提供
することを目的とする。
め、本発明のディザ画像表示装置は、入力画像データと
フィードバックされた画像データとを加算して出力する
加算手段と、加算された加算画像データを上位ビットお
よび下位ビットの画像データとに2分し、この2分され
た下位ビットの画像データを1/1および1/2とし、
これらの何れか一方を選択して出力する第1および第2
の選択手段と、2つの選択手段から出力された画像デー
タを各々保持する第1および第2のバッファ手段と、2
つのバッファ手段の2つの画像データの一方を選択して
出力する第3の選択手段とを有し、第3の選択手段から
出力された画像データを加算手段へのフィードバック画
像データとし、上位ビットの画像データを出力画像デー
タとすることを特徴としている。
手段は、各々へ入力される画像データの座標値により2
つの入力の何れか一方を選択して出力するとよい。
れば、入力画像データとフィードバックされた画像デー
タとを加算して出力し、加算された加算画像データを上
位ビットおよび下位ビットの画像データとに2分し、こ
の2分された下位ビットの画像データを1/1および1
/2とし、これらの何れか一方を選択して出力する。こ
の選択出力は2つあり、各々の出力された画像データは
各々保持され、保持された画像データは選択されて出力
される。この出力された画像データはフィードバックさ
れ上述の加算画像データとされる。加算画像データの上
位ビットの画像データを出力画像データとする。この手
順により、より少ないバッファ容量で、高画質のディザ
処埋の処理手順が確保される。
画像表示装置の実施例を詳細に説明する。図1〜図3を
参照すると本発明のディザ画像表示装置が適用されるデ
ィザ画像表示装置の実施例が示されている。図1が本実
施例のディザ画像処理部の回路構成ブロック図であり、
図2がディザ処理部を包含したディザ画像表示装置の回
路構成ブロック図である。また、図3は図1の要部にお
けるデータの流れを表化して示したタイムチャートであ
る。
下に説明する。ディザ処理部1は、加算器11、バッフ
ァA14およびB15、セレクタA12、B13、C1
6を有して構成される。
部であり、本実施例では2入力/1出力の加算器を用い
る。2入力の一方の入力端子へは、本装置への画素デー
タが入力される。また、他方の入力端子へは、セレクタ
C16の出力データがフィードバックされて入力され
る。
保持する一時記憶器である。各バッファA14、B15
では、セレクタA12、B13で選択された出力データ
が保持される。この入力保持は、不図示の同期信号の立
ち下がりエッジで保持されるため、結果的に1クロック
分遅延される。
力/1出力のライン選択器である。セレクタA12、B
13へは加算器出力のデータの下位ビットの1/2およ
び1/1のデータが入力され、何れか1のデータが出力
される。この選択は、入力されるデータのX座標値およ
びY座標値とにより決められる。つまり、セレクタA1
2、B13は、不図示のX座標判定器からの出力信号に
より、画素のX座標が0の時は下位ビットの1/2の値
を選択し、その他の時は下位ビットの1/1の値を選択
する。セレクタC16では、画素のY座標が偶数値の時
はバッファA14が、画素のY座標が奇数値の時はバッ
ファB15の値がそれぞれ選択される。
におけるデータの流れを図3に示す。図3において、最
上欄の丸付数字はタイミングの順序、縦の欄はデータ等
の識別名称である。つまり、aがX座標値、bがY座標
値、cが入力画素、dが加算器入力、eがバッファA1
4の保持データ、fがバッファB15の保持データ、g
がセレクタC16の出力データ、hがディザ画像表示装
置の出力データである。なお、図3において、H(X)は
加算器出力データの上位ビット、L(X)が加算器出力デ
ータの下位ビットをそれぞれ表している。
3に基づいて以下に説明する。セレクタA12、B13
は、不図示のX座標判定器による画素のX座標値が0の
時、加算器出力データの下位ビットの1/2の値;L
(Pn+An)/2、L(Pn+An)/2、を選択し、X
座標値が0以外の時は、下位ビットの値そのもの;L
(Pn+An)、を選択する。
判定器とによる画素データのX座標値が0の時または画
素データのY座標値が偶数の時に、セレクタA12の出
力の値を入力し自身の内容を書き換える。また、バッフ
ァB15は、X座標判定器とY座標判定器とによる画素
データのX座標値が0の時、または画素データのY座標
値が奇数の時に、セレクタB13の出力の値を入力し自
身の内容を書き換える。なお、バッファA14、B15
は、それぞれが前記条件を満たさない場合は、現在の保
持データを継続して保持する。
値とバッファA14、B15において確定・保持される
データとの間には、1クロック分遅延される。図3にお
けるこれらの関係において、eのバッファA14および
fのバッファB15に表されたそれぞれのデータは、バ
ッファA14、B15における確定データである。よっ
て、例えば座標(0、0)時にセレクタA12の選択し
た下位ビットの1/2の値;L(P0+A0)/2は、座
標(1、0)においてバッファA14において確定・保
持される。同様に座標(0、0)時にセレクタB13の
選択した下位ビットの1/2の値;L(P0+A0)/2
は、座標(1、0)においてバッファB15において確
定・保持される。
位ビットの1/2を選択する。よって、図3の縦列お
よびで選択されたデータは、縦列およびにおいて
バッファA14に保持される。また、X座標値が0以外
の時は下位ビットの1/1を選択する。よって、図3の
縦列、で選択されたデータは、縦列、において
バッファA14に保持される。
様のX座標値の条件で下位ビットの選択を行い、Y座標
値が奇数以外の時には現在の保持デ−タを継続して保持
する。よって、例えば図3の縦列で選択された値は、
縦列、、においてバッファB15に保持される。
また、縦列で選択された値は縦列、縦列で選択さ
れた値は縦列においてバッファB15に保持される。
数値の時はバッファAの出力データが選択され、タイミ
ングでは0、タイミングではL(P0+A0)/2、
タイミングではL(P1+A1)が出力される。また、
画素のY座標値が奇数値の時はバッファB15の出力デ
ータが選択され、タイミングではL(P2+B2)、タ
イミングではL(P3+B3)/2が出力される。
の他方の入力端子へ入力され、cの入力画素データと加
算される。加算器11の出力データは、図3のhとな
る。
ェア量で高画質のディザ処埋が実現可能となり、低コス
トで高画質の画像を表示することが可能となる。
の一例ではあるが本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。
ディザ画像表示装置は、入力画像データとフィードバッ
クされた画像データとを加算し、加算画像データを上位
ビットおよび下位ビットの画像データとに2分する。こ
の2分された下位ビットの画像データを1/1および1
/2とし、これらの何れか一方を選択して出力する。選
択出力は2つあり、各々の出力された画像データは各々
保持される。保持された画像データは何れか一方が選択
されて出力される。この選択出力された画像データはフ
ィードバックされ上述の加算画像データとされる。加算
画像データの上位ビットの画像データを本ディザ画像表
示装置の出力画像データとする。この手順によれば、よ
り少ないバッファ容量で、高画質のディザ処埋の処理手
順が確保される。よって、低コストで高い画質の画像を
表示することが可能となる。
実施例を示す回路構成ブロック図である。
すブロック図である。
ムチャートである。
構成例のブロック図である。
ブロック図である。
Claims (2)
- 【請求項1】 入力画像データとフィードバックされた
画像データとを加算して出力する加算手段と、 前記加算された加算画像データを上位ビットおよび下位
ビットの画像データとに2分し、該2分された下位ビッ
トの画像データを1/1および1/2とし、これらの何
れか一方を選択して出力する第1および第2の選択手段
と、 該2つの選択手段から出力された画像データを各々保持
する第1および第2のバッファ手段と、 該2つのバッファ手段の2つの画像データの一方を選択
して出力する第3の選択手段とを有し、 該第3の選択手段から出力された画像データを前記加算
手段へのフィードバック画像データとし、前記上位ビッ
トの画像データを出力画像データとすることを特徴とす
るディザ画像表示装置。 - 【請求項2】 前記第1、第2および第3の選択手段
は、各々へ入力される画像データの座標値により2つの
入力の何れか一方を選択して出力することを特徴とする
請求項1記載のディザ画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125126A JP2697679B2 (ja) | 1995-05-24 | 1995-05-24 | ディザ画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125126A JP2697679B2 (ja) | 1995-05-24 | 1995-05-24 | ディザ画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320676A true JPH08320676A (ja) | 1996-12-03 |
| JP2697679B2 JP2697679B2 (ja) | 1998-01-14 |
Family
ID=14902499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125126A Expired - Fee Related JP2697679B2 (ja) | 1995-05-24 | 1995-05-24 | ディザ画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697679B2 (ja) |
-
1995
- 1995-05-24 JP JP7125126A patent/JP2697679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697679B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844532A (en) | Color display system | |
| JPH0464231B2 (ja) | ||
| JPH0728995A (ja) | 範囲クリッピング方法及びその装置及び表示装置 | |
| JPH06295338A (ja) | 画像生成方法 | |
| JP2006145850A (ja) | データ出力方法及びその装置並びにこれを用いた液晶パネル駆動装置及び液晶表示装置 | |
| JPH06332843A (ja) | 動画映像データ転送装置およびコンピュータシステム | |
| JP3022405B2 (ja) | 画像メモリ制御装置 | |
| US5862268A (en) | Bilinear decimator with error compensation | |
| JPH06332395A (ja) | 画像処理方法及び装置 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JP2825395B2 (ja) | 並列処理装置および方法 | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| EP0970582B1 (en) | Bilinear decimator with error compensation | |
| AU673556B2 (en) | Colour display system | |
| JPH0935053A (ja) | 画像縮小方法及び装置 | |
| JPH07264395A (ja) | 画像縮小装置 | |
| JPH06225212A (ja) | デジタル画像信号の補間方法 | |
| JP2820068B2 (ja) | 画像データ合成表示装置 | |
| JP2000020705A (ja) | 並列画像処理プロセッサ | |
| JPH0764524A (ja) | 画像表示装置 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| JPH11283024A (ja) | 圧縮表示方法及びその装置 | |
| JPH06110427A (ja) | 画像情報処理方法及び画像情報処理装置 | |
| JPH08125847A (ja) | 画像処理装置 | |
| JPS63684A (ja) | 補間拡大演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |