JPH0832077A - 薄膜トランジスタの水素化方法 - Google Patents
薄膜トランジスタの水素化方法Info
- Publication number
- JPH0832077A JPH0832077A JP6180734A JP18073494A JPH0832077A JP H0832077 A JPH0832077 A JP H0832077A JP 6180734 A JP6180734 A JP 6180734A JP 18073494 A JP18073494 A JP 18073494A JP H0832077 A JPH0832077 A JP H0832077A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- hydrogen
- silicon layer
- tft
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、水素化によってＴＦＴの多結晶シ
リコン層内の欠陥の完全な消滅を図って、電流−電圧特
性を向上させる。 【構成】 第１工程で、水素プラズマドーピング法によ
って、ＴＦＴ１の多結晶シリコン層１６内に水素をドー
ピングして、その多結晶シリコン層１６内の大部分の欠
陥を消滅させる。その後第２工程で、多結晶シリコン層
１６上または多結晶シリコン層１６上のストッパ層１７
上に水素を含む非晶質窒化シリコン膜２３を形成した
後、アニール処理によって、水素を含む非晶質窒化シリ
コン膜２３中から水素を放出させ、この放出した水素を
多結晶シリコン層１６内に拡散して多結晶シリコン層１
６内の残りの欠陥を消滅させる。
リコン層内の欠陥の完全な消滅を図って、電流−電圧特
性を向上させる。 【構成】 第１工程で、水素プラズマドーピング法によ
って、ＴＦＴ１の多結晶シリコン層１６内に水素をドー
ピングして、その多結晶シリコン層１６内の大部分の欠
陥を消滅させる。その後第２工程で、多結晶シリコン層
１６上または多結晶シリコン層１６上のストッパ層１７
上に水素を含む非晶質窒化シリコン膜２３を形成した
後、アニール処理によって、水素を含む非晶質窒化シリ
コン膜２３中から水素を放出させ、この放出した水素を
多結晶シリコン層１６内に拡散して多結晶シリコン層１
６内の残りの欠陥を消滅させる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ〔以
下ＴＦＴ（Thin Film Transistor）と記す〕の多結晶
シリコン層内の欠陥を消滅させるＴＦＴの水素化方法に
関するものである。
下ＴＦＴ（Thin Film Transistor）と記す〕の多結晶
シリコン層内の欠陥を消滅させるＴＦＴの水素化方法に
関するものである。
【０００２】
【従来の技術】近年、チャネル領域に多結晶シリコンを
用いた多結晶シリコンＴＦＴは、基板上にアドレス回路
およびクロック回路を搭載したＬＣＤ（liquid crysta
l display）に利用するために広範囲に研究されてい
る。そして多結晶シリコンをレーザアニール処理で形成
するプロセスは、高い関心が持たれている。それは、安
価なガラス、プラスチックスまたはセラミックスからな
る基板上に、低温プロセスで多結晶シリコンを形成する
ことが可能になるからである。
用いた多結晶シリコンＴＦＴは、基板上にアドレス回路
およびクロック回路を搭載したＬＣＤ（liquid crysta
l display）に利用するために広範囲に研究されてい
る。そして多結晶シリコンをレーザアニール処理で形成
するプロセスは、高い関心が持たれている。それは、安
価なガラス、プラスチックスまたはセラミックスからな
る基板上に、低温プロセスで多結晶シリコンを形成する
ことが可能になるからである。
【０００３】次に、ＴＦＴの構造を図３の概略断面図に
よって説明する。この図３では、パッシベーション膜を
形成する前までのボトムゲート型のＴＦＴ５０の構造を
示す。
よって説明する。この図３では、パッシベーション膜を
形成する前までのボトムゲート型のＴＦＴ５０の構造を
示す。
【０００４】図に示すように、ガラス基板５１上にはゲ
ート電極５２が形成されていて、このゲート電極５２の
表面には陽極酸化膜５３が形成されている。そして上記
陽極酸化膜５３を覆う状態に窒化シリコン膜５４と酸化
シリコン膜５５とが積層されている。そして酸化シリコ
ン膜５５上にはレーザ結晶化法によって多結晶化した多
結晶シリコン層５６が形成されている。さらにゲート電
極５２の上方の多結晶シリコン層５６上には、酸化シリ
コンからなるストッパ層５７が形成されている。
ート電極５２が形成されていて、このゲート電極５２の
表面には陽極酸化膜５３が形成されている。そして上記
陽極酸化膜５３を覆う状態に窒化シリコン膜５４と酸化
シリコン膜５５とが積層されている。そして酸化シリコ
ン膜５５上にはレーザ結晶化法によって多結晶化した多
結晶シリコン層５６が形成されている。さらにゲート電
極５２の上方の多結晶シリコン層５６上には、酸化シリ
コンからなるストッパ層５７が形成されている。
【０００５】上記ストッパ層５７の両側には、ソース・
ドレイン領域になるドープ層５８，５９が形成され、ス
トッパ層５７の下方の多結晶シリコン層５６がチャネル
領域６０になる。上記ドープ層５８，５９は、例えばｎ
型不純物〔リン（Ｐ），ヒ素（Ａｓ）またはアンチモン
（Ｓｂ）〕を含む多結晶シリコンからなる。上記各ドー
プ層５８，５９には、ソース・ドレイン電極６１，６２
が接続されている。
ドレイン領域になるドープ層５８，５９が形成され、ス
トッパ層５７の下方の多結晶シリコン層５６がチャネル
領域６０になる。上記ドープ層５８，５９は、例えばｎ
型不純物〔リン（Ｐ），ヒ素（Ａｓ）またはアンチモン
（Ｓｂ）〕を含む多結晶シリコンからなる。上記各ドー
プ層５８，５９には、ソース・ドレイン電極６１，６２
が接続されている。
【０００６】上記レーザ結晶化法は、非晶質シリコン層
を急速に結晶化するので、形成される多結晶シリコンの
結晶粒径は小さくなる。そのため、多数の結晶粒界が存
在することになる。そこで、低リークなＴＦＴを製造す
るためには結晶粒界の欠陥を低減することが必要にな
る。
を急速に結晶化するので、形成される多結晶シリコンの
結晶粒径は小さくなる。そのため、多数の結晶粒界が存
在することになる。そこで、低リークなＴＦＴを製造す
るためには結晶粒界の欠陥を低減することが必要にな
る。
【０００７】その方法には水素化がある。水素化の方法
には、水素プラズマを用いて水素をドーピングする方法
と、水素を含む非晶質窒化シリコン膜から水素を拡散さ
せる方法とがある。
には、水素プラズマを用いて水素をドーピングする方法
と、水素を含む非晶質窒化シリコン膜から水素を拡散さ
せる方法とがある。
【０００８】次に上記図３で説明したＴＦＴ５０の多結
晶シリコン層５６を水素化する方法を以下に説明する。
水素プラズマによるプラズマドーピング法によって、水
素を酸化シリコンからなるストッパ層５７を通してチャ
ネル領域６０が形成される多結晶シリコン層５６にドー
ピングする。その結果、多結晶シリコン層５６は水素化
される。また別の方法としては、水素を含む非晶質窒化
シリコン膜（図示省略）を成膜してから、膜中の水素を
ストッパ層５７を通してチャネル領域６０が形成される
多結晶シリコン層５７に拡散させる。その結果、多結晶
シリコン層５７は水素化される。
晶シリコン層５６を水素化する方法を以下に説明する。
水素プラズマによるプラズマドーピング法によって、水
素を酸化シリコンからなるストッパ層５７を通してチャ
ネル領域６０が形成される多結晶シリコン層５６にドー
ピングする。その結果、多結晶シリコン層５６は水素化
される。また別の方法としては、水素を含む非晶質窒化
シリコン膜（図示省略）を成膜してから、膜中の水素を
ストッパ層５７を通してチャネル領域６０が形成される
多結晶シリコン層５７に拡散させる。その結果、多結晶
シリコン層５７は水素化される。
【０００９】次いで、多結晶シリコン層５７を水素化す
る前後におけるＴＦＴ５０のドレイン電流−ゲート電圧
特性（以下電流−電圧特性と記す）の変化を、図４の電
流−電圧特性図によって説明する。図では、縦軸にドレ
イン電流を示し、横軸にゲート電圧を示す。
る前後におけるＴＦＴ５０のドレイン電流−ゲート電圧
特性（以下電流−電圧特性と記す）の変化を、図４の電
流−電圧特性図によって説明する。図では、縦軸にドレ
イン電流を示し、横軸にゲート電圧を示す。
【００１０】図に示すように、水素化する以前のＴＦＴ
５０の電流−電圧特性は、（ａ）で示す実線のようにな
った。すなわち、正の印加電圧の増加に対してドレイン
電流の増加が小さい。このことは、このＴＦＴのスイッ
チング特性が悪いことを示している。そこで６０分間の
水素化処理を行った後、再びＴＦＴ５０の電流−電圧特
性を調べた。その結果、（ｂ）に示す破線のようになっ
た。このように、正の印加電圧の増加に対してドレイン
電流の増加が大きくなっている。つまり、ＯＮ／ＯＦＦ
電流比は６桁近く増加し、ドレイン電流−ゲート電圧曲
線の勾配も大きくなっている。このことは、結晶粒界が
水素によって埋め込まれたため、リーク電流が少なくな
ったことによる。
５０の電流−電圧特性は、（ａ）で示す実線のようにな
った。すなわち、正の印加電圧の増加に対してドレイン
電流の増加が小さい。このことは、このＴＦＴのスイッ
チング特性が悪いことを示している。そこで６０分間の
水素化処理を行った後、再びＴＦＴ５０の電流−電圧特
性を調べた。その結果、（ｂ）に示す破線のようになっ
た。このように、正の印加電圧の増加に対してドレイン
電流の増加が大きくなっている。つまり、ＯＮ／ＯＦＦ
電流比は６桁近く増加し、ドレイン電流−ゲート電圧曲
線の勾配も大きくなっている。このことは、結晶粒界が
水素によって埋め込まれたため、リーク電流が少なくな
ったことによる。
【００１１】例えば、酸化シリコン内の水素の有効拡散
係数を１０-10 ｃｍ2 ／ｓとして、多結晶シリコン内の
水素の有効拡散係数を１０-12 ｃｍ2 ／ｓとする（単結
晶シリコンの値の１／１０）。この場合には、３０ｎｍ
の厚さの多結晶シリコン膜を水素化するのに１０秒かか
る。ＴＦＴの多結晶シリコン層の水素化は上記計算値よ
りもさらに時間がかかる。これはドープ層やソース・ド
レイン電極等によって多結晶シリコン層の一部分が覆わ
れているために、水素の拡散が遅くなるからである。こ
のことを考慮して計算した水素化時間は２．５×１０3
秒になり、その値は実験結果とほぼ一致する。
係数を１０-10 ｃｍ2 ／ｓとして、多結晶シリコン内の
水素の有効拡散係数を１０-12 ｃｍ2 ／ｓとする（単結
晶シリコンの値の１／１０）。この場合には、３０ｎｍ
の厚さの多結晶シリコン膜を水素化するのに１０秒かか
る。ＴＦＴの多結晶シリコン層の水素化は上記計算値よ
りもさらに時間がかかる。これはドープ層やソース・ド
レイン電極等によって多結晶シリコン層の一部分が覆わ
れているために、水素の拡散が遅くなるからである。こ
のことを考慮して計算した水素化時間は２．５×１０3
秒になり、その値は実験結果とほぼ一致する。
【００１２】なお、さらに水素化を行うと、多結晶シリ
コン層の水素が過剰になって、電流−電流特性を劣化さ
せることになる。
コン層の水素が過剰になって、電流−電流特性を劣化さ
せることになる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記説
明した従来の技術では以下のような課題がある。 １．水素プラズマを用いた水素化は、一般に多結晶シリ
コン層中の欠陥を低減するが、完全に欠陥を消滅するこ
とは不可能である。それは、水素プラズマによって欠陥
が低減されるとともに新たな欠陥が発生するからであ
る。
明した従来の技術では以下のような課題がある。 １．水素プラズマを用いた水素化は、一般に多結晶シリ
コン層中の欠陥を低減するが、完全に欠陥を消滅するこ
とは不可能である。それは、水素プラズマによって欠陥
が低減されるとともに新たな欠陥が発生するからであ
る。
【００１４】２．ＴＦＴを６０分間以上プラズマにさら
した場合には、トランジスタ特性の劣化が観測される。
これはプラズマにさらされている間に、チャネル領域が
ストッパ層を通して欠陥を発生させるようなエネルギー
的粒子や紫外線によって連続的にさらされるためであ
る。
した場合には、トランジスタ特性の劣化が観測される。
これはプラズマにさらされている間に、チャネル領域が
ストッパ層を通して欠陥を発生させるようなエネルギー
的粒子や紫外線によって連続的にさらされるためであ
る。
【００１５】ここで紫外線照射によるＴＦＴの特性変化
を図５の電流−電圧特性の変化図によって説明する。図
５に示すように、（ａ）で示す破線は、紫外線（水銀ラ
ンプ、主な波長λ＝２５３．７ｎｍ，１８４．９ｎｍ）
を照射した後、水素プラズマによるプラズマドーピング
法によって水素化したＴＦＴの電流−電圧特性を示す。
さらに（ｂ）で示す２点鎖線は、紫外線を照射した後の
電流−電圧特性を示す。この図から明らかなように、紫
外線照射によって、ＴＦＴの電流−電圧特性は劣化す
る。そして（ｃ）で示す実線は再び水素プラズマによる
プラズマドーピングを行って水素化を行った後のＴＦＴ
の電流−電圧特性を示している。これで明らかなよう
に、水素化処理によって、ＴＦＴの電流−電圧特性は回
復する。このように紫外線が照射されることによって、
ＴＦＴの多結晶シリコン層内に欠陥を発生させることが
わかる。
を図５の電流−電圧特性の変化図によって説明する。図
５に示すように、（ａ）で示す破線は、紫外線（水銀ラ
ンプ、主な波長λ＝２５３．７ｎｍ，１８４．９ｎｍ）
を照射した後、水素プラズマによるプラズマドーピング
法によって水素化したＴＦＴの電流−電圧特性を示す。
さらに（ｂ）で示す２点鎖線は、紫外線を照射した後の
電流−電圧特性を示す。この図から明らかなように、紫
外線照射によって、ＴＦＴの電流−電圧特性は劣化す
る。そして（ｃ）で示す実線は再び水素プラズマによる
プラズマドーピングを行って水素化を行った後のＴＦＴ
の電流−電圧特性を示している。これで明らかなよう
に、水素化処理によって、ＴＦＴの電流−電圧特性は回
復する。このように紫外線が照射されることによって、
ＴＦＴの多結晶シリコン層内に欠陥を発生させることが
わかる。
【００１６】上記水素化に用いる水素プラズマは１１０
ｎｍ〜１６２ｎｍの範囲の強い紫外線を放射する。その
エネルギーは上記議論した値よりも高いため、ＴＦＴに
損傷を与えることが十分に予想される。このため、水素
プラズマによるプラズマドーピングによって水素化した
ＴＦＴの品質は劣化する。
ｎｍ〜１６２ｎｍの範囲の強い紫外線を放射する。その
エネルギーは上記議論した値よりも高いため、ＴＦＴに
損傷を与えることが十分に予想される。このため、水素
プラズマによるプラズマドーピングによって水素化した
ＴＦＴの品質は劣化する。
【００１７】３．水素を含む非晶質窒化シリコン（ａ−
ＳｉＮx ：Ｈ）膜を用いて多結晶シリコン層を水素化す
る方法では、非晶質窒化シリコン膜の内部から放出され
る水素の量が不十分なため、レーザアニール処理で多結
晶シリコン層を水素化して欠陥を完全に消滅させること
ができない。
ＳｉＮx ：Ｈ）膜を用いて多結晶シリコン層を水素化す
る方法では、非晶質窒化シリコン膜の内部から放出され
る水素の量が不十分なため、レーザアニール処理で多結
晶シリコン層を水素化して欠陥を完全に消滅させること
ができない。
【００１８】本発明は、ＴＦＴのチャネル領域を形成す
る多結晶シリコン層の欠陥を消滅させてＴＦＴ特性の向
上を図るのに優れたＴＦＴの水素化方法を提供すること
を目的とする。
る多結晶シリコン層の欠陥を消滅させてＴＦＴ特性の向
上を図るのに優れたＴＦＴの水素化方法を提供すること
を目的とする。
【００１９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたＴＦＴの水素化方法である。すな
わち、第１工程で、水素プラズマドーピング法によっ
て、ＴＦＴの多結晶シリコン層内に水素をドーピングし
て、その多結晶シリコン層内の大部分の欠陥を消滅させ
る。その後第２工程で、多結晶シリコン層上に設けた酸
化シリコンからなるストッパ層上または多結晶シリコン
層上に水素を含む非晶質窒化シリコン膜を堆積した後、
アニール処理によって、水素を含む非晶質窒化シリコン
膜中から水素を放出させ、この放出した水素を多結晶シ
リコン層内に拡散して多結晶シリコン層内の残りの欠陥
を消滅させる。
成するためになされたＴＦＴの水素化方法である。すな
わち、第１工程で、水素プラズマドーピング法によっ
て、ＴＦＴの多結晶シリコン層内に水素をドーピングし
て、その多結晶シリコン層内の大部分の欠陥を消滅させ
る。その後第２工程で、多結晶シリコン層上に設けた酸
化シリコンからなるストッパ層上または多結晶シリコン
層上に水素を含む非晶質窒化シリコン膜を堆積した後、
アニール処理によって、水素を含む非晶質窒化シリコン
膜中から水素を放出させ、この放出した水素を多結晶シ
リコン層内に拡散して多結晶シリコン層内の残りの欠陥
を消滅させる。
【００２０】
【作用】上記ＴＦＴの水素化方法では、第１工程の水素
プラズマドーピング法によって、ＴＦＴの多結晶シリコ
ン層内の大部分の欠陥が消滅するが、水素プラズマによ
る水素化で新たに欠陥が発生する。そして第２工程で、
水素を含む非晶質窒化シリコン膜を堆積した後のアニー
ル処理によって、水素を含む非晶質窒化シリコン膜中か
ら放出させた水素を多結晶シリコン層内に拡散して、そ
の多結晶シリコン層内に残存する欠陥を消滅させる。し
たがって、第１工程で新たに発生した欠陥も消滅される
ので、多結晶シリコン層内から欠陥が完全に無くなる。
プラズマドーピング法によって、ＴＦＴの多結晶シリコ
ン層内の大部分の欠陥が消滅するが、水素プラズマによ
る水素化で新たに欠陥が発生する。そして第２工程で、
水素を含む非晶質窒化シリコン膜を堆積した後のアニー
ル処理によって、水素を含む非晶質窒化シリコン膜中か
ら放出させた水素を多結晶シリコン層内に拡散して、そ
の多結晶シリコン層内に残存する欠陥を消滅させる。し
たがって、第１工程で新たに発生した欠陥も消滅される
ので、多結晶シリコン層内から欠陥が完全に無くなる。
【００２１】
【実施例】本発明の実施例を図１の水素化方法の工程図
により説明する。図では、一例として、ボトムゲート型
ＴＦＴのチャネル領域を形成する多結晶シリコン層の水
素化を示す。
により説明する。図では、一例として、ボトムゲート型
ＴＦＴのチャネル領域を形成する多結晶シリコン層の水
素化を示す。
【００２２】図１の（１）に示すように、ＴＦＴ１は、
以下のように構成されている。すなわち、ガラス基板１
１上にはゲート電極１２が形成されていて、ゲート電極
１２の表面には陽極酸化膜１３が形成されている。また
陽極酸化膜１３を覆う状態に窒化シリコン膜１４と酸化
四膜１５とが積層されている。この酸化シリコン膜１５
上にはレーザ結晶化法によって結晶化した多結晶シリコ
ン層１６が形成されている。さらにゲート電極１２の上
方の多結晶シリコン層１６上には酸化シリコンからなる
ストッパ層１７が形成されている。
以下のように構成されている。すなわち、ガラス基板１
１上にはゲート電極１２が形成されていて、ゲート電極
１２の表面には陽極酸化膜１３が形成されている。また
陽極酸化膜１３を覆う状態に窒化シリコン膜１４と酸化
四膜１５とが積層されている。この酸化シリコン膜１５
上にはレーザ結晶化法によって結晶化した多結晶シリコ
ン層１６が形成されている。さらにゲート電極１２の上
方の多結晶シリコン層１６上には酸化シリコンからなる
ストッパ層１７が形成されている。
【００２３】上記ストッパ層１７の両側の上記多結晶シ
リコン層１６上には、ソース・ドレイン領域になるドー
プ層１８，１９が形成され、ストッパ層１７の下方の多
結晶シリコン層１６がチャネル領域２０になる。上記各
ドープ層１８，１９は、例えばｎ型不純物〔リン
（Ｐ），ヒ素（Ａｓ）またはアンチモン（Ｓｂ）〕を含
む多結晶シリコンからなる。さらに上記ドープ層１８，
１９にはソース・ドレイン電極２１，２２が接続されて
いる。
リコン層１６上には、ソース・ドレイン領域になるドー
プ層１８，１９が形成され、ストッパ層１７の下方の多
結晶シリコン層１６がチャネル領域２０になる。上記各
ドープ層１８，１９は、例えばｎ型不純物〔リン
（Ｐ），ヒ素（Ａｓ）またはアンチモン（Ｓｂ）〕を含
む多結晶シリコンからなる。さらに上記ドープ層１８，
１９にはソース・ドレイン電極２１，２２が接続されて
いる。
【００２４】次に上記構成のＴＦＴ１に対して水素化を
行う。まず、図１の（２）に示す第１工程を行う。この
工程では、水素プラズマドーピングを行う。この方法で
は、水素プラズマ３１中の水素Ｈをストッパ層１７を通
して、ＴＦＴ１の多結晶シリコン層１６内（チャネル領
域２０内）にドーピングする。そして、多結晶シリコン
層１６内の大部分の欠陥を消滅させる。このとき、水素
プラズマによって、多結晶シリコン層１６の内部には新
たな欠陥が発生する場合がある。
行う。まず、図１の（２）に示す第１工程を行う。この
工程では、水素プラズマドーピングを行う。この方法で
は、水素プラズマ３１中の水素Ｈをストッパ層１７を通
して、ＴＦＴ１の多結晶シリコン層１６内（チャネル領
域２０内）にドーピングする。そして、多結晶シリコン
層１６内の大部分の欠陥を消滅させる。このとき、水素
プラズマによって、多結晶シリコン層１６の内部には新
たな欠陥が発生する場合がある。
【００２５】次いで図１の（３）に示す第２工程を行
う。この工程では、多結晶シリコン層１６上のストッパ
層１７上に水素を含む非晶質窒化シリコン（以下ａ−Ｓ
ｉＮx：Ｈと記す）膜２３を形成する。このａ−ＳｉＮx
：Ｈ膜２３は数％〜４０％の範囲内のうちの所定の濃
度の水素を含んでいる。そして上記ａ−ＳｉＮx ：Ｈ膜
２３はパッシベーション膜としての機能を持つ。その
後、アニール処理によって、ａ−ＳｉＮx ：Ｈ膜２３か
ら水素Ｈを外部に放出させ、ａ−ＳｉＮx ：Ｈ膜２３の
界面からストッパ層１７を通して水素Ｈを多結晶シリコ
ン層１６内に拡散する。その結果、多結晶シリコン層１
６内は水素化される。上記アニール処理は、例えばレー
ザ光を照射するレーザアニール処理によって行う。
う。この工程では、多結晶シリコン層１６上のストッパ
層１７上に水素を含む非晶質窒化シリコン（以下ａ−Ｓ
ｉＮx：Ｈと記す）膜２３を形成する。このａ−ＳｉＮx
：Ｈ膜２３は数％〜４０％の範囲内のうちの所定の濃
度の水素を含んでいる。そして上記ａ−ＳｉＮx ：Ｈ膜
２３はパッシベーション膜としての機能を持つ。その
後、アニール処理によって、ａ−ＳｉＮx ：Ｈ膜２３か
ら水素Ｈを外部に放出させ、ａ−ＳｉＮx ：Ｈ膜２３の
界面からストッパ層１７を通して水素Ｈを多結晶シリコ
ン層１６内に拡散する。その結果、多結晶シリコン層１
６内は水素化される。上記アニール処理は、例えばレー
ザ光を照射するレーザアニール処理によって行う。
【００２６】上記実施例で説明した水素化方法では、第
１工程の水素プラズマドーピング法によって、ＴＦＴ１
の多結晶シリコン１６内に水素をドーピングすることか
ら、その多結晶シリコン層１６の内部に発生していた欠
陥の大部分は消滅する。そして第２工程では、アニール
処理によってａ−ＳｉＮx ：Ｈ膜２３中から水素を放出
させ、その水素Ｈをストッパ層１７を通して多結晶シリ
コン層１６内に拡散させる。そのため、多結晶シリコン
層１６内に残存する欠陥が消滅する。このとき、第１工
程の水素プラズマによる水素化で新たに発生した欠陥も
第２工程を行うことによって消滅する。そのため、多結
晶シリコン層１６内には水素化によって消滅可能な欠陥
は存在しなくなる。なお、ａ−ＳｉＮx ：Ｈ膜２３から
の水素拡散だけでは不十分な水素化は、予め水素プラズ
マドーピングを行うことによって補っている。
１工程の水素プラズマドーピング法によって、ＴＦＴ１
の多結晶シリコン１６内に水素をドーピングすることか
ら、その多結晶シリコン層１６の内部に発生していた欠
陥の大部分は消滅する。そして第２工程では、アニール
処理によってａ−ＳｉＮx ：Ｈ膜２３中から水素を放出
させ、その水素Ｈをストッパ層１７を通して多結晶シリ
コン層１６内に拡散させる。そのため、多結晶シリコン
層１６内に残存する欠陥が消滅する。このとき、第１工
程の水素プラズマによる水素化で新たに発生した欠陥も
第２工程を行うことによって消滅する。そのため、多結
晶シリコン層１６内には水素化によって消滅可能な欠陥
は存在しなくなる。なお、ａ−ＳｉＮx ：Ｈ膜２３から
の水素拡散だけでは不十分な水素化は、予め水素プラズ
マドーピングを行うことによって補っている。
【００２７】次にａ−ＳｉＮx ：Ｈ膜を堆積してアニー
ル処理した後のＴＦＴ１におけるドレイン電流−ゲート
電圧特性（以下電流−電流特性と記す）を図２によって
説明する。図では、縦軸はドレイン電流を示し、横軸は
ゲート電圧を示す。図に示すように、ＯＮ／ＯＦＦ電流
比は８桁近く増加し、ドレイン電流−ゲート電圧曲線の
勾配も大きくなっている。このような電流−電圧特性
は、われわれの知る限りにおいて、低温プロセスによっ
てガラス基板上に形成されたボトムゲート型ＴＦＴとし
ては最も優れた特性値を示している。
ル処理した後のＴＦＴ１におけるドレイン電流−ゲート
電圧特性（以下電流−電流特性と記す）を図２によって
説明する。図では、縦軸はドレイン電流を示し、横軸は
ゲート電圧を示す。図に示すように、ＯＮ／ＯＦＦ電流
比は８桁近く増加し、ドレイン電流−ゲート電圧曲線の
勾配も大きくなっている。このような電流−電圧特性
は、われわれの知る限りにおいて、低温プロセスによっ
てガラス基板上に形成されたボトムゲート型ＴＦＴとし
ては最も優れた特性値を示している。
【００２８】上記説明では、多結晶シリコン層上に酸化
シリコンからなるストッパ層を設けた構造のＴＦＴの水
素化方法を説明したが、ストッパ層を設けない構造のＴ
ＦＴにも本発明の水素化方法は適用することが可能であ
る。
シリコンからなるストッパ層を設けた構造のＴＦＴの水
素化方法を説明したが、ストッパ層を設けない構造のＴ
ＦＴにも本発明の水素化方法は適用することが可能であ
る。
【００２９】
【発明の効果】以上、説明したように本発明によれば、
水素プラズマドーピング法によって、ＴＦＴの多結晶シ
リコン層内の大部分の欠陥を消滅させた後、水素を含む
非晶質窒化シリコン膜を堆積した後のアニール処理によ
って、水素を含む非晶質窒化シリコン膜中から水素を放
出させて多結晶シリコン層内に拡散させて、その多結晶
シリコン層内に残存する欠陥を消滅させる。このため、
水素プラズマによる水素化で新たに発生した欠陥も水素
拡散によって消滅することができる。したがって、多結
晶シリコン層内から欠陥を完全に消滅できる。したがっ
て、本発明の水素化方法を使って水素化したＴＦＴで
は、今までに報告されているボトムゲート型のＴＦＴの
うち最も優れたドレイン電流−ゲート電圧特性が得られ
る。このため、ＬＣＤおよび類似のデバイスのアドレス
回路およびクロック回路に用いることで、それらの特性
の向上を図ることが可能になる。
水素プラズマドーピング法によって、ＴＦＴの多結晶シ
リコン層内の大部分の欠陥を消滅させた後、水素を含む
非晶質窒化シリコン膜を堆積した後のアニール処理によ
って、水素を含む非晶質窒化シリコン膜中から水素を放
出させて多結晶シリコン層内に拡散させて、その多結晶
シリコン層内に残存する欠陥を消滅させる。このため、
水素プラズマによる水素化で新たに発生した欠陥も水素
拡散によって消滅することができる。したがって、多結
晶シリコン層内から欠陥を完全に消滅できる。したがっ
て、本発明の水素化方法を使って水素化したＴＦＴで
は、今までに報告されているボトムゲート型のＴＦＴの
うち最も優れたドレイン電流−ゲート電圧特性が得られ
る。このため、ＬＣＤおよび類似のデバイスのアドレス
回路およびクロック回路に用いることで、それらの特性
の向上を図ることが可能になる。
【図１】本発明の実施例を示すＴＦＴの水素化方法の工
程図である。
程図である。
【図２】本発明による水素化後のＴＦＴの電流−電圧特
性図である。
性図である。
【図３】従来のＴＦＴの概略断面図である。
【図４】水素化前後のＴＦＴの電流−電圧特性図であ
る。
る。
【図５】紫外線照射によるＴＦＴの電流−電圧特性の変
化図である。
化図である。
１ ＴＦＴ １６ 多結晶シリコン層 １７ ストッパ層 ２３ ａ−ＳｉＮx ：Ｈ膜 Ｈ 水素
Claims (1)
- 【請求項１】 水素プラズマドーピング法によって、薄
膜トランジスタの多結晶シリコン層内に水素をドーピン
グして、該多結晶シリコン層内の大部分の欠陥を消滅さ
せる第１工程と、 前記多結晶シリコン層上に設けた酸化シリコンからなる
ストッパ層上または前記多結晶シリコン層上に水素を含
む非晶質窒化シリコン膜を堆積した後、アニール処理に
よって、前記水素を含む非晶質窒化シリコン膜中から水
素を放出させ、放出した水素を前記多結晶シリコン層内
に拡散して該多結晶シリコン層内の残りの欠陥を消滅さ
せる第２工程とからなることを特徴とする薄膜トランジ
スタの水素化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18073494A JP3348531B2 (ja) | 1994-07-08 | 1994-07-08 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
| US08/499,651 US5627085A (en) | 1994-07-08 | 1995-06-07 | Method for hydrogenating a polycrystal silicon layer of a thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18073494A JP3348531B2 (ja) | 1994-07-08 | 1994-07-08 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832077A true JPH0832077A (ja) | 1996-02-02 |
| JP3348531B2 JP3348531B2 (ja) | 2002-11-20 |
Family
ID=16088381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18073494A Expired - Fee Related JP3348531B2 (ja) | 1994-07-08 | 1994-07-08 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5627085A (ja) |
| JP (1) | JP3348531B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430020B1 (ko) * | 1997-10-03 | 2004-06-16 | 산요덴키가부시키가이샤 | 박막트랜지스터및박막트랜지스터의제조방법 |
| US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2978746B2 (ja) * | 1995-10-31 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5899711A (en) * | 1996-10-11 | 1999-05-04 | Xerox Corporation | Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| US6143631A (en) | 1998-05-04 | 2000-11-07 | Micron Technology, Inc. | Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon |
| GB0222450D0 (en) * | 2002-09-27 | 2002-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing an electronic device comprising a thin film transistor |
| US20070161165A1 (en) * | 2006-01-12 | 2007-07-12 | Toppoly Optoelectronics Corp. | Systems and methods involving thin film transistors |
| US8940592B2 (en) * | 2013-01-11 | 2015-01-27 | Micron Technology, Inc. | Memories and methods of forming thin-film transistors using hydrogen plasma doping |
| KR102279884B1 (ko) * | 2014-12-05 | 2021-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053347A (en) * | 1989-08-03 | 1991-10-01 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| DE69122148T2 (de) * | 1990-03-27 | 1997-02-06 | Canon Kk | Dünnschicht-Halbleiterbauelement |
| JPH04171767A (ja) * | 1990-11-02 | 1992-06-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
-
1994
- 1994-07-08 JP JP18073494A patent/JP3348531B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/499,651 patent/US5627085A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430020B1 (ko) * | 1997-10-03 | 2004-06-16 | 산요덴키가부시키가이샤 | 박막트랜지스터및박막트랜지스터의제조방법 |
| US7897443B2 (en) | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3348531B2 (ja) | 2002-11-20 |
| US5627085A (en) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW322591B (ja) | ||
| US6864127B2 (en) | Semiconductor device and method of fabricating the same | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| US5843833A (en) | Method for producing semiconductor device | |
| US6169292B1 (en) | Thin film type monolithic semiconductor device | |
| US6309917B1 (en) | Thin film transistor manufacturing method and thin film transistor | |
| JPH11112004A (ja) | 薄膜トランジスタの製造方法 | |
| JP3468848B2 (ja) | 薄膜トランジスタおよびその作製方法、並びに液晶表示装置およびその作製方法 | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| US20030232468A1 (en) | Semiconductor device and a method for fabricating the device | |
| CN1266519C (zh) | 半导体显示器件及具有该半导体显示器件的电子器件 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| KR20030081174A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP3173058B2 (ja) | 半導体薄膜の形成方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JP3512766B2 (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JPH10340855A (ja) | 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |