JPH08335122A - 基準電圧用半導体装置 - Google Patents
基準電圧用半導体装置Info
- Publication number
- JPH08335122A JPH08335122A JP8017837A JP1783796A JPH08335122A JP H08335122 A JPH08335122 A JP H08335122A JP 8017837 A JP8017837 A JP 8017837A JP 1783796 A JP1783796 A JP 1783796A JP H08335122 A JPH08335122 A JP H08335122A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- voltage
- reference voltage
- enhancement type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000014509 gene expression Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 温度特性がフラットで低電圧の基準電圧を発
生する基準電圧用半導体装置を得る。 【解決手段】 ディプレッションタイプのＭＯＳトラン
ジスタ１０１とエンハンスメントタイプのＭＯＳトラン
ジスタ１０２とをそれぞれ直列に接続し、第１の電圧供
給端子１０３を、上記ディプレッションタイプのＭＯＳ
トランジスタのドレインに設け、第２の電圧供給端子１
０４を、上記エンハンスメントタイプのＭＯＳトランジ
スタのソースに設け、上記ディプレッションタイプのＭ
ＯＳトランジスタのゲートを第２の電圧供給端子１０４
に接続し、上記エンハンスメントタイプのＭＯＳトラン
ジスタのゲートとドレインを接続し、出力端子１０５を
エンハンスメントタイプのＭＯＳトランジスタ１０２の
ゲートとドレインの接続点に設けることで、温度特性が
フラットで、かつ、低電圧の基準電圧を発生する。
生する基準電圧用半導体装置を得る。 【解決手段】 ディプレッションタイプのＭＯＳトラン
ジスタ１０１とエンハンスメントタイプのＭＯＳトラン
ジスタ１０２とをそれぞれ直列に接続し、第１の電圧供
給端子１０３を、上記ディプレッションタイプのＭＯＳ
トランジスタのドレインに設け、第２の電圧供給端子１
０４を、上記エンハンスメントタイプのＭＯＳトランジ
スタのソースに設け、上記ディプレッションタイプのＭ
ＯＳトランジスタのゲートを第２の電圧供給端子１０４
に接続し、上記エンハンスメントタイプのＭＯＳトラン
ジスタのゲートとドレインを接続し、出力端子１０５を
エンハンスメントタイプのＭＯＳトランジスタ１０２の
ゲートとドレインの接続点に設けることで、温度特性が
フラットで、かつ、低電圧の基準電圧を発生する。
Description
【０００１】
【産業上の利用分野】この発明は、同一導電型で、か
つ、異なるスレッショルド電圧を有する２個以上のＭＯ
Ｓトランジスタを直列に接続する事により基準電圧を発
生する半導体装置において、温度特性がフラットで、か
つ、低電圧の基準電圧を発生するための手段を備えたこ
とを特徴とする基準電圧用半導体装置に関する。
つ、異なるスレッショルド電圧を有する２個以上のＭＯ
Ｓトランジスタを直列に接続する事により基準電圧を発
生する半導体装置において、温度特性がフラットで、か
つ、低電圧の基準電圧を発生するための手段を備えたこ
とを特徴とする基準電圧用半導体装置に関する。
【０００２】
【従来の技術】例えば、ＭＯＳ集積回路で基準電圧を発
生するために、図２に示される如き基準電圧回路が従来
から用いられている。この基準電圧回路は、ディプレッ
ションタイプＮチャンネルＭＯＳトランジスタ２０１の
定電流性を利用して、その定電流で動作するゲートとド
レインを接続したエンハンスメントタイプＮチャンネル
ＭＯＳトランジスタ２０２に発生する電圧を基準電圧と
して用いる。
生するために、図２に示される如き基準電圧回路が従来
から用いられている。この基準電圧回路は、ディプレッ
ションタイプＮチャンネルＭＯＳトランジスタ２０１の
定電流性を利用して、その定電流で動作するゲートとド
レインを接続したエンハンスメントタイプＮチャンネル
ＭＯＳトランジスタ２０２に発生する電圧を基準電圧と
して用いる。
【０００３】ＭＯＳトランジスタは飽和状態では（１）
式の関係になる。 Ｉ＝Ｋ（ＶG −ＶT ）2 ・・・（１） Ｉ：ソースドレイン間に流れる電流 Ｋ：導電係数 ＶG ：ソースゲート間電圧 ＶT ：スレッショルド電圧
式の関係になる。 Ｉ＝Ｋ（ＶG −ＶT ）2 ・・・（１） Ｉ：ソースドレイン間に流れる電流 Ｋ：導電係数 ＶG ：ソースゲート間電圧 ＶT ：スレッショルド電圧
【０００４】ディプレッションタイプＮチャンネルＭＯ
Ｓトランジスタ２０１のスレッショルド電圧をＶTDと
し、エンハンスメントタイプＮチャンネルＭＯＳトラン
ジスタ２０２のスレッショルド電圧をＶTEとすると、デ
ィプレッションタイプＮチャンネルＭＯＳトランジスタ
２０１の電流ＩD とエンハンスメントタイプＮチャンネ
ルＭＯＳトランジスタ２０２の電流ＩE は（２）式と
（３）式のようになる。 ＩD ＝ＫD （ＶGD−ＶTD）2 ・・・（２） ここで、ＶGDとＫD はディプレッションタイプＮチャン
ネルＭＯＳトランジスタ２０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（３） ここで、ＶGEとＫE はエンハンスメントタイプＮチャン
ネルＭＯＳトランジスタ２０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝０から求める一定
なソースゲート間電圧ＶGEは（４）式になる。 ＶGE＝−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE・・・（４）
Ｓトランジスタ２０１のスレッショルド電圧をＶTDと
し、エンハンスメントタイプＮチャンネルＭＯＳトラン
ジスタ２０２のスレッショルド電圧をＶTEとすると、デ
ィプレッションタイプＮチャンネルＭＯＳトランジスタ
２０１の電流ＩD とエンハンスメントタイプＮチャンネ
ルＭＯＳトランジスタ２０２の電流ＩE は（２）式と
（３）式のようになる。 ＩD ＝ＫD （ＶGD−ＶTD）2 ・・・（２） ここで、ＶGDとＫD はディプレッションタイプＮチャン
ネルＭＯＳトランジスタ２０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（３） ここで、ＶGEとＫE はエンハンスメントタイプＮチャン
ネルＭＯＳトランジスタ２０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝０から求める一定
なソースゲート間電圧ＶGEは（４）式になる。 ＶGE＝−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE・・・（４）
【０００５】基準電圧回路の温度特性は、一般的にフラ
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＮチャンネルＭＯＳトランジスタ２０１の導
電係数ＫD とエンハンスメントタイプＮチャンネルＭＯ
Ｓトランジスタ２０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（５）式
になる。 ＶGE＝−ＶTD＋ＶTE ・・・（５）
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＮチャンネルＭＯＳトランジスタ２０１の導
電係数ＫD とエンハンスメントタイプＮチャンネルＭＯ
Ｓトランジスタ２０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（５）式
になる。 ＶGE＝−ＶTD＋ＶTE ・・・（５）
【０００６】
【発明が解決しようとする課題】ＭＯＳ集積回路の低電
圧動作化に伴い、そこで使用される基準電圧回路におい
ても低電圧の基準電圧を発生することが求められてい
る。しかし、図２に基づいて説明した従来の技術におい
ては、基準電圧回路の温度特性をフラットにする場合、
その基準電圧は（５）式となり、ディプレッションタイ
プＮチャンネルＭＯＳトランジスタ２０１のスレッショ
ルド電圧ＶTDとエンハンスメントタイプＮチャンネルＭ
ＯＳトランジスタ２０２のスレッショルド電圧ＶTEの差
で決まってしまう。基準電圧を下げるためにはディプレ
ッションタイプＮチャンネルＭＯＳトランジスタ２０１
のスレッショルド電圧ＶTD、又は、エンハンスメントタ
イプＮチャンネルＭＯＳトランジスタ２０２のスレッシ
ョルド電圧ＶTEを低くする必要があった。しかし、集積
回路全体のスレッショルド電圧を下げると、ＭＯＳトラ
ンジスタのオフリーク電流が増えてしまうという問題が
あり、基準電圧回路の部分のみスレッショルド電圧を下
げるためにはマスク工程の増加が伴い、製造コストが高
くなるという課題があった。
圧動作化に伴い、そこで使用される基準電圧回路におい
ても低電圧の基準電圧を発生することが求められてい
る。しかし、図２に基づいて説明した従来の技術におい
ては、基準電圧回路の温度特性をフラットにする場合、
その基準電圧は（５）式となり、ディプレッションタイ
プＮチャンネルＭＯＳトランジスタ２０１のスレッショ
ルド電圧ＶTDとエンハンスメントタイプＮチャンネルＭ
ＯＳトランジスタ２０２のスレッショルド電圧ＶTEの差
で決まってしまう。基準電圧を下げるためにはディプレ
ッションタイプＮチャンネルＭＯＳトランジスタ２０１
のスレッショルド電圧ＶTD、又は、エンハンスメントタ
イプＮチャンネルＭＯＳトランジスタ２０２のスレッシ
ョルド電圧ＶTEを低くする必要があった。しかし、集積
回路全体のスレッショルド電圧を下げると、ＭＯＳトラ
ンジスタのオフリーク電流が増えてしまうという問題が
あり、基準電圧回路の部分のみスレッショルド電圧を下
げるためにはマスク工程の増加が伴い、製造コストが高
くなるという課題があった。
【０００７】そこで、この発明の目的は、従来技術にお
ける上述の課題を解決することができる改善された基準
電圧用半導体装置を提供することにある。
ける上述の課題を解決することができる改善された基準
電圧用半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、同一導電型で、かつ、導電係数をほぼ
等しくするディプレッションタイプのＭＯＳトランジス
タとエンハンスメントタイプのＭＯＳトランジスタとを
それぞれ直列に接続し、第１の電圧供給端子を、ディプ
レッションタイプのＭＯＳトランジスタのドレインに設
け、第２の電圧供給端子を、エンハンスメントタイプの
ＭＯＳトランジスタのソースに設け、ディプレッション
タイプのＭＯＳトランジスタのゲートを第２の電圧供給
端子に接続し、エンハンスメントタイプのＭＯＳトラン
ジスタのゲートとドレインを接続し、出力端子をエンハ
ンスメントタイプのＭＯＳトランジスタのゲートとドレ
インの接続点に設けたことを特徴とする。
に、この発明は、同一導電型で、かつ、導電係数をほぼ
等しくするディプレッションタイプのＭＯＳトランジス
タとエンハンスメントタイプのＭＯＳトランジスタとを
それぞれ直列に接続し、第１の電圧供給端子を、ディプ
レッションタイプのＭＯＳトランジスタのドレインに設
け、第２の電圧供給端子を、エンハンスメントタイプの
ＭＯＳトランジスタのソースに設け、ディプレッション
タイプのＭＯＳトランジスタのゲートを第２の電圧供給
端子に接続し、エンハンスメントタイプのＭＯＳトラン
ジスタのゲートとドレインを接続し、出力端子をエンハ
ンスメントタイプのＭＯＳトランジスタのゲートとドレ
インの接続点に設けたことを特徴とする。
【０００９】
【作用】上記のように構成された基準電圧用半導体装置
においては、基準電圧回路の温度特性をフラットにする
ために、ディプレッションタイプのＭＯＳトランジスタ
の導電係数ＫD とエンハンスメントタイプのＭＯＳトラ
ンジスタの導電係数ＫEを等しくしても、ディプレッシ
ョンタイプのＭＯＳトランジスタのスレッショルド電圧
ＶTDとエンハンスメントタイプのＭＯＳトランジスタの
スレッショルド電圧ＶTEの差より低い基準電圧を発生す
ることができることとなる。
においては、基準電圧回路の温度特性をフラットにする
ために、ディプレッションタイプのＭＯＳトランジスタ
の導電係数ＫD とエンハンスメントタイプのＭＯＳトラ
ンジスタの導電係数ＫEを等しくしても、ディプレッシ
ョンタイプのＭＯＳトランジスタのスレッショルド電圧
ＶTDとエンハンスメントタイプのＭＯＳトランジスタの
スレッショルド電圧ＶTEの差より低い基準電圧を発生す
ることができることとなる。
【００１０】
【実施例】以下に、この発明の実施例を図１に基づいて
説明する。図１において、ＭＯＳトランジスタは飽和状
態では前記（１）式の関係になる。ディプレッションタ
イプＮチャンネルＭＯＳトランジスタ１０１のスレッシ
ョルド電圧をＶTDとし、エンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ１０２のスレッショルド電圧
をＶTEとすると、ディプレッションタイプＮチャンネル
ＭＯＳトランジスタ１０１の電流ＩD とエンハンスメン
トタイプＮチャンネルＭＯＳトランジスタ１０２の電流
ＩE は（６）式と（７）式のようになる。
説明する。図１において、ＭＯＳトランジスタは飽和状
態では前記（１）式の関係になる。ディプレッションタ
イプＮチャンネルＭＯＳトランジスタ１０１のスレッシ
ョルド電圧をＶTDとし、エンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ１０２のスレッショルド電圧
をＶTEとすると、ディプレッションタイプＮチャンネル
ＭＯＳトランジスタ１０１の電流ＩD とエンハンスメン
トタイプＮチャンネルＭＯＳトランジスタ１０２の電流
ＩE は（６）式と（７）式のようになる。
【００１１】 ＩD ＝ＫD （ＶGD−ＶTD）2 ・・・（６） ここで、ＶGDとＫD はディプレッションタイプＮチャン
ネルＭＯＳトランジスタ１０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（７） ここで、ＶGEとＫE はエンハンスメントタイプＮチャン
ネルＭＯＳトランジスタ１０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝−ＶGEから求める
一定なソースゲート間電圧ＶGEは（８）式となる。 ＶGE＝（−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE） ／（（ＫD ／ＫE ）1/2 ＋１）・・・（８） これは、前記（４）式に示した従来の基準電圧回路で得
られる基準電圧と比べて、同じトランジスタサイズと同
じスレッショルド電圧を用いた場合に、より低い基準電
圧を得られることを意味する。
ネルＭＯＳトランジスタ１０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（７） ここで、ＶGEとＫE はエンハンスメントタイプＮチャン
ネルＭＯＳトランジスタ１０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝−ＶGEから求める
一定なソースゲート間電圧ＶGEは（８）式となる。 ＶGE＝（−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE） ／（（ＫD ／ＫE ）1/2 ＋１）・・・（８） これは、前記（４）式に示した従来の基準電圧回路で得
られる基準電圧と比べて、同じトランジスタサイズと同
じスレッショルド電圧を用いた場合に、より低い基準電
圧を得られることを意味する。
【００１２】基準電圧回路の温度特性は、一般的にフラ
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＮチャンネルＭＯＳトランジスタ１０１の導
電係数ＫD とエンハンスメントタイプＮチャンネルＭＯ
Ｓトランジスタ１０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（９）式
になる。 ＶGE＝１／２（−ＶTD＋ＶTE） ・・・（９） これは、温度特性をフラットにしたときのソースゲート
間電圧は従来の１／２に下がることを意味する。
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＮチャンネルＭＯＳトランジスタ１０１の導
電係数ＫD とエンハンスメントタイプＮチャンネルＭＯ
Ｓトランジスタ１０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（９）式
になる。 ＶGE＝１／２（−ＶTD＋ＶTE） ・・・（９） これは、温度特性をフラットにしたときのソースゲート
間電圧は従来の１／２に下がることを意味する。
【００１３】図３には、図１に示した基準電圧用半導体
装置の変型例が示されている。図３に示される基準電圧
用半導体装置は、第２の電圧供給端子３０４とエンハン
スメントタイプＮチャンネルＭＯＳトランジスタ３０２
のソースに、ゲートとドレインを接続したエンハンスメ
ントタイプＮチャンネルＭＯＳトランジスタ３０６を直
列に接続したものである。図３において、ＭＯＳトラン
ジスタは飽和状態では前記（１）式の関係になる。ディ
プレッションタイプＮチャンネルＭＯＳトランジスタ３
０１のスレッショルド電圧をＶTDとし、エンハンスメン
トタイプＮチャンネルＭＯＳトランジスタ３０２とエン
ハンスメントタイプＮチャンネルＭＯＳトランジスタ３
０６のスレッショルド電圧をＶTEとすると、ディプレッ
ションタイプＮチャンネルＭＯＳトランジスタ３０１の
電流ＩD は（１０）式となり、エンハンスメントタイプ
ＮチャンネルＭＯＳトランジスタ３０２の電流ＩE2は
（１１）式となり、エンハンスメントタイプＮチャンネ
ルＭＯＳトランジスタ３０６の電流ＩE6は（１２）式の
ようになる。
装置の変型例が示されている。図３に示される基準電圧
用半導体装置は、第２の電圧供給端子３０４とエンハン
スメントタイプＮチャンネルＭＯＳトランジスタ３０２
のソースに、ゲートとドレインを接続したエンハンスメ
ントタイプＮチャンネルＭＯＳトランジスタ３０６を直
列に接続したものである。図３において、ＭＯＳトラン
ジスタは飽和状態では前記（１）式の関係になる。ディ
プレッションタイプＮチャンネルＭＯＳトランジスタ３
０１のスレッショルド電圧をＶTDとし、エンハンスメン
トタイプＮチャンネルＭＯＳトランジスタ３０２とエン
ハンスメントタイプＮチャンネルＭＯＳトランジスタ３
０６のスレッショルド電圧をＶTEとすると、ディプレッ
ションタイプＮチャンネルＭＯＳトランジスタ３０１の
電流ＩD は（１０）式となり、エンハンスメントタイプ
ＮチャンネルＭＯＳトランジスタ３０２の電流ＩE2は
（１１）式となり、エンハンスメントタイプＮチャンネ
ルＭＯＳトランジスタ３０６の電流ＩE6は（１２）式の
ようになる。
【００１４】 ＩD ＝ＫD （ＶGD−ＶTD）2 ・・・（１０） ここで、ＶGDとＫD はディプレッションタイプＮチャン
ネルＭＯＳトランジスタ３０１のソースゲート間電圧と
導電係数である。 ＩE2＝ＫE2（ＶGE2 −ＶTE）2 ・・・（１１） ここで、ＶGE2 とＫE2はエンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ３０２のソースゲート間電圧
と導電係数である。 ＩE6＝ＫE6（ＶGE6 −ＶTE）2 ・・・（１２） ここで、ＶGE6 とＫE6はエンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ３０６のソースゲート間電圧
と導電係数である。ＩD ＝ＩE2＝ＩE6，ＶGD＝−ＶGE2
−ＶGE6 から求める一定なソースゲート間電圧ＶGE6 は
（１３）式となる。 ＶGE6 ＝（−（Ａ−Ａ・Ｂ／（１＋Ｂ））ＶTD ＋（１−Ａ／（１＋Ｂ））ＶTE） ／（１＋Ａ−Ａ・Ｂ／（１＋Ｂ））・・・（１３） Ａ＝（ＫD ／ＫE6）1/2 Ｂ＝（ＫD ／ＫE2）1/2
ネルＭＯＳトランジスタ３０１のソースゲート間電圧と
導電係数である。 ＩE2＝ＫE2（ＶGE2 −ＶTE）2 ・・・（１１） ここで、ＶGE2 とＫE2はエンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ３０２のソースゲート間電圧
と導電係数である。 ＩE6＝ＫE6（ＶGE6 −ＶTE）2 ・・・（１２） ここで、ＶGE6 とＫE6はエンハンスメントタイプＮチャ
ンネルＭＯＳトランジスタ３０６のソースゲート間電圧
と導電係数である。ＩD ＝ＩE2＝ＩE6，ＶGD＝−ＶGE2
−ＶGE6 から求める一定なソースゲート間電圧ＶGE6 は
（１３）式となる。 ＶGE6 ＝（−（Ａ−Ａ・Ｂ／（１＋Ｂ））ＶTD ＋（１−Ａ／（１＋Ｂ））ＶTE） ／（１＋Ａ−Ａ・Ｂ／（１＋Ｂ））・・・（１３） Ａ＝（ＫD ／ＫE6）1/2 Ｂ＝（ＫD ／ＫE2）1/2
【００１５】基準電圧回路の温度特性をフラットにする
ためには、ディプレッションタイプＮチャンネルＭＯＳ
トランジスタ３０１の導電係数ＫD とエンハンスメント
タイプＮチャンネルＭＯＳトランジスタ３０２の導電係
数ＫE2とエンハンスメントタイプＮチャンネルＭＯＳト
ランジスタ３０６の導電係数ＫE6を等しくすればよく、
その時の一定なソースゲート間電圧ＶGE6 は（１４）式
となる。 ＶGE6 ＝１／３（−ＶTD＋ＶTE） ・・・（１４） これは、温度特性をフラットにしたときのソースゲート
間電圧は従来の１／３に下がることを意味する。
ためには、ディプレッションタイプＮチャンネルＭＯＳ
トランジスタ３０１の導電係数ＫD とエンハンスメント
タイプＮチャンネルＭＯＳトランジスタ３０２の導電係
数ＫE2とエンハンスメントタイプＮチャンネルＭＯＳト
ランジスタ３０６の導電係数ＫE6を等しくすればよく、
その時の一定なソースゲート間電圧ＶGE6 は（１４）式
となる。 ＶGE6 ＝１／３（−ＶTD＋ＶTE） ・・・（１４） これは、温度特性をフラットにしたときのソースゲート
間電圧は従来の１／３に下がることを意味する。
【００１６】図４には、図１に示した基準電圧用半導体
装置の変型例が示されている。図４において、ＭＯＳト
ランジスタは飽和状態では前記（１）式の関係になる。
ディプレッションタイプＰチャンネルＭＯＳトランジス
タ４０１のスレッショルド電圧をＶTDとし、エンハンス
メントタイプＰチャンネルＭＯＳトランジスタ４０２の
スレッショルド電圧をＶTEとすると、ディプレッション
タイプＰチャンネルＭＯＳトランジスタ４０１の電流Ｉ
D とエンハンスメントタイプＰチャンネルＭＯＳトラン
ジスタ４０２の電流ＩE は（１５）式と（１６）式のよ
うになる。
装置の変型例が示されている。図４において、ＭＯＳト
ランジスタは飽和状態では前記（１）式の関係になる。
ディプレッションタイプＰチャンネルＭＯＳトランジス
タ４０１のスレッショルド電圧をＶTDとし、エンハンス
メントタイプＰチャンネルＭＯＳトランジスタ４０２の
スレッショルド電圧をＶTEとすると、ディプレッション
タイプＰチャンネルＭＯＳトランジスタ４０１の電流Ｉ
D とエンハンスメントタイプＰチャンネルＭＯＳトラン
ジスタ４０２の電流ＩE は（１５）式と（１６）式のよ
うになる。
【００１７】 ＩD ＝ＫD （ＶGD−ＶTD）2 ・・・（１５） ここで、ＶGDとＫD はディプレッションタイプＰチャン
ネルＭＯＳトランジスタ４０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（１６） ここで、ＶGEとＫE はエンハンスメントタイプＰチャン
ネルＭＯＳトランジスタ４０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝−ＶGEから求める
一定なソースゲート間電圧ＶGEは（１７）式となる。 ＶGE＝（−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE） ／（（ＫD ／ＫE ）1/2 ＋１）・・・（１７）
ネルＭＯＳトランジスタ４０１のソースゲート間電圧と
導電係数である。 ＩE ＝ＫE （ＶGE−ＶTE）2 ・・・（１６） ここで、ＶGEとＫE はエンハンスメントタイプＰチャン
ネルＭＯＳトランジスタ４０２のソースゲート間電圧と
導電係数である。ＩD ＝ＩE ，ＶGD＝−ＶGEから求める
一定なソースゲート間電圧ＶGEは（１７）式となる。 ＶGE＝（−（ＫD ／ＫE ）1/2 ＶTD＋ＶTE） ／（（ＫD ／ＫE ）1/2 ＋１）・・・（１７）
【００１８】基準電圧回路の温度特性は、一般的にフラ
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＰチャンネルＭＯＳトランジスタ４０１の導
電係数ＫD とエンハンスメントタイプＰチャンネルＭＯ
Ｓトランジスタ４０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（１８）
式になる。 ＶGE＝１／２（−ＶTD＋ＶTE） ・・・（１８） これは、ＰチャンネルＭＯＳトランジスタを用いても、
ＮチャンネルＭＯＳトランジスタを用いた場合と同様
に、より低い基準電圧を得られることを意味する。
ットであることが望ましい。そのためにはディプレッシ
ョンタイプＰチャンネルＭＯＳトランジスタ４０１の導
電係数ＫD とエンハンスメントタイプＰチャンネルＭＯ
Ｓトランジスタ４０２の導電係数ＫE を等しくすればよ
く、その時の一定なソースゲート間電圧ＶGEは（１８）
式になる。 ＶGE＝１／２（−ＶTD＋ＶTE） ・・・（１８） これは、ＰチャンネルＭＯＳトランジスタを用いても、
ＮチャンネルＭＯＳトランジスタを用いた場合と同様
に、より低い基準電圧を得られることを意味する。
【００１９】
【発明の効果】この発明は、以上説明したように、温度
特性がフラットで、かつ、低電圧の基準電圧を発生する
基準電圧用半導体装置を、安価で提供できる効果があ
る。又、ＭＯＳ集積回路に内蔵する事で、ＭＯＳ集積回
路の低電圧動作化に極めて効果がある。
特性がフラットで、かつ、低電圧の基準電圧を発生する
基準電圧用半導体装置を、安価で提供できる効果があ
る。又、ＭＯＳ集積回路に内蔵する事で、ＭＯＳ集積回
路の低電圧動作化に極めて効果がある。
【図１】本発明の基準電圧用半導体装置の一実施例を示
した回路図である。
した回路図である。
【図２】従来の基準電圧用半導体装置の回路図である。
【図３】図１に示す回路の変型例を示す回路図である。
【図４】図１に示す回路の変型例を示す回路図である。
１０１，２０１，３０１ ディプレッションタイプＮチ
ャンネルＭＯＳトランジスタ １０２，２０２，３０２，３０６ エンハンスメントタ
イプＮチャンネルＭＯＳトランジスタ ４０１ ディプレッションタイプＰチャンネルＭＯＳト
ランジスタ ４０２ エンハンスメントタイプＰチャンネルＭＯＳト
ランジスタ １０３，２０３，３０３，４０３ 第１の電圧供給端子 １０４，２０４，３０４，４０４ 第２の電圧供給端子 １０５，２０５，３０５，４０５ 出力端子
ャンネルＭＯＳトランジスタ １０２，２０２，３０２，３０６ エンハンスメントタ
イプＮチャンネルＭＯＳトランジスタ ４０１ ディプレッションタイプＰチャンネルＭＯＳト
ランジスタ ４０２ エンハンスメントタイプＰチャンネルＭＯＳト
ランジスタ １０３，２０３，３０３，４０３ 第１の電圧供給端子 １０４，２０４，３０４，４０４ 第２の電圧供給端子 １０５，２０５，３０５，４０５ 出力端子
Claims (2)
- 【請求項１】 同一導電型のディプレッションタイプの
ＭＯＳトランジスタと少なくとも１個のエンハンスメン
トタイプのＭＯＳトランジスタとをそれぞれ直列に接続
し、第１の電圧供給端子を、前記ディプレッションタイ
プのＭＯＳトランジスタのドレインに設け、第２の電圧
供給端子を、前記エンハンスメントタイプのＭＯＳトラ
ンジスタのうちの一つのトランジスタのソースに設け、
前記ディプレッションタイプのＭＯＳトランジスタのゲ
ートを第２の電圧供給端子に接続し、前記エンハンスメ
ントタイプのＭＯＳトランジスタのゲートとドレインを
それぞれ接続し、出力端子を前記エンハンスメントタイ
プのＭＯＳトランジスタのゲートとドレインの接続点に
設けた事を特徴とする基準電圧用半導体装置。 - 【請求項２】 同一導電型で、かつ、導電係数をほぼ等
しくするディプレッションタイプのＭＯＳトランジスタ
と少なくとも１個のエンハンスメントタイプのＭＯＳト
ランジスタとをそれぞれ直列に接続し、第１の電圧供給
端子を、前記ディプレッションタイプのＭＯＳトランジ
スタのドレインに設け、第２の電圧供給端子を、前記エ
ンハンスメントタイプのＭＯＳトランジスタのうちの一
つのトランジスタのソースに設け、前記ディプレッショ
ンタイプのＭＯＳトランジスタのゲートを第２の電圧供
給端子に接続し、前記エンハンスメントタイプのＭＯＳ
トランジスタのゲートとドレインをそれぞれ接続し、出
力端子を前記エンハンスメントタイプのＭＯＳトランジ
スタのゲートとドレインの接続点に設けた事を特徴とす
る基準電圧用半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017837A JPH08335122A (ja) | 1995-04-05 | 1996-02-02 | 基準電圧用半導体装置 |
| CN96103673A CN1129969C (zh) | 1995-04-05 | 1996-04-03 | 基准电压半导体器件 |
| US08/626,158 US5825695A (en) | 1995-04-05 | 1996-04-04 | Semiconductor device for reference voltage |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-80586 | 1995-04-05 | ||
| JP8058695 | 1995-04-05 | ||
| JP8017837A JPH08335122A (ja) | 1995-04-05 | 1996-02-02 | 基準電圧用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335122A true JPH08335122A (ja) | 1996-12-17 |
Family
ID=26354422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8017837A Pending JPH08335122A (ja) | 1995-04-05 | 1996-02-02 | 基準電圧用半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5825695A (ja) |
| JP (1) | JPH08335122A (ja) |
| CN (1) | CN1129969C (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552603B2 (en) | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| JP2007248372A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | 温度検出回路 |
| JP2008293409A (ja) * | 2007-05-28 | 2008-12-04 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| KR20110033795A (ko) | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 기준 전압 회로 |
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| JP2017215638A (ja) * | 2016-05-30 | 2017-12-07 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| CN110134175A (zh) * | 2018-02-08 | 2019-08-16 | 艾普凌科有限公司 | 基准电压电路以及半导体装置 |
| JP2020068445A (ja) * | 2018-10-24 | 2020-04-30 | エイブリック株式会社 | 基準電圧回路及びパワーオンリセット回路 |
| JP2020129236A (ja) * | 2019-02-08 | 2020-08-27 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
| JP2021044627A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体回路 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG83670A1 (en) * | 1997-09-02 | 2001-10-16 | Oki Techno Ct Singapore | A bias stabilization circuit |
| JP2002140124A (ja) * | 2000-10-30 | 2002-05-17 | Seiko Epson Corp | 基準電圧回路 |
| JP2003283258A (ja) * | 2002-03-20 | 2003-10-03 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| US7394209B2 (en) | 2004-02-11 | 2008-07-01 | 02 Micro International Limited | Liquid crystal display system with lamp feedback |
| JP2008118435A (ja) * | 2006-11-06 | 2008-05-22 | Fujifilm Corp | 固体撮像素子及びその出力回路 |
| JP5078502B2 (ja) * | 2007-08-16 | 2012-11-21 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5202976B2 (ja) * | 2008-02-05 | 2013-06-05 | セイコーインスツル株式会社 | プルダウン回路を備える半導体装置 |
| CN101677240B (zh) * | 2008-09-18 | 2012-01-25 | 比亚迪股份有限公司 | 一种绝缘栅双极型晶体管驱动电路 |
| CN101741364B (zh) * | 2008-11-24 | 2012-07-11 | 无锡华润矽科微电子有限公司 | 模拟开关电路 |
| US7808308B2 (en) * | 2009-02-17 | 2010-10-05 | United Microelectronics Corp. | Voltage generating apparatus |
| CN101741361B (zh) * | 2009-11-13 | 2011-12-28 | 清华大学 | 一种用于绝缘栅双极晶体管的斜率与峰值综合控制电路 |
| CN101783666B (zh) * | 2010-02-11 | 2012-07-04 | 西安科技大学 | 一种能可靠关断的增强-耗尽型器件组合开关电路 |
| CN101917180B (zh) * | 2010-06-01 | 2012-04-18 | 成爱林 | 继电接触器、固体继电器的万能电子控制器 |
| JP5884234B2 (ja) * | 2011-03-25 | 2016-03-15 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
| JP6292901B2 (ja) * | 2014-01-27 | 2018-03-14 | エイブリック株式会社 | 基準電圧回路 |
| CN105245099A (zh) * | 2015-09-25 | 2016-01-13 | 无锡华润矽科微电子有限公司 | 一种电压源电路 |
| CN115202430B (zh) * | 2021-04-13 | 2024-05-24 | 拓尔微电子股份有限公司 | 基准电压产生电路和振荡器 |
| CN113359933B (zh) * | 2021-07-01 | 2023-06-23 | 西交利物浦大学 | 参考电压产生电路 |
| FR3131481A1 (fr) * | 2021-12-23 | 2023-06-30 | Wise Integration | Circuit de reference de tension |
| CN114489213B (zh) * | 2022-02-09 | 2023-03-10 | 广芯电子技术（上海）股份有限公司 | 线性稳压电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629718A (en) * | 1979-08-15 | 1981-03-25 | Nec Corp | Reference voltage circuit device |
| JPH0527858A (ja) * | 1991-07-03 | 1993-02-05 | Samsung Electron Co Ltd | 定電圧回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3852320T2 (de) * | 1987-05-21 | 1995-04-06 | Toshiba Kawasaki Kk | Ladungsübertragungsanordnung. |
| US5283762A (en) * | 1990-05-09 | 1994-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device containing voltage converting circuit and operating method thereof |
| US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
| US5339272A (en) * | 1992-12-21 | 1994-08-16 | Intel Corporation | Precision voltage reference |
| US5461591A (en) * | 1993-12-02 | 1995-10-24 | Goldstar Electron Co., Ltd. | Voltage generator for semiconductor memory device |
-
1996
- 1996-02-02 JP JP8017837A patent/JPH08335122A/ja active Pending
- 1996-04-03 CN CN96103673A patent/CN1129969C/zh not_active Expired - Lifetime
- 1996-04-04 US US08/626,158 patent/US5825695A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629718A (en) * | 1979-08-15 | 1981-03-25 | Nec Corp | Reference voltage circuit device |
| JPH0527858A (ja) * | 1991-07-03 | 1993-02-05 | Samsung Electron Co Ltd | 定電圧回路 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798278B2 (en) | 2000-06-23 | 2004-09-28 | Ricoh Company, Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| US6552603B2 (en) | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| JP2007248372A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | 温度検出回路 |
| JP2008293409A (ja) * | 2007-05-28 | 2008-12-04 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| KR20110033795A (ko) | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 기준 전압 회로 |
| US8174309B2 (en) | 2009-09-25 | 2012-05-08 | Seiko Instruments Inc. | Reference voltage circuit |
| JP2021184256A (ja) * | 2016-05-30 | 2021-12-02 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| JP2017215638A (ja) * | 2016-05-30 | 2017-12-07 | ラピスセミコンダクタ株式会社 | 定電流回路及び半導体装置 |
| CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
| CN110134175A (zh) * | 2018-02-08 | 2019-08-16 | 艾普凌科有限公司 | 基准电压电路以及半导体装置 |
| JP2020068445A (ja) * | 2018-10-24 | 2020-04-30 | エイブリック株式会社 | 基準電圧回路及びパワーオンリセット回路 |
| JP2020129236A (ja) * | 2019-02-08 | 2020-08-27 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
| JP2021044627A (ja) * | 2019-09-06 | 2021-03-18 | 株式会社東芝 | 半導体回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1129969C (zh) | 2003-12-03 |
| US5825695A (en) | 1998-10-20 |
| CN1136730A (zh) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| EP0205104B1 (en) | Intermediate potential generation circuit | |
| US4417263A (en) | Semiconductor device | |
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| US6605981B2 (en) | Apparatus for biasing ultra-low voltage logic circuits | |
| JPH0327934B2 (ja) | ||
| JP4117780B2 (ja) | 基準電圧回路および電子機器 | |
| US5635869A (en) | Current reference circuit | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| JPH0378810A (ja) | 半導体集積回路 | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| CN117130423B (zh) | 参考电压电路 | |
| JP3314411B2 (ja) | Ｍｏｓｆｅｔ定電流源発生回路 | |
| JPH04273716A (ja) | アナログスイッチ | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JP2001142552A (ja) | 温度補償型定電流回路 | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JP3424434B2 (ja) | リーク電流補償回路 | |
| JPH0311823A (ja) | Ｃｍｏｓ入力バッファ回路 | |
| US20060267675A1 (en) | PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor | |
| JPH09130232A (ja) | 半導体集積回路装置 | |
| JPH027088B2 (ja) | ||
| JP2787867B2 (ja) | 定電流回路 | |
| JPS6272019A (ja) | 基準電圧発生回路 |