JPH08502154A - ディジタル音響シンクロナイザ - Google Patents

Abstract

(57)【要約】 ディジタル音響シンクロナイザは、ディジタル内挿フィルタ１４と直列の１つまたは１対のバッファ・ストア１２、１６を含む。制御回路１８が、サンプルの脱落または付加を必要とする入出力間の「スリップ」が存在する時を検出し、フィルタがこれに応答して遅延調整サイクルを実行する。フィルタ１４が、フィードバックを用いる再帰形態の実質的に全域通過の無限インパルス応答フィルタの形態を取り（図４、図５、図６または図７）、これが周波数に依存するグループ遅延を生じるが主たる良好な性能を生じることが判り、かつまた構成が容易であり、全体的遅延が低い。

Description

【発明の詳細な説明】 ディジタル音響シンクロナイザ （技術分野） 本発明は、ディジタル音響信号を受信してこれら音響信号を基準値に同期させ るディジタル音響シンクロナイザに関する。 （背景技術） ディジタル音響信号は、サンプルされた信号である。これら音響信号は、数値 のストリーム、である。公称サンプル速度は、典型的には４８ＫＨzである。正 確に同じサンプル速度を持つ信号は、比較的容易に混合あるいは多重化すること ができる。異なるサンプル速度を持つ信号はこれができない。公称的に同じサン プル速度の２つの独立的ソースを持つ信号同志の如き例え僅かな差でも、問題を 生じる。例えば１ヘルツの１０分の１早すぎる信号による典型的な装置の挙動で は、１０秒毎に１サンプルずつ欠落する。遅すぎる信号の場合は、サンプルは反 復される。いずれにしても「サンプルのスリップ（ｓｌｉｐ）」は、音響におい ては小さなクリックとして聞こえる。これらのクリックを避ける通常の方法は、 ソースを共通のタイミング基準値に周波数ロック（ｆｒｅｑｕｅｎｃｙ ｌｏｃ ｋ）を行うことである。これは常に可能であるとは限らない。これに代わる方法 は、基準値にロックされるバージョンを生成するため、非同期信号を「シンクロ ナイザ」に通すことである。 最も古いタイプのディジタル音響シンクロナイザは「バッファ・ストア」 ・ シンクロナイザであり、例えば、Ｎ．Ｈ．Ｃ．Ｇｌｉｃｈｒｉｓｔ著「可変遅れ によるディジタル音響信号のサンプリング速度の同期（Ｓａｍｐｌｉｎｇ−ｒａ ｔｅ Ｓｙｎｃｈｎｉｓａｔｉｏｎ ｏｆ ｄｉｇｉｔａｌ ｓｏｕｎｄ ｓｉ ｇｎａｌｓ バイト ｖａｒｉａｂｌｅ ｄｅｌａｙ）」 （ＥＢＵ Ｒｅｖｉ ｅｗ−Ｔｅｃｈｎｉｃａｌ、第１８３号、１９８０年１０月）を参照されたい。 これ は、信号に対しておそらくは数百サンプル期間の遅れを与え、この遅れを安定的 に増減させることにより早い信号あるいは遅い信号を許容する。これらのサンプ ルは、大きな調整が生じなければならない時、遅れがある最大限度または最小限 度に達するまで修正することなく送られる。従って、音響の分裂は、通常のサン プルのスリップによる場合よりもはるかに少ない頻度であるが、これらの分裂も またはるかに大きい。バッファ・ストア・シンクロナイザにおける主な問題は、 これが生起する長くかつ変化し得る遅れである。 最も一般的なタイプのディジタル音響シンクロナイザは、「内挿型（ｉｎｔｅ ｒｐｏｌａｔｉｎｇ）」シンクロナイザである。「バッファ・ストア」タイプと 同様に、このシンクロナイザは、大部分のサンプルを未修正のままにするが、ス リップが非常に大きい時、図１に示される種類の処理シーケンスにわたり循環す る。このシーケンスは、ｋ個の計算された出力サンプルを生じるが、（ｋ＋１） （または、（ｋ−１））個までの入力サンプルを用いる。従って、ひどいスリッ プは、遅れの比較的緩やかな調整によって置換される。この目的は、入力の時間 歪曲バージョンである出力を生じることである。この遅れの調整サイクルの持続 時間および形状は、耳に聞こえなくするように選定される。 内挿型シンクロナイザ１０のブロック図が図２に示される。入力ＦＩＦＯ（先 入れ先出し）バッファ１２が、入力（書込み）クロック・パルスと共に入力デー タを受取る。可変フィルタ１４が、入力バッファ１２からデータを受取り、この データを出力ＦＩＦＯバッファ１６へ送る。この出力バッファは、周波数基準値 または位相基準値から得る出力（読出し）または基準クロック・パルスを受取り 、同期された出力データを与える。バッファ１２、１６、およびフィルタ１４は 、バッファからクロック信号またはポインタ値を受取って読出しクロック・パル スを入力バッファへ、また書込みクロック・パルスを出力バッファへ与える判断 ブロックおよび遷移シーケンサ１８によって制御される。このシーケンサは、遅 延調整サイクルが実行されることを必要とする時を、これに与えられたクロック 信号から決定する。可変フィルタ１４は、クロック・パルスのみならず判断ブロ ックおよび遷移シーケンサ１８から制御信号および係数値をも受取る。制御線は 、 典型的には前記フィルタの内部蓄積をクリヤする。このようなシンクロナイザは 周知であるため、その構造および動作の更に詳細な記述は必要とは思われない。 内挿型シンクロナイザの原理については、Ｎ．Ｈ．Ｃ．Ｇｌｉｃｈｒｉｓｔ著「 最小遅延によるサンプリング周波数の同期（Ｓａｍｐｌｉｎｇ−Ｆｒｅｑｕｅｎ ｃｙ Ｓｙｎｃｈｒｏｎｉｓａｔｉｏｎ ｗｉｔｈ Ｍｉｎｉｍａｌ Ｄｅｌａ ｙ）」（ＡＥＳ Ｊｏｕｒｎａｌ、１９８８年５月、３５０〜３５７ページ）に よって記載されている。また、Ｒ．Ｌａｇａｄｅｃ著「サンプリング速度の同期 に対する新たな試み（Ａ Ｎｅｗ Ａｐｐｒｏａｃｈ ｔｏ Ｓａｍｐｌｉｎｇ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｉｓａｔｉｏｎ）」（７４ｔｈ ＡＥＳ Ｃｏｎ ｖｅｎｔｉｏｎ、１９８４年１０月８〜１１日、Ｎｅｗ Ｙｏｒｋ、プレプリン ト＃２１６６）をも参照されたい。 図１から、入出力サンプルが、同期から僅かに外れる場合に、ほとんどの場合 、サンプル値は入力からフィルタ１４を介して出力へ直接送られることが判るで あろう。しかし、Ｘが記された領域にわたって遅延調整サイクルが実行され、こ れにおいては各出力サンプルが多数の入力サンプルの加重和として計算される。 各サンプル毎に、加重係数の組が異なる。 入力バッファまたは出力バッファのいずれか一方（両方ではない）を省いて動 作するようにシンクロナイザを構成できることに注意すべきである。 内挿型シンクロナイザにおける時間的に変化するフィルタの目標（あるいは所 要）応答は、完全な遅延の応答である。換言すれば、この目標振幅応答は全ての 周波数において１であり、目標「グループ遅延」応答は全ての周波数において同 じである。（調整シーケンスの間、遅延は可変非整数のサンプル期間である）。 しかし、この目標応答は単に近似され得るに過ぎない。各構成は、不可避的にあ る振幅および（または）位相の応答エラーを有する。簡単なフィルタは大きなエ ラーを持ち、このエラーは典型的には比較的高い音響周波数の振幅変調として聞 こえる。受入れ得る程度に小さなエラーを生じるためには、やや複雑なフィルタ を使用しなければならない。１つの可能な構成が図３に示される。これは、サン プル期間当たり８つの乗算と加算を有し、少なくとも６４のフィルタ係数に対し て８個の読出し／書込みレジスタおよび記憶域を必要とする。このフィルタにお ける平均的遅延は４ １／２サンプル期間である。図３のフィルタ２０は、基本 的には、それぞれがその入力を１サンプル期間だけ遅らせるよう働く読出し／書 込み記憶レジスタによって形成される一連の遅延素子２２を持つトランスバーサ ル・フィルタの形態である。各遅延素子２２の出力は各乗算器２４へ与えられ、 この乗算器の出力は加算器２６において加算される。この乗算器の係数は、図２ の回路１８の内部にある係数記憶／計算器２８から供給される。 （発明の概要） 本発明は、その様々な特質において、次に参照されるべき請求の範囲の独立項 に記載される。有利な特徴については、請求の範囲の従属項に記載される。 本発明、特に可変ディジタル・フィルタの望ましい実施例を以下に事例として 示す。これらのフィルタは、それぞれフィードバックを用いる再帰形態の実質的 に全域通過の無限インパルス応答（ｉｎｆｉｎｉｔｅ−ｉｍｐｕｌｓｅ−ｒｅｓ ｐｏｎｓｅ：ＩＩＲ）フィルタである。これらフィルタは、著しい周波数依存性 をグループ遅延に生じるにも拘らず、本質的に良好な性能を与えることが判る。 更にまた、これらフィルタは、構成が比較的容易でありかつ比較的低い平均遅延 を有する。 本発明については、例示として添付図面に関して更に詳細に記述することにす る。 （図面の簡単な説明） 図１は、内挿型シンクロナイザの動作原理を示すタイミング図、 図２は、基本的な内挿型シンクロナイザのブロック図、 図３は、図２のシンクロナイザにおいて使用することができる公知の可変フィ ルタの構造を示す図、および 図４、図５、図６、図７は、図２のシンクロナイザにおいて本発明により使用 することができる４個の可変フィルタのブロック図である。 （実施例） 本発明を盛込んだディジタル音響シンクロナイザは、図２に示される形態と同 じものであるが、図３に示されるフィルタとは異なる時間的に変化するフィルタ を用いる。前述のように、このフィルタは通常は非能動型であり、遅延調整サイ クルが要求される時にのみ動作状態になる。しかし、図３のフィルタとは異なり 、本発明を盛込んだフィルタは、入力の時間歪曲バージョンである出力を生じる ことを目的とするものではない。即ち、フィルタの目標応答は完全な遅延の応答 ではない。 グループ遅延の歪みに対してはそれほど聞こえないこと、および従来のトラン スバーサル型のフィルタより効率がよいがそれほど複雑でないフィルタを作るた めこの疑似音響的な観察を利用することが可能であることが判った。 以下に記述するフィルタにおいては、遅れの調整が設計によって信号の異なる 周波数成分に対しては僅かに異なる時点で行われることを示すことができる。１ つの結果は、単に圧縮または伸長ではなく波形が実際に形状の変化を呈すること である。 前述のように、目標振幅応答は全ての周波数において１である。しかし、グル ープ遅延の制約は、「全域通過」フィルタを用いて応答が簡単かつ正確に構成で きるように緩和される。振幅応答エラーは避けられる。全域通過ディジタル・フ ィルタについては、Ｒｅｇａｌｉａ、ＭｉｔｒａおよびＶａｉｄｙａｎａｔｈａ ｎ著「全域通過ディジタル・フィルタ：多機能信号処理ビルディング・ブロック （Ｔｈｅ Ｄｉｇｉｔａｌ Ａｌｌ−Ｐａｓｓ Ｆｉｌｔｅｒ：Ａ Ｖｅｒｓａ ｔｉｌｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｂｕｉｌｄｉｎｇ Ｂｌｏｃ ｋ）」（Ｐｒｏｃ．ＩＥＥＥ、第７６巻、第１部、１９８８年１月、１９〜３７ ページ）に定義され記載されている。また、ＭｉｔｒａおよびＨｉｒａｎｏ著「 ディジタル全域通過ネットワーク（Ｄｉｇｉｔａｌ Ａｌｌ−Ｐａｓｓ Ｎｅｔ ｗｏｒｋｓ）」（ＩＥＥＥ Ｔｒａｎｓ． Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓ ｔｅｍｓ、第ＣＡＳ−２１巻、第５部、１９７４年９月、６８８〜７００ページ ）も参照されたい。 次に、本発明による４例のフィルタについて、図４、図５、図６および図７に 関してそれぞれ記述する。各フィルタは、加算器、コンバイナ、乗算器および従 来の形態で示される１サンプル記憶レジスタとからなる。この回路の構成は当業 者にはあまりにも明瞭であるため、回路の各々の詳細な記述は不要であろう。各 回路はＩ／Ｐで示される入力とＯ／Ｐで示される出力とを有し、かつクロック・ パルスＣＬおよびクリヤ（リセット）・パルスＲを受取る少なくとも１つの記憶 レジスタＳを含むことが判るであろう。加重係数はｘであり、ｘの異なる関数の 形態で２つ以上の場所における図６および図７の回路へ印加される。図６はｘ、 −ｘ、（１＋ｘ）、（１−ｘ）を要求し、他の点では同じ図７はｘ、−ｘおよび （１−ｘ²）の平方根を要求する。 図４について考察すると、係数ｘがゼロである時、フィルタ出力は単にその入 力の遅延したコピーであるに過ぎない。この遅延は、１サンプル期間である。ｘ が１である時、出力が入力の遅延のないコピーであることが判る。遅延の要求さ れる平滑な調整を得るため、ｘの値はゼロと１との間で平滑に変化させられる。 このような構成は、サンプル期間毎に１回の乗算と２回の加算とを行うに過ぎず 、２つの読出し／書込み記憶レジスタのみを必要とする。係数の記憶は必要でな い。このフィルタを介する平均遅延は、１サンプル期間の半分である。 前記フィルタは全て、無限インパルス応答（ＩＩＲ）フィルタとなるように選 定され、また全てがフィードバックに従って形態が再帰型または再循環型である 。対照的に、図３のフィルタは有限インパルス応答を持ち、フィードバックを持 たない。これらは全て実質的に全域通過フィルタであるが、図７のフィルタは、 平方根演算が加重係数入力の一方に加えられる故に、正確に全域通過型ではない 。ディジタル・システムであるこのフィルタは、平方根を有限精度数として正確 に表わすことができないので、ある量子化度を生じる。それにも拘わらず、再帰 形態に基く無限インパルス応答フィルタの使用が有利であることが判った。この フィルタの再帰性は、グループ遅延応答が周波数に依存することを意味し、これ は好ましからざる結果を生じることが予期される。しかし、このことが本質的に 妥当しないことが判った。 使用される再帰型フィルタの正確な形態は特定の用途に依存し、最善の形態を 実験的に決定する必要がある。異なるフィルタ構造は、異なる長所と短所を持つ ことが判る。確かに、入力が早すぎる時に１つの形態をとり、遅すぎる時に別の 形態をとる適合構造を用いることに利益がある。図示したフィルタは全て一次の （ｆｉｒｓｔ ｏｒｄｅｒ）全域通過フィルタである。より高次のフィルタを用 いることに利点がある場合もある。

───────────────────────────────────────────────────── 【要約の続き】

Claims (1)

1. 【特許請求の範囲】 １．実質的に全域通過可変ディジタル・フィルタと直列において異なる速度で書 込まれかつ読出されることができる少なくとも１つのバッファ・ストアと、該バ ッファ・ストアおよび前記フィルタに接続され、「スリップ」が入出力タイミン グ信号により示される時に、遅延調整サイクルを実行するように制御手段が前記 フィルタに指令するように入出力タイミング信号に応答する制御手段とを備える ディジタル音響シンクロナイザにおいて、前記フィルタが再帰的無限インパルス 応答フィルタであることを特徴とするシンクロナイザ。 ２．前記フィルタが周波数に依存するグループ遅延を生じる請求の範囲第１項記 載のシンクロナイザ。 ３．一方が内挿フィルタに前置され他方が内挿フィルタに後置される２つのバッ ファ・ストアが存在する請求の範囲第１項記載のシンクロナイザ。 ４．請求の範囲第１項乃至第３項のいずれかに記載のディジタル音響シンクロナ イザをディジタル音響同期のため使用する使用法。 ５．ディジタル音響信号をタイミング基準に同期させる方法であって、前記信号 を、異なる速度で書込みかつ読出すことができる少なくとも１つのバッファ・ス トアと実質的に全域通過可変ディジタル・フィルタとを含む直列回路へ印加する ステップと、「スリップ」が検出される時にフィルタが遅延調整サイクルを実行 するように、入出力タイミング信号に依存して前記バッファ・ストアおよびフィ ルタを制御するステップとを含む方法において、前記フィルタが再帰的無限イン パルス応答機能を有することを特徴とする方法。 ６．図４、図５、図６および図７に関して本文に実質的に記載される如きフィル タを備えるディジタル音響シンクロナイザ。