JPH08504541A - 電気的相互接続構造 - Google Patents

電気的相互接続構造

Info

Publication number
JPH08504541A
JPH08504541A JP6514230A JP51423094A JPH08504541A JP H08504541 A JPH08504541 A JP H08504541A JP 6514230 A JP6514230 A JP 6514230A JP 51423094 A JP51423094 A JP 51423094A JP H08504541 A JPH08504541 A JP H08504541A
Authority
JP
Japan
Prior art keywords
layer
film
substructure
substrate
signal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6514230A
Other languages
English (en)
Inventor
ドロシー,ロバート・グレン
フエイス,デイーン・ウイレツト
ローバツチヤー,ダニエル・ブルース
Original Assignee
イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー filed Critical イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー
Publication of JPH08504541A publication Critical patent/JPH08504541A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof
    • H10W70/668Superconducting materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 互いに接合され又は電源面と接地面とを有するベース副構造に選択的に接合された基板上の高温超伝導信号層を備えた電気的相互接続構造及びその製造方法が明らかにされる。

Description

【発明の詳細な説明】 電気的相互接続構造発明の分野 本発明は,互いに実質的に接合され、更に選択的に、電源面と接地面とを有す るベース構造に実質的に接合された基板上の少なくも1個の高温超伝導信号層を 備えた電気的相互接続構造に関する。発明の背景 電子回路及び回路要素の設計における継続的進歩により、チップ密度が高く、 相互接続がより短く、更に生産性のよいマルチチップパッケージングに対する要 求が生じた。マルチチップモジュラスは高度の最終(high end)コンピューター 及び宇宙空間用に使用され、更にごく近い将来の遠隔通信用及びパソコン用の使 用も期待される。一様な高密度でかつ相互接続のより短いマルチチップモジュラ スに対する需要がある。 イマナカ他の1990年9月4日付け米国特許第4954480号は、絶縁層 及び絶縁層間に置かれた超伝導セラミック材料の相互接続パターンを備えた多層 超伝導回路基板を明らかにする。超伝導セラミック材料のパターンは貫通孔を経 て接続される。 多層相互接続構造を作る一般に認められた手順は、種々の物理的及び化学的な 配置技術による順次配置よりなる。十分に高い臨界電流密度を有する高品質の高 温超伝導層を作るために、これら高温超伝導層及びその他の層をエピタキシャル 成長させねばならないことが予期される。多層の順次エピタキシャル成長は、特 に付加的に必要な制限の見地より困難である。例えば、材料は、総ての材料が実 質的に同じ熱膨張係数を持たねばならず、また使用されるいかなる誘電材料も適 正な誘電率を有し かつマイクロ波損失が小さなものを選定しなければならない。 本発明は密度が大きくかつ相互接続のより短い高温超伝導信号層を備えた電気 的相互接続構造を提供する。また、本発明は、総ての層のエピタキシャル成長を 含むことなく、従って上述の厳しい制限なしにかかる構造を作る方法も提供する 。発明の概要 本発明は、高温超伝導信号層副構造を備えた種々の電気的相互接続構造を含む 。構造の一つの種類は、誘電層により互いに接合され、更に電源面及び接地面を 含んだ副構造に接合された信号層副構造を備える。かかる相互接続構造の1形式 においては、信号層副構造の各は単結晶基板上にエピタキシャル成長された高温 超伝導膜を備える。かかる相互接続構造の第2の形式においては、信号層副構造 は、単結晶基板上にエピタキシャル成長された少なくも1個の高温超伝導膜、及 び誘電材料上にエピタキシャル成長された少なくも1個の高温超伝導膜を備える 。 本発明は、更に、導電金属により互いに接続された高温超伝導信号層副構造よ りなる第2の種類の電気的相互接続構造を含む。かかる電気的相互接続構造の1 形式は2個の単結晶基板を備え、その各はその上にパターン化されたエピタキシ ャル成長の高温超伝導膜を有し、前記膜は機械的に接合されそして離散的な点に おいて導電金属により電気的に接続される。この構造は、追加的に、一方又は双 方の基板の超伝導膜の側の露出した領域内に溝を持つことができる。超伝導膜は 、これを適宜の方法でパターン化することができる。好ましいパターンは平行線 であり、好ましい構造においては、2個の基板は、2組の平行線がグリッドアレ イを形成するように互いに直交して位置決めされる。各基板は、超伝導 膜への電気的接続を提供するために導電金属を入れた少なくも1個の孔を含むこ とができる。 かかる電気的相互接続構造の第2の形式は、一方又は双方の基板上に基板の超 伝導膜とは反対の側に導電層か置かれた上述の構造を備える。第1の導電層の上 に誘電材料の層と第2の導電層とを置くことができる。この状況では、導電層は 電源面及び接地面として作用し、誘電層は絶縁体として作用する。これらの面を チップ又は集積回路に電気的に接続する手段を設けるために、構造の外側面を通 して種々の導電面への導電金属のヴィアスが形成される。 本発明は、上述の第1の種類の電気的に相互接続された構造を作る方法であっ て: (1)(a)基板上に電源面又は接地面として作動し得る第1の導電膜を置き ; (b)導電膜上に誘電材料の層を置き;そして (c)誘電材料の層の上に接地面又は電源面として作動し得る第2の導 電膜を置く ことにより副構造Aを形成し:そして (2)(a)前記超伝導膜をエピタキシャル成長させるために選定された第1 の単結晶基板上に高温超伝導膜を置き、そして第1のパターン化信号層を形成す るように超伝導膜をパターン化し; (b)第1のパターン化信号層の上に金属のコンタクトパッドを形成す る ことにより副構造Bを形成し: (3)厚さが少なくも2μmで誘電率が約5以下の誘電材料により、副構造A の露出した導電膜に副構造Bの露出したパターン化信号層を接合し; (4)第1の単結晶基板の厚さを最大約25μmに薄くし; (5)(a)超伝導膜をエピタキシャル成長させるために選定された第2の単 結晶基板上に高温超伝導膜を置き、そして第2のパターン化信号層を形成するよ うに超伝導膜をパターン化し; (b)第2のパターン化信号層の上に金属のコンタクトパッドを形成す る ことにより副構造Cを形成し: (6)約5以下の誘電率を有する誘電材料により、組み合わせられた副構造A とBの薄くされた第1の単結晶基板に副構造Cの露出したパターン化信号層を接 合し; (7)組み合わせられた副構造A、B及びCの頂面を通り接地面、電源面、及 び信号層に孔を作り;そして (8)電気的相互接続構造にするように前記面と層とにヴィアスを提供するた めに(7)で作られた孔の中に金属を置く ことを包含した方法を提供する。 本発明は、更に電気的に相互接続された構造を作る方法であって: (1)(a)超伝導膜のためのエピタキシャル成長を提供するように選ばれた 第1の単結晶基板上に高温超伝導膜を置き、そして第1のパターン化信号層を形 成するようにこの膜をパターン化し; (b)第1のパターン化信号層の上に金属のコンタクトパッドを成形し ; (c)エピタキシャル成長により第1のパターン化信号層及びいかなる 露出基板の上にも誘電率が約5以下の誘電材料を置き; (d)誘電材料の上にエピタキシャル成長により高温超伝導膜を置き、 そして第2のパターン化信号層を形成するためにこの膜をパターン化し; (e)副構造Aを作るために第2のパターン化信号層の上に金属のコン タクトパッドを形成する ことにより副構造Dを形成し: (2)(a)電源面又は接地面として作動し得る第1の導電膜を基板上に置き ; (b)導電膜の上に誘電材料の層を置き; (d)誘電材料の層の上に接地面又は電源面として作動し得る第2の導 電膜を置く ことにより副構造Aを形成し; (3)厚さが少なくも2μmでかつ誘電率が約5以下の誘電材料の層により、 副構造Aの露出した導電膜に副構造Dの露出したパターン化信号層を接合し; (4)組み合わせられた副構造D及びAの頂面(薄くされた第1の結晶基板) を通り電源面、接地面、及び信号層への孔を作り、そして電気的相互接続構造が できるように前記面と層とにヴィアスを提供するために孔の中に金属を置く ことを包含した方法を提供する。図面の簡単な説明 図1は本発明の電気的相互接続構造の図式的な断面図である。 図2は本発明の電気的相互接続構造の図式的な断面図である。 図3は本発明の電気的相互接続構造の図式的な断面図である。 図4は本発明の電気的相互接続構造の図式的な断面図である。発明の詳細な説明 本発明は、高温超伝導の信号層より構成される電気的相互接続構造を提供する 。構造の一つの種類は誘電体層により別の副構造及び電源面及び接地面に接合さ れた信号層副構造であり、更にこれを作る工程を含む。本発明の工程により、か かる最終の多層構造の種々の層の特性を、ある層の上に別の層をエピタキシャル 成長させる通常受け入れらる方法によるよりもなお容易に最適化できる。個々の 層の特性を最適化した、即ち適正な特性を有する高品質の高温超伝導信号層及び 導電体層を提供するこの能力が、優秀な電気的相互接続構造を作り出す。 本発明のこの種類の電気的相互接続構造を調製する1方法は、超伝導膜をエピ タキシャル成長させるために選ばれた単結晶基板上に、信号層として作動すべき 各高温超伝導膜を置くことによる信号副構造の製作を含む。次いで、超伝導膜は 、パターン化された信号層を形成するためにパターン化され、このパターン化さ れた信号層の種々の位置に金属のコンタクトパッドが形成される。 基板上に導電性の膜を置くことによりベース副構造が形成される。この膜上に 誘電材料の層を置き、続いて誘電材料の層の上に第2の導電性膜を置く。一方の 膜が接地面として作用し、他方は電源面として作用す る。 次に、パターン化された信号副構造が、約5以下の誘電率を有する誘電材料で ベース副構造に接合される。第1の露出したパターン化信号層は、誘電体層でベ ース副構造の露出された導電体膜に接合される。この組み合わせられた構造の上 面は単結晶基板であり、その上に高温超伝導膜が置かれ、次いでこの基板は最大 厚さが約25μm、好ましくは約5μm、最も好ましくは1μm以下に薄くされる 。第2の信号副構造、及びいかなる追加の信号副構造も、誘電率が約5以下でか つ厚さが約1μm以下の誘電材料で組合せ構造に接合される。各副構造について 、露出されたパターン化信号層は先に追加された副構造の薄くされた結晶基板に 接合される。信号層を支持している基板は、組合せ構造への副構造の接合の後で はあるがいかなる追加的信号層副構造の接合よりも前に、厚さ約25μm以下、 好ましくは約5μm、最も好ましくは1μm以下に薄くされる。最終組合せ構造の 頂面を通して組合せ構造の種々の接地面、電源面、及び信号面への孔が作られる 。これらの孔の中に金属が置かれ、接地面、電源面、及び信号面にヴィアス(vi as)を提供し電気的相互接続構造を完成する。 この形式の電気的相互接続構造の製造工程は、図1の基板1、電源面又は接地 面のいずれかとして作用する導電層2、誘電材料の層3、及び電源面又は接地面 のいずれかとして作用する導電層4を備えた副構造Aの作成を含む。次いで、単 結晶基板7上に超伝導信号層6を置きパターン化し、パターン化された信号層6 上に金属のコンタクトパッドを形成することにより副構造Bが形成される。第2 の単結晶基板10の上に超伝導層8を置きパターン化し、更にパターン化された 信号層8の上に金 属のコンタクトパッドを形成することにより副構造Cが形成される。副構造Bの パターン化信号層6を誘電材料5により副構造Aの導電層4に接合することによ り、副構造Bが副構造Aに接合される。次に、結晶基板7は約25μm以下に薄 くされる。次いで、副構造Cのパターン化信号層8を誘電材料9により副構造A +Bの薄くされた結晶基板7に接合することにより、副構造Cが副構造AとBと の組合せに接合される。続いて、選択的に結晶基板10の厚さが最大約5μmに 薄くされる。次いで、結晶基板10から種々の面及び信号層まで組合せ副構造A +B+C内に孔が作られ、ヴィアスを与えるようにこの中に金属が置かれる。か かるヴィアスの一つが11で示される。 導電層は、金、銀、又は銅、或いは高温度の超伝導酸化物とすることができる 。導電層又は信号層として本発明のどの構造における使用にも適した超伝導体は 、MがY、Nd、Sm、Eu、Gd、Dy、Ho、Er、Tm、Yb又はLuであるMBa2Cu3Ox;zが約0 .4から約0.8であるBi2Sr3-zCazCu2O8のようなBi-Sr-Ca-Cu-O系の酸化物;T l2Ba2CuO6、Tl2Ba2CaCu2O8及びTl2Ba2Ca2Cu3O10のようなTl-Ba-Ca-Cu-O系の酸化 物;並びにTl0.5Pb0.5Sr2CaCU2O7、Tl0.5Pb0.5Sr2Ca2Cu3O9及びTl0.5Pb0.5Sr2Ca3 Cu4O11のようなTl-Pb酸化物であり、超伝導の臨界温度が90°K以上であるこ とが好ましい。 副構造Aの導電層が酸化物超伝導体であるときは、これらの層及び誘電体層は 、十分に高い臨界電流密度を持った良好な品質の超伝導層を作るためにエピタキ シャル成長される。単結晶基板が使用され、そして材料は酸化物のエピタキシャ ル成長に適したものでなければならない。高温超伝導体のエピタキシャル成長に 使用される基層は、LaAlO3、Mgo、 サファイヤ、NdGao3及びイットリウム安定化ジルコニアである。事前に置かれた セリウム酸化物、マグネシウム酸化物、又は希土類酸化物の30ないし50nmの エピタキシャル層が、基層と超伝導膜との間の緩衝層として作用しピタキシャル 成長を助ける。ここで使用された用語「単結晶基板」は、緩衝層あり又はなしの 単結晶基板を含む。 酸化物膜及び誘電体物質は、マグネトロンスパッタリング又はレーザー摩耗ス パッタリングによるようなかかる膜の公知の適宜の設置機構によりこれを置くこ とができる。酸化物電源面及び酸化物接地面の厚さは限定するものではないが典 型的には約1μmである。接地面と電源面との間の誘電物質3は、好ましくは誘 電率が少なくも約5、より好ましくは少なくも約10であり、厚さは典型的には 約10nmから約10μm、より典型的には約1μmである。これは超伝導酸化物層 2上のエピタキシャル成長に適し、更に酸化物層4のエピタキシャル成長にも適 している。基板材料、酸化物超伝導体及び誘電体の総てが同じ熱膨張係数を持つ ことが重要である。適切な誘電体の例は、チタン酸バリウム、チタン酸ストロン チウム、アルミン酸ランタン、又はその他の灰チタン石である。 接地面と電源面とを含んだ酸化物超伝導体層に、次に作られる金属ヴィアスの ための低抵抗コンタクトを提供するために、副構造Aと信号層とを接合するより 以前に、酸化物超伝導体に金属のコンタクトパッドが形成される。コンタクトパ ッドの形成には、銀及び金のような金属が特に有用である。金属は、これを酸化 物層4の表面上に直接置くことができる。イオンビーム穿孔、レーザー摩耗、又 は化学的エッチングにより、酸化物層4と誘電体層3とを通して酸化物層2まで 孔が作られる。次いで、酸化物層2の上に金属を置き、副構造Aを約500℃の 温度に加熱 しこの温度に10−15分間維持し、次いで周囲温度に冷却することによりこの 金属を焼なましする。加熱と冷却とは酸素雰囲気内で行われる。副構造Aの導電 層が金属である場合は、金属のコンタクトパッドの追加は不要である。 副構造Aの導電層が金属であるときは、誘電体材料の誘電率は好ましくは少な くも約5、より好ましくは少なくも約10であるが、基層材料及び誘電体材料に 対する制限は相当に緩和される。基層は単結晶であることを要せず、適切な基層 にはセラミック、ガラス、又は適宜の非導電性材料が含まれる。誘電体材料は、 これをポリマー又は非晶質の有機組成とすることができる。接地面及び電源面の 厚さは、限定するものではないが典型的には約1μmである。 副構造B及びC、又は追加の副構造は超伝導薄膜信号層を備える。各高温超伝 導薄膜信号層は、単結晶基板上に高温超伝導薄膜をエピタキシャル成長させるこ とにより作られる。超伝導膜は耐電流に十分な厚さ、好ましくは0.2μmから 2μmを持たねばならない。適切な基層にはLaAlO3、MgO、NdGaO3、及びサファイ ヤが含まれる。セリウム酸化物、マグネシウム酸化物、又は希土類酸化物の30 ないし50nm層の事前成長エピタキシャル層が、エピタキシャル成長を助けるた めの基層と超伝導膜との間の緩衝層として作用する。ここで使用された用語「単 結晶基板」は、緩衝層あり又はなしの単結晶基板を含む。この場合も、酸化物膜 は、マグネトロンスパッタリング又はレーザー摩耗スパッタリングによるような 、かかる膜の公知の適宜の設置機構により置くことができる。次いで、酸化物超 伝導膜は、超伝導体の所望の信号層を提供するようにパターン化される。湿式の 化学エッチング又は反応性イオンビームエッチングと 組み合わせられたフォトリソグラフ技術を使用できる。超伝導信号層に次に、作 られる金属ヴィアス用の低抵抗コンタクトを提供するために、信号層がベース副 構造A又は別の信号層副構造に接合されるより以前に酸化物超伝導体上に金属の コンタクトパッドが形成される。銀及び金のような金属をパターン化信号層の面 上に直接置くことができる。次いで、信号層は、約500℃の温度に加熱され、 この温度に10−15分間維持され、次いで周囲温度に冷却される。加熱と冷却 とは酸素雰囲気内で行われる。 信号層副構造は誘電体材料の層5により副構造Aに接合される。この層は、厚 さが約2μmから約4μmで、誘電率は5以下、好ましくは4以下である。ポリマ ーが好ましく、フルオロポリマー又はポリイミドが特に好ましい。これらポリマ ーは約2−3の範囲の低い誘電率を有し、かつ電気的相互接続構造の層間のいか なる熱伝導率の不整合もこれを調節する機械的柔軟性を与える。 副構造Bの露出されたパターン化信号層は副構造Aの露出された導電体膜に接 合される。誘電体材料5が、副構造の上面の上に広げられ、別の副構造が典型的 に粘着性である誘電体材料に接触して置かれる。誘電体材料の硬化が2個の副構 造を一緒に積層化する。組み合わせられた副構造A及びBの頂面となった第1の 単結晶基板の厚さは、機械的ラッピング及び/又はポリッシング、化学的に支援 されたラッピング及び/又はポリッシング、化学エッチング又はイオンエッチン グにより、最大で約25μm、好ましくは約5μm、最も好ましくは約1μmに薄 くされる。 パターン化された信号層8と金属コンタクトパッドとを有する第2の単結晶基 層10を備えた副構造Cが、薄くされた単結晶7に、即ち組み 合わされた副構造AとBの頂面に誘電体材料9の層により接合される。先の接合 段階用の上述の誘電体を使用することができる。誘電体層9の厚さは典型的に約 1μmである。 2個の信号面を接合し含んで新たに組み合わせられた構造(A+B+C)の頂 面が第2の単結晶基板である。選択的に、この構造は、機械的ラッピング及び/ 又はポリッシング、化学的に支援されたラッピング及び/又はポリッシング、化 学エッチング又はイオンエッチングにより、厚さを最大で約25μm、好ましく は約5μm、最も好ましくは約1μm以下に薄くされる。或いは、単結晶基板はそ の最初の厚さのままとすることができる。追加のパッシベーション層は不要であ り、この単結晶基板が目的に役立つ。 基層の厚さの減少に続いて上述の工程を繰り返すことにより、基層に追加の信 号層、電源面、及び接地面を加えることができる。 イオンビーム穿孔、レーザー摩耗、又は化学的エッチングにより、組合せ構造 の頂面及び中間層を通して電源面、接地面、及び信号層に孔が作られる。信号層 への孔及び酸化物超伝導体の電源面と接地面への孔は、酸化物超伝導体上に形成 されたコンタクトパッドと一致するように位置決めされる。次いで、これらの面 及び信号層への接続用ヴィアスを形成するために、イオンビーム支援設置を使っ てこれらの孔の中に金又は銀のような金属が置かれる。 本発明の電気的相互接続構造の第2の製造方法は、2個の副構造を作成し、こ れらを一緒に接合し、更に種々の面への接続用ヴィアスを作ることを含む。以下 の説明における番号は図2を参照する。 この工程においては、超伝導膜のためにエピタキシャル成長を形成す るように選ばれた単結晶基板10上に信号層8として作動するように高温超伝導 膜を置くことにより副構造Dが作られる。次いで、超伝導膜がパターン化される 。適切な基板、超伝導体、及び設置とパターン化技術は、先の工程における副構 造BとCの形成について先に説明されたものと同じである。 次いで、先の説明と同様に、パターン化された信号層に金属のコンタクトパッ ドが形成される。約5以下の誘電率を有する誘電材料9がパターン化された信号 層8と露出された基層10の上にエピタキシャル成長により置かれる。誘電材料 9の表面は平面ではなく、実質的に信号層8のパターンに従う。その厚さは典型 的には約1μm以下である。次いで、エピタキシャル成長により誘電材料9の上 に高温超伝導薄膜が置かれ、更にこの膜は第2のパターン信号層6を形成するよ うにパターン化される。第2のパターン化信号層に金属コンタクトパッドが形成 される。これが副構造Dを完成する。 副構造Aは前述と同じ方法でかつ同じ形式の材料を使って形成される。電源面 又は接地面のいずれとしても作動し得る導電面2が基板1上に置かれる。前記膜 が超伝導体である場合は、導電膜上に金属のコンタクトパッドが置かれる。誘電 率が好ましくは少なくも約5、より好ましくは少なくも約10の誘電材料の層3 が接地面又は電源面2の上に置かれる。接地面又は電源面4として作動し得る第 2の導電膜が誘電材料3の上に置かれ副構造Aを完成する。導電膜の一方が電源 面として作動し、他方が接地面として作用する。 次いで、副構造Dの露出したパターン化信号層6は、厚さが2から4μmで誘 電率が約5以下の誘電材料の層5により副構造Aの露出した導電 膜4に接合される。(始めは副構造Dの一部であった)単結晶基板10の厚さは 、選択的に、機械的ラッピング及び/又はポリッシング、化学的に支援されたラ ッピング及び/又はポリッシング、化学エッチング又はイオンエッチングにより 、厚さを最大で約5μm、好ましくは約1μmに薄くされる。 次いで、イオンビーム穿孔、レーザー摩耗、又は化学的エッチングにより、組 合せ構造の頂面及び中間層を通して電源面、接地面、及び信号層への孔が作られ る。孔は、超伝導体よりなる信号層及び電源面及び接地面に先に形成された金属 コンタクトパッドと一致するように位置決めされる。電源面及び接地面が金属で あるならば、これの表面のどの点への孔でも十分である。面及び信号層に11の ような接続用ヴィアスを形成するために、イオンビーム支援設置を使ってこれら の孔の中に金又は銀のような金属が置かれることが多い。 本発明は、導電用金属により別の副構造に接合された高温超伝導信号層を備え た第2の種類の電気的相互接続構造を提供する。かかる構造の1形式が図3に示 され、これは前述のように作られ前述のような適切な材料を使用した2個の副構 造Cを備え、そしてその各は単結晶基板20を有し、この基板上に超伝導膜がエ ピタキシャル成長され更にパターン化信号層21を形成するようにパターン化さ れる。超伝導膜のパターン化の後で、選択的に、イオンビーム穿孔又はその他の 本技術に公知の方法により、露出された基板に溝23をエッチングすることがで きる。所望の離散的な位置22において、パターン化信号層上に導電金属が置か れる。一方の副構造Cの導電金属が第2の副構造Cの導電金属と互いに接触する ように揃えられ、続いて熱及び/又は圧力を使用して両方の金 属を熔かすことにより、これら両方の副構造が接合される。 超伝導膜は、前述のような種々の方法のいずかによりこれをパターン化するこ とができる。好ましい形状は、2個の副構造Cの各の平行線が互いに直交するよ うにこれら2個の副構造Cを位置決めすることによりグリッドアレイを形成でき る平行線パターンである。 2個の副構造Cの接合後に、パターン化信号層と集積回路又はチップとの間に 導電手段が取り付けられる。或いは、イオンビーム穿孔、レーザー摩耗、又は化 学的エッチングにより、基板の外面を通してパターン信号層への孔を設けること ができる。これらの層への接続ヴィアスを形成するために、孔の中に金又は銀の ような金属が置かれる。 かかる電気的相互接続構造の第2の形式が図4に示され、これは、図3に示さ れたものと同じ構成要素20、21、22及び選択的に23を有する2個の接合 された副構造Cを備え、基板20の一方又は双方には導電層30が配置される。 導電層に適した金属は、副構造Aについて前述のものと同様である。選択的に、 誘電材料層31と第2の導電層32とを第1の導電層30の上に置くことができ る。誘導体材料は、好ましくは副構造Aについて説明されたような誘電率と厚さ とを持つ。希望するならば、導電層30と32とをパターン化することができる 。集積回路又はチップへの接続は、前述の導電手段又はヴィアスによりこれを行 うことができる。更に、パターン化信号層と1個又は複数個の導電層との間の電 気的接続の提供を前述のような経路で行うことができる。 金属接合を使用する形式の総ての電気的相互接続構造について、2個の基板( 副構造C)間のいかなる空隙も、これを適切な誘電材料で満たすことができる。 これは、2個の副構造Cの接合より前に、適切なポリ マー、好ましくはフルオロポリマー又はポリイミドを層の上にスピンコートし又 は塗布し、続いて導電金属の点又は突起におけるポリマーのエッチング除去によ り行われる。次いで2個の副構造は前述のように接合される。 本発明の一つの利点は、集積密度を上げかつ相互接続を短くするように、基板 の両方の外面に多数のチップを取り付け得ることである。高温超伝導体の使用に より、良好な信号品質を保持しつつ線の断面を小さくでき、このため相互接続の 密度を上げることができる。本発明の相互接続構造はコンピューター用及び遠隔 通信用のマルチチップモジュールに有用である。 以下の略号が例において使用される。 HTS−高温超伝導体 PMMA−ポリメタクリル酸メチル UV−紫外線実施例1 相互接続システムのいくつかの重要な特徴を示すために、以下の方法で試験構 造が作られた。 2個の1.2cm×1.2cm×0.05cmの単結晶サファイヤ基板上にマグネトロンスパッ タリングによりセリウム酸化物の30-50nmのエピタキシャル層を成長させた。セ リウム酸化物の各層の上にマグネトロンスパッタリングによりYBa2Cu3Oxのエピ タキシャル高温超伝導薄膜を置いた。2個の超伝導薄膜間にポリマー膜がある状 態でこれら薄膜が互いに向かい合うように、厚さ約4μmのアモルファスフルオ ロポリマー(テフロン(商品名) AF2400)の層を一方の基板の超伝導薄膜上及びフルオロポリマーの上に置かれた 他方の基板上にスピンコートした。2個のサファイヤ基板が構造の外面を形成し た。フルオロポリマーは、170℃で1時間硬化され、高周波損失がタンジェント3 ×10-4以下でかつ誘電率が1.91の誘導体の層を有する接合構造を作る。 基板の厚さの減少を示すために、上記のように作られた構造の一方のサファイ ヤ基板が、研磨作業中、支持器として作用するガラスのキャリヤーにワックス固 定された。この研磨段階は、ガラスにワックス止めされた基板上の超伝導薄膜の 背面に可視光を自動照準することによるロジテック研磨システムで実行された。 最初の研磨には材料を迅速に除去するためミクロンサイズのダイヤモンド粒子が 使用された。最終の研磨は、所望厚さを得るためにサブミクロンのダイヤモンド 粒子による研磨で行われた。基板の厚さは、厚さ0.05cmから厚さ0.0002cm(2μm )以下に研磨された。 高周波誘導技術(レイクショア(LakeShore)(DRC91C))を使用した試験は 、超伝導薄膜の臨界温度が製造工程により影響されなかったことを示した。最終 の構造は次のことを示した。1)2個のエピタキシャル高温超伝導薄膜を性能劣 化なしに接合する誘電率の極めて小さな誘導体を提供する能力、2)基板の厚さ を所要の厚さ(ほぼ1μm)に減らす能力、及び3)比較的大きな熱膨張係数( 約80ppm/℃)のポリマーが、対象温度範囲にわたり基板及び薄膜(ほぼ10ppm/℃ )と整合しない大きな熱膨張係数を受け入れるに十分な柔軟性を有すること。実施例2 以下の方法により構造が作られた。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、標準の2水準フォトリソグラフ法とこれに続くイオンビームエッチング を使用してパターン化された。HTS膜にパターンを定めるためにフォトレジスト エッチマスクを使用した。使用された2水準フォトリソグラフ法は、9%固体に おいてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。厚さはほぼ1 .2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、PMMAは、厚さ 0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジストは空気 中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線に暴露され る。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに60秒間浸漬 される。フォトレジストは低電力酸素プラズマに曝され剥離される。1400-17が 除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメートされた遠紫外線源 のフラッド光に露光される。露光されたPMMAはトリエンを使用して4分間現像さ れる。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。残りのフォトレジスト及びPMMAは溶剤又は酸素プラズマにより除去される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフで定められ、 直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属突 起を有する基板は、金属とHTSとの接触抵抗を確実に 小さくするために510℃で1時間焼きなましされる。金属突起は、80:20のAuSn 合金はんだで事前鍍金される。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例3 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、標準の2水準フォトリソグラフ法とこれに続くイオンビームエッチング を使用してパターン化された。HTS膜にパターンを定めるためにフォトレジスト エッチマスクを使用した。使用された2水準フォトリソグラフ法は、9%固体に おいてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。厚さはほぼ1 .2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、PMMAは、厚さ 0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジストは空気 中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線に暴露され る。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに60秒間浸漬 される。フォトレジストは低電力酸素プラズマに曝され剥離される。1400-17が 除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメートさ れた遠紫外線源のフラッド光に露光される。露光されたPMMAはトリエンを使用し て4分間現像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームリミング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは、溶剤又は酸素プラズマにより除 去される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例4 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグ ラフ法によりパターン化された。HTS膜にグリッドパターンを定めるために平行 線のフォトレジストエッチマスクを使用した。使用された2水準フォトリソグラ フ法は、9%固体においてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開 始した。厚さはほぼ1.2μmとすべきである。PMMAは170℃で30分間硬化される。 次いで、PMMAは、厚さ0.5μmにシップレイ1400-17ポジフォトレジストが塗布さ れた。レジストは空気中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強 さの紫外線に暴露される。1400-17はシップレイMF312現像剤と脱イオン水の2: 1組合せに60秒間浸漬される。フォトレジストは低電力酸素プラズマに曝され剥 離される。1400-17が除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメ ートされた遠紫外線源を使って露光される。露光されたPMMAはトリエンを使用し て4分間現像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームリミング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは、溶剤又は酸素プラズマにより除 去される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。 定められた金属突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくす るために510℃で1時間焼きなましされる。金属突起は、80:20のAuSn合金はん だで事前鍍金される。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられ た基板が空気中で300℃に加熱され、はんだが流れて、揃えられた金属突起を接 合する。実施例5 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグラフ法に よりパターン化された。HTS膜にグリッドパターンを定めるために平行線のフォ トレジストエッチマスクを使用した。使用された2水準フォトリソグラフ法は、 9%固体においてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。 厚さはほぼ1.2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、P MMAは、厚さ0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジ ストは空気中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線 に暴露される。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに 60秒間浸漬される。フォトレジストは低電力酸素プラズマに曝され剥離される。 1400-17が除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメートされた 遠紫外線源を使って露光される。露光されたPMMAはトリエンを使用して4分間現 像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領 域が10nm/minの速度で基板をエッチングするイオンビームリミング工程を続ける ことによりエッチングされる。残ったフォトレジスト及びPMMAは、溶剤又は酸素 プラズマにより除去される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 パターン化された超伝導膜への電気的接続は、基板を通してHTS膜に、基板を 通る孔をエクサイマレーザー穿孔することによりこれを作ることができる。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例6 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグラフ法に よりパターン化された。HTS膜にパターンを定めるためにフォ トレジストエッチマスクを使用した。使用された2水準フォトリソグラフ法は、 9%固体においてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。 厚さはほぼ1.2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、P MMAは、厚さ0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジ ストは空気中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線 に暴露される。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに 60秒間浸漬される。フォトレジストは低電力酸素プラズマに曝され剥離される。 1400-17が除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメートされた 遠紫外線源を使って露光される。露光されたPMMAはトリエンを使用して4分間現 像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。残ったフォトレジスト及びPMMAは、溶剤又は酸素プラズマにより除去される 。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 基板のパターン化HTS膜の無い方の側は、金のような導電性材料の層とチタン 酸ストロンチウムのような絶縁材料の層とを交互に置くことにより、電源線、接 地線、及び恐らくはその他の信号線の提供のような追加の電気的目的のために使 用することができる。金は直流又は高周波のスパッタリングにより置くことがで き、チタン酸ストロンチウムは高周 波スパッタリングにより置くことができる。これらの層は上述のパターン化工程 と正確に同じ方法を使用してパターン化することができる。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例7 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグラフ法に よりパターン化された。HTS膜にパターンを定めるためにフォトレジストエッチ マスクを使用した。使用された2水準フォトリソグラフ法は、9%固体において KTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。厚さはほぼ1.2μm とすべきである。PMMAは170℃で30分間硬化される。次いで、PMMAは、厚さ0.5μ mにシップレイ1400-17ポジフォトレジストが塗布された。レジストは空気中で90 ℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線に暴露される。14 00-17はシップレイMF312現像剤と脱イオン水の2:1組合せに60秒間浸漬される 。フォトレジストは低電力酸素プラズマに曝され剥離される。1400-17が除去さ れた領域のPMMAは220-260nm範囲の10J/cm2の遠紫外線源を使ったフラッ ド光により露光される。露光されたPMMAはトリエンを使用して4分間現像される 。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームミリング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは溶剤又は酸素プラズマにより除去 される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 基板のパターン化HTS膜の無い方の側は、金のような導電性材料の層とチタン 酸ストロンチウムのような絶縁材料の層とを交互に置くことにより、電源線、接 地線、及び恐らくはその他の信号線の提供のような追加の電気的目的のために使 用することができる。金は直流又は高周波のスパッタリングにより置くことがで き、チタン酸ストロンチウムは高周波スパッタリングにより置くことができる。 これらの層は上述のパターン化工程と正確に同じ方法を使用してパターン化する ことができる。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例8 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグラフ法に よりパターン化された。HTS膜にグリッドパターンを定めるために平行線のフォ トレジストエッチマスクを使用した。使用された2水準フォトリソグラフ法は、 9%固体においてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。 厚さはほぼ1.2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、P MMAは、厚さ0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジ ストは空気中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線 に暴露される。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに 60秒間浸漬される。フォトレジストは低電力酸素プラズマに曝され剥離される。 1400-17が除去された領域のPMMAは220-260nm範囲の10J/cm2のコリメートされた 遠紫外線源を使って露光される。露光されたPMMAはトリエンを使用して4分間現 像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームリミング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは、溶剤又は酸素プラズマにより除 去される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 基板のパターン化HTS膜の無い方の側は、金のような導電性材料の層とチタン 酸ストロンチウムのような絶縁材料の層とを交互に置くことにより、電源線、接 地線、及び恐らくはその他の信号線の提供のような追加の電気的目的のために使 用することができる。金は直流又は高周波のスパッタリングにより置くことがで き、チタン酸ストロンチウムは高周波スパッタリングにより置くことができる。 これらの層は上述のパターン化工程と正確に同じ方法を使用してパターン化する ことができる。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例9 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグ ラフ法によりパターン化された。HTS膜にパターンを定めるためにフォトレジス トエッチマスクを使用した。使用された2水準フォトリソグラフ法は、9%固体 においてKTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。厚さはほ ぼ1.2μmとすべきである。PMMAは170℃で30分間硬化される。次いで、PMMAは、 厚さ0.5μmにシップレイ1400-17ポジフォトレジストが塗布された。レジストは 空気中で90℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線に暴露 される。1400-17はシップレイMF312現像剤と脱イオン水の2:1組合せに60秒間 浸漬される。フォトレジストは低電力酸素プラズマに曝され剥離される。1400-1 7が除去された領域のPMMAは220-260nm範囲の10J/cm2の遠紫外線源を使ったフラ ッド光により露光される。露光されたPMMAはトリエンを使用して4分間現像され る。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームミリング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは溶剤又は酸素プラズマにより除去 される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 基板のパターン化HTS膜の無い方の側は、金のような導電性材料の層とチタン 酸ストロンチウムのような絶縁材料の層とを交互に置くことに より、電源線、接地線、及び恐らくはその他の信号線の提供のような追加の電気 的目的のために使用することができる。金は直流又は高周波のスパッタリングに より置くことができ、チタン酸ストロンチウムは高周波スパッタリングにより置 くことができる。これらの層は上述のパターン化工程と正確に同じ方法を使用し てパターン化することができる。 ウエファのパターン化HTS膜と反対の側の導電層は、どれでも基板を通して接 続用ヴィアスを作ることによりパターン化HTS膜に電気接続することができる。 基板に最も近い層と電気的に接触することが望ましい場合には、底層の上面の総 ての層に開口部を作ることができる。この開口部は前述のようにフォトリソグラ フ及びイオンビームエッチングにより形成され、この開口部の大きさは基板を通 るヴィアス孔の期待寸法より大きくされるであろう。次いで、エクサイマレーザ ーにより底層及び基板を通して反対側のパターン化HTS膜まで穿孔することによ りヴィアス孔を形成することができる。次いで、この孔を直流又は高周波でスパ ッタリングされた金属金の導電膜で被覆し、超伝導膜と反対側の導電層との間の 電気接続を作ることができる。 基板のパターン化HTS膜とは反対側の導電層の総てから絶縁されたパターン化H TS膜への電気的接触を提供することもできる。これらの接触は、まず基板のパタ ーン化HTS膜とは反対側の層の総てに開口部を形成することにより作られる。こ の開口部は前述のようにフォトリソグラフ及びイオンビームエッチングにより形 成され、この開口部の大きさは基板を通るヴィアス孔の期待寸法より大きくされ るであろう。次に、エクサイマレーザー穿孔により、反対側のパターン化HTS膜 への基板を通るヴィアス孔を形成することができる。次いで、この孔を直流又は 高周波 スパッタリングされた金属金の導電膜で被覆し、パターン化HTS膜とウエファの 反対側との間の電気接続を作る。ウエファのパターン化HTS膜とは反対の側の金 属金は、導電層のいずれとも電気的接触を避けるように標準フォトリソグラフに よりパターン化される。このようにして局部化された金の領域が、集積回路への 接続用の電気接触点を提供する。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。実施例10 以下の方法で基板を作ることができる。 YBa2Cu3O7のエピタキシャル高温超伝導薄膜を2個の単結晶アルミン酸ランタ ン基板上で成長させた。成長は、600℃と800℃との間に加熱された基板にオフア キシスマグネトロンスパッタリングを使用してなされた。最終の膜厚は0.1と1 μmとの間である。 膜は、イオンビームエッチングを使用した標準の2水準フォトリソグラフ法に よりパターン化された。HTS膜にパターンを定めるためにフォトレジストエッチ マスクを使用した。使用された2水準フォトリソグラフ法は、9%固体において KTI 496k分子量の標準PMMAによるHTS膜の塗布より開始した。厚さはほぼ1.2μm とすべきである。PMMAは170℃で30分間硬化される。次いで、PMMAは、厚さ0.5μ mにシップレイ1400-17ポジフォトレジストが塗布された。レジストは空気中で90 ℃で25分間硬化される。1400-17は、100mJ/cm2の強さの紫外線に暴露される。14 00-17はシップ レイMF312現像剤と脱イオン水の2:1組合せに60秒間浸漬される。フォトレジ ストは低電力酸素プラズマに曝され剥離される。1400-17が除去された領域のPMM Aは220-260nm範囲の10J/cm2の遠紫外線源を使ったフラッド光により露光される 。露光されたPMMAはトリエンを使用して4分間現像される。 この露光されたHTS膜はアルゴンイオンビームミリングによりエッチングされ る。基板に溝をエッチングするために、基板のこの露出した領域が10nm/minの速 度で基板をエッチングするイオンビームミリング工程を続けることによりエッチ ングされる。残ったフォトレジスト及びPMMAは溶剤又は酸素プラズマにより除去 される。 金の導電金属突起は上述の方法を正確に使用してフォトリソグフ法で定められ 、直流又は高周波スパッタリングを使ってHTS膜上に置かれる。定められた金属 突起を有する基板は、金属とHTSとの接触抵抗を確実に小さくするために510℃で 1時間焼きなましされる。金属突起は、80:20のAuSn合金はんだで事前鍍金され る。 基板のパターン化HTS膜の無い方の側は、金のような導電性材料の層とチタン 酸ストロンチウムのような絶縁材料の層とを交互に置くことにより、電源線、接 地線、及び恐らくはその他の信号線の提供のような追加の電気的目的のために使 用することができる。金は直流又は高周波のスパッタリングにより置くことがで き、チタン酸ストロンチウムは高周波スパッタリングにより置くことができる。 これらの層は上述のパターン化工程と正確に同じ方法を使用してパターン化する ことができる。 ウエファのパターン化HTS膜と反対の側の導電層は、どれでも基板を通して接 続用ヴィアスを作ることによりパターン化HTS膜に電気接続す ることができる。基板に最も近い層と電気的に接触することが望ましい場合には 、底層の上面の総ての層に開口部を作ることができる。この開口部は前述のよう にフォトリソグラフ及びイオンビームエッチングにより形成され、この開口部の 大きさは基板を通るヴィアス孔の期待寸法より大きくされるであろう。次いで、 エクサイマレーザーにより底層及び基板を通して反対側のパターン化HTS膜まで 穿孔することによりヴィアス孔を形成することができる。次いで、この孔を直流 又は高周波でスパッタリングされた金属金の導電膜で被覆し、超伝導膜と反対側 の導電層との間の電気接続を作ることができる。 基板のパターン化HTS膜とは反対側の導電層の総てから絶縁されたパターン化H TS膜への電気的接触を提供することもできる。これらの接触は、まず基板のパタ ーン化HTS膜とは反対側の層の総てに開口部を形成することにより作られる。こ の開口部は前述のようにフォトリソグラフ及びイオンビームエッチングにより形 成され、この開口部の大きさは基板を通るヴィアス孔の期待寸法より大きくされ るであろう。次に、エクサイマレーザー穿孔により、反対側のパターン化HTS膜 への基板を通るヴィアス孔を形成することができる。次いで、この孔を直流又は 高周波スパッタリングされた金属金の導電膜で被覆し、パターン化HTS膜とウエ ファの反対側との間の電気接続を作る。ウエファのパターン化HTS膜とは反対の 側の金属金は、導電層のいずれとも電気的接触を避けるように標準フォトリソグ ラフによりパターン化される。このようにして局部化された金の領域が、集積回 路への接続用の電気接触点を提供する。 ある種の用途に対しては、金属突起により一緒に接合された2個のウエファ間 の空間の総てを満たすためにポリイミドのような誘電材料を使 用することが望ましい。この構造は、金属金の突起の調製後に各ウエファをポリ イミド膜でスピンコートすることにより得られる。ポリイミド層の厚さは金属突 起の厚さの1.5倍とすべきである。ポリイミド膜は、スピンコートの後、100℃で 30分間加熱される。加熱後、ポリイミド膜の表面は、金突起の表面が露出するま で酸素プラズマでエッチングされる。 定められたHTS膜を有する2個の基板は、はんだのある金属突起が揃えられ物 理的に接触して置かれるように揃えられる。次いで、揃えられた基板が空気中で 300℃に加熱され、はんだが流れて、揃えられた金属突起を接合する。
【手続補正書】特許法第184条の7第1項 【提出日】1994年6月21日 【補正内容】 (2)(a)電源面又は接地面として作動し得る第1の導電膜を基板上に置き ; (b)導電膜の上に誘電材料の層を置き; (d)誘電材料の層の上に接地面又は電源面として作動し得る第2の導 電膜を置く ことにより副構造Aを形成し; (3)厚さが少なくも2μmでかつ誘電率が約5以下の誘電材料の層により、 副構造Aの露出した導電膜に副構造Dの露出したパターン化信号層を接合し: (4)組み合わせられた副構造D及びAの頂面(薄くされた第1の結晶基板) を通り電源面、接地面、及び信号層への孔を作り、そして電気的相互接続構造が できるように前記面と層とにヴィアスを提供するために孔の中に金属を置く ことを包含した方法。 9.第1の単結晶基板の厚さが最大で約5μmに薄くされる請求項8の方法。 10.副構造を互いに接合する誘電材料がポリマーである請求項1、4、又は8 の構造及び方法。 11.電源面及び接地面がエピタキシャル成長された酸化物高温超伝導体であり 、信号層の単結晶基板がLaAlO3、MgO、サファイヤ又はNdGaO3である請求項2、 4、又は8の構造及び方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),CA,JP,KR (72)発明者 ローバツチヤー,ダニエル・ブルース アメリカ合衆国デラウエア州19807ウイル ミントン・アシユリイコート103

Claims (1)

  1. 【特許請求の範囲】 1.誘電体層により順に互いに接合され更に電源面と接地面とを含んでいる構造 に接合された高温超伝導信号層副構造を備えた電気的相互接続構造。 2.超伝導信号層副構造が単結晶基板上にエピタキシャル成長された高温超伝導 膜を備えた請求項1の構造。 3.超伝導信号層副構造が単結晶基板上にエピタキシャル成長された少なくも1 個の高温超伝導膜及び誘電材料上にエピタキシャル成長された少なくも1個の高 温超伝導膜を備えた請求項1の構造。 4.電気的に相互接続された構造を作る方法であって: (1)(a)基板上に電源面又は接地面として作動し得る第1の導電膜を置き ; (b)導電膜上に誘電材料の層を置き;そして (c)誘電材料の層の上に接地面又は電源面として作動し得る第2の導 電膜を置く ことにより副構造Aを形成し:そして (2)(a)前記超伝導膜をエピタキシャル成長させるために選定された第1 の単結晶基板上に高温超伝導膜を置き、そして第1のパターン化信号層を形成す るように超伝導膜をパターン化し; (b)第1のパターン化信号層の上に金属のコンタクトパッドを形成す る ことにより副構造Bを形成し: (3)厚さが少なくも2μmで誘電率が約5以下の誘電材料により、副 構造Aの露出した導電膜に副構造Bの露出したパターン化信号層を接合し; (4)第1の単結晶基板の厚さを最大約25μmに薄くし; (5)(a)超伝導膜をエピタキシャル成長させるために選定された第2の単 結晶基板上に高温超伝導膜を置き、そして第2のパターン化信号層を形成するよ うに超伝導膜をパターン化し; (b)第2のパターン化信号層の上に金属のコンタクトパッドを形成す る ことにより副構造Cを形成し: (6)誘電率が約5以下の誘電材料により、組み合わせられた副構造AとBの 薄くされた第1の単結晶基板に副構造Cの露出したパターン化信号層を接合し; (7)組み合わせられた副構造A、B及びCの頂面を通り接地面、電源面、及 び信号層に孔を作り;そして (8)電気的相互接続構造にするように前記面と層とにヴィアスを提供するた めに(7)で作られた孔の中に金属を置く ことを包含した方法。 5.第2の単結晶基板の厚さが最大で約5μmに薄くされる請求項4の方法。 6.副構造Aの導電膜が超伝導酸化物であり、金属のコンタクトパッドが第2の 導電層及び誘電材料を通り第1の導電層への孔を作ることにより前記膜に形成さ れ、更にこの中に金属を置きそして副構造Bに副構造Aを接合する以前に焼きな ましをする請求項4の方法。 7.組み合わせられた副構造A、B及びCに、誘電率が約5以下の誘電材料で、 追加の信号層副構造又は追加のベース副構造又は追加の信号層副構造と追加のベ ース副構造との両者を接合することを更に含んだ請求項4の方法。 8.電気的に相互接続された構造を作る方法であって: (1)(a)超伝導膜のためのエピタキシャル成長を提供するように選ばれた 第1の単結晶基板上に高温超伝導膜を置き、そして第1のパターン化信号層を形 成するようにこの膜をパターン化し; (b)第1のパターン化信号層の上に金属のコンタクトパッドを成形し ; (c)エピタキシャル成長により第1のパターン化信号層及びいかなる 露出基板上にも誘電率が約5以下の誘電材料を置き; (d)誘電材料の上にエピタキシャル成長により高温超伝導膜を置き、 そして第2のパターン化信号層を形成するためにこの膜をパターン化し; (e)副構造Aを作るために第2のパターン化信号層の上に金属のコン タクトパッドを形成する ことにより副構造Dを形成し: (2)(a)電源面又は接地面として作動し得る第1の導電膜を基板上に置き ; (b)導電膜の上に誘電材料の層を置き; (d)誘電材料の層の上に接地面又は電源面として作動し得る 第2の導電膜を置く ことにより副構造Aを形成し; (3)厚さが少なくも2μmでかつ誘電率が約5以下の誘電材料の層により、 副構造Aの露出した導電膜に副構造Dの露出したパターン化信号層を接合し; (4)組み合わせられた副構造D及びAの頂面(薄くされた第1の結晶基板) を通り電源面、接地面、及び信号層への孔を作り、そして電気的相互接続構造が できるように前記面と層とにヴィアスを提供するために孔の中に金属を置く ことを包含した方法。 9.第1の単結晶基板の厚さが最大で約5μmに薄くされる請求項8の方法。 10.副構造を互いに接合する誘電材料がポリマーである請求項1、4、又は8 の構造及び方法。 11.電源面及び接地面がエピタキシャル成長された酸化物高温超伝導体であり 、信号層の単結晶基板がLaAlO3、MgO、サファイヤ又はNdGaO3である請求項2、 4、又は8の構造及び方法。 12.2個の単結晶基板を備え、その各がその上にパターン化されたエピタキシ ャル成長の高温超伝導膜を有し、前記膜が機械的に接合されかつ離散した点にお いて導電材料により電気的に接続される電気的相互接続構造。 13.少なくも一方の基板は超伝導膜の置かれた側の露出した領域内に溝を有す る請求項12の構造。 14.基板の超伝導膜と反対の側で一方又は双方の基板の上に置かれた 導電層を更に備えた請求項12の構造。 15.1)一方又は双方の導電層の上に置かれた誘電材料の層、及び 2)誘電層の上に置かれた少なくも1個の追加の導電層を更に備えた請求 項14の構造。 16.少なくも1個の基板が超伝導膜の置かれた側のその露出した領域内に溝を 有する請求項14又は15の構造。
JP6514230A 1992-12-15 1993-12-07 電気的相互接続構造 Pending JPH08504541A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99227592A 1992-12-15 1992-12-15
US07/992,275 1992-12-15
US8046393A 1993-06-21 1993-06-21
US08/080,463 1993-06-21
PCT/US1993/011632 WO1994014201A1 (en) 1992-12-15 1993-12-07 Electrical interconnect structures

Publications (1)

Publication Number Publication Date
JPH08504541A true JPH08504541A (ja) 1996-05-14

Family

ID=26763551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6514230A Pending JPH08504541A (ja) 1992-12-15 1993-12-07 電気的相互接続構造

Country Status (8)

Country Link
US (1) US5567330A (ja)
EP (1) EP0674808B1 (ja)
JP (1) JPH08504541A (ja)
KR (1) KR950704819A (ja)
CA (1) CA2150913A1 (ja)
DE (1) DE69309306T2 (ja)
TW (1) TW245839B (ja)
WO (1) WO1994014201A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045362A (ko) * 2016-09-13 2019-05-02 구글 엘엘씨 적층된 양자 디바이스들에서의 손실 감소

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759625A (en) * 1994-06-03 1998-06-02 E. I. Du Pont De Nemours And Company Fluoropolymer protectant layer for high temperature superconductor film and photo-definition thereof
JP2871516B2 (ja) * 1995-03-22 1999-03-17 株式会社移動体通信先端技術研究所 酸化物超伝導薄膜装置
US5662816A (en) * 1995-12-04 1997-09-02 Lucent Technologies Inc. Signal isolating microwave splitters/combiners
US5932799A (en) * 1997-07-21 1999-08-03 Ysi Incorporated Microfluidic analyzer module
US6293012B1 (en) 1997-07-21 2001-09-25 Ysi Incorporated Method of making a fluid flow module
US6073482A (en) * 1997-07-21 2000-06-13 Ysi Incorporated Fluid flow module
SE9904263L (sv) 1999-11-23 2001-05-24 Ericsson Telefon Ab L M Supraledande substratstruktur och ett förfarande för att producera en sådan struktur
US20050062131A1 (en) * 2003-09-24 2005-03-24 Murduck James Matthew A1/A1Ox/A1 resistor process for integrated circuits
DE112015001146T5 (de) * 2014-03-07 2016-11-17 Sumitomo Electric Industries, Ltd. Supraleitender Oxid-Dünnfilmdraht und Verfahren zu seiner Herstellung
JP7003719B2 (ja) * 2018-02-16 2022-02-04 日本電信電話株式会社 磁性材料および磁性素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144190A (ja) * 1983-02-08 1984-08-18 Agency Of Ind Science & Technol 超伝導回路用実装基板
US4474828A (en) * 1983-03-30 1984-10-02 Sperry Corporation Method of controlling the supercurrent of a Josephson junction device
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
DE3889160T2 (de) * 1987-07-27 1994-11-03 Sumitomo Electric Industries Supraleitender Dünnfilm und Verfahren, um diesen zu präparieren.
US4980339A (en) * 1987-07-29 1990-12-25 Matsushita Electric Industrial Co., Ltd. Superconductor structure
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
JPH01157007A (ja) * 1987-12-11 1989-06-20 Sony Corp 超電導線材
JPH01158757A (ja) * 1987-12-16 1989-06-21 Hitachi Ltd 回路実装構造
JP2598973B2 (ja) * 1988-07-27 1997-04-09 三洋電機株式会社 積層型超電導素子
EP0358879A3 (en) * 1988-09-13 1991-02-27 Hewlett-Packard Company Method of making high density interconnects
US5087605A (en) * 1989-06-01 1992-02-11 Bell Communications Research, Inc. Layered lattice-matched superconducting device and method of making
JPH0710005B2 (ja) * 1989-08-31 1995-02-01 アメリカン テレフォン アンド テレグラフ カムパニー 超伝導体相互接続装置
US5159347A (en) * 1989-11-14 1992-10-27 E-Systems, Inc. Micromagnetic circuit
WO1992020108A1 (en) * 1991-05-08 1992-11-12 Superconductor Technologies, Inc. Multichip interconnect module including superconductive materials
EP0538077B1 (en) * 1991-10-18 1996-05-22 Shinko Electric Industries Co. Ltd. Super conducting quantum interference device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045362A (ko) * 2016-09-13 2019-05-02 구글 엘엘씨 적층된 양자 디바이스들에서의 손실 감소
CN109891591A (zh) * 2016-09-13 2019-06-14 谷歌有限责任公司 减少堆叠量子器件中的损耗
JP2019532505A (ja) * 2016-09-13 2019-11-07 グーグル エルエルシー 積層量子デバイス内の損失の低減
US10978425B2 (en) 2016-09-13 2021-04-13 Google Llc Reducing loss in stacked quantum devices
US11569205B2 (en) 2016-09-13 2023-01-31 Google Llc Reducing loss in stacked quantum devices
CN109891591B (zh) * 2016-09-13 2024-01-09 谷歌有限责任公司 减少堆叠量子器件中的损耗
US11955465B2 (en) 2016-09-13 2024-04-09 Google Llc Reducing loss in stacked quantum devices

Also Published As

Publication number Publication date
EP0674808B1 (en) 1997-03-26
DE69309306T2 (de) 1997-09-04
US5567330A (en) 1996-10-22
KR950704819A (ko) 1995-11-20
CA2150913A1 (en) 1994-06-23
DE69309306D1 (de) 1997-04-30
EP0674808A1 (en) 1995-10-04
TW245839B (ja) 1995-04-21
WO1994014201A1 (en) 1994-06-23

Similar Documents

Publication Publication Date Title
US20230215836A1 (en) Direct bonding on package substrates
US5168078A (en) Method of making high density semiconductor structure
US4918811A (en) Multichip integrated circuit packaging method
US4783695A (en) Multichip integrated circuit packaging configuration and method
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
KR100754757B1 (ko) 초대규모 집적 회로를 위한 다층 구리 상호접속 방법
US8492870B2 (en) Semiconductor package with interconnect layers
JP3337461B2 (ja) 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法
EP0450381B1 (en) Multilayer interconnection structure
JP2000500617A (ja) 垂直方向に集積された半導体素子及びその製法
JPH08504541A (ja) 電気的相互接続構造
US3918148A (en) Integrated circuit chip carrier and method for forming the same
US5025304A (en) High density semiconductor structure and method of making the same
EP0282012A2 (en) Superconducting semiconductor device
US5578226A (en) Multi-layered superconductive interconnects
McDonald et al. Multilevel interconnections for wafer scale integration
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
Cooksey et al. Recent advances in high temperature superconductor multichip modules
Paik et al. Studies on the high-temperature superconductor (HTS)/metal/polymer dielectric interconnect structure for packaging applications
JPH01157560A (ja) 基板空洞内に配設した能動装置を持った半導体モジュール
EP0586558A1 (en) Multichip interconnect module including superconductive materials
Afonso JW Cooksey, WD Brown, LW Schaper, RG Florence and SS Scott High Density Electronics Center/Department of Electrical Engineering, University of Arkansas 600 W. 20th Street, Fayetteville, AR 72701