JPH08511349A - 動き検出器のための信号評価回路 - Google Patents

Abstract

(57)【要約】 動き検出器は直流電流成分と交流電流成分を含むセンサ信号（ＳＳ）を発生する。この信号評価回路（３）は直流電流成分をフィルタするための手段、アナログ−ディジタルコンバータ（４）、センサ信号の交流電流成分の増幅器を含む。このアナログ−ディジタルコンバータ（４）はセンサ信号全体を直接ディジタル化し、直流電流成分のフィルタ手段はアナログ−ディジタルコンバータの後段に接続されたディジタルハイパスフィルタ（５）によって構成される。

Description

【発明の詳細な説明】 動き検出器のための信号評価回路 この発明は、センサ信号が比較的大きな直流電流成分と比較的小さな交流電流 成分を含むセンサ信号を出力する動き検出器のための信号評価回路に関し、直流 電流成分をフィルタする手段と、アナログ−ディジタルコンバータと、センサ信 号の交流電流成分のための増幅器を有する動き検出器のための信号評価回路に関 する。 この種の動き検出器のセンサ信号は、強度分散し、温度依存性を有する直流電 流成分と交流電流部分から構成される。この直流電流部分は信号として役立たず 、予期することができず、さらに比較的長時間においては不安定である。そして 警報をトリガするために役立つ信号を提供する交流電流部分は、直流電流部分の およそ千分の一程度のレベルであり、それゆえ、対応する強度程度に増幅されな ければならない。通常信号評価回路は、ハイパスフィルタとして動作するコンデ ンサの直列を含み、そして徐々に直流電流部分を濾過する。残りの交流電流信号 は、次にディジタル化され、増幅される。有用であるが低い周波数のために、フ ィルタ処理には、高価なだけでなく、また集積化することができないという電気 的観点から問題がある大きなカップリング電解質コンデンサが必要となる。この 結果、コスト的にも望ましい集積回路（ＩＣ）としてこの評価回路を構成するこ とは不可能であった。 この発明は、経済的で、丈夫な評価回路を提供するもので、集積回路、好まし くはシステム集積スイッチング回路（ＡＳＩＣ）の形で構成することができる評 価回路を提供するものである。 この発明によれば、この目的はアナログ−ディジタルコンバータがセンサ信号 全体を直接ディジタル化するために備えられ、直流電流部分を濾過するための手 段が、アナログ−ディジタルコンバータの後段に接続されたディジタルハイパス フィルタによって形成されることによって達成される。 この発明による信号評価回路の第１実施形態は、アナログ−ディジタルコンバ ータがシグマデルタ（ｓｉｇｍａ−ｄｅｌｔａ）構造の形を成す。第２実施形態 によれば、アナログ−ディジタルコンバータはシグマデルタループとこれの後段 に接続されたデシメータ（ｄｅｃｉｍａｔｏｒ）を含む。さらにこの発明の実施 形態によれば、このデシメータはカウンタの形に構成される。 このアナログ−ディジタルコンバータは、シグマデルタ構造をなし、頑丈性と 安定性と好ましいコストに関する全ての要求を満たし、センサ信号からビットの 流れを発生し、それからディジタルハイパスフィルタがオフセットをフリーとす るような方法において、高い値を有するビットを除去し、こうしてどんな直流電 流部分も除去する。有用な低い周波数にも拘わらず、この種のディジタルハイパ スフィルタは安く集積されることができ、こうしてこの発明に従う評価回路は例 外的に、システム集積スイッチング回路の形で製造されることに適する。 以下に、この発明は実施形態と図面を参照してさらに詳細に説明される。 図１は動き検出器のブロック図を示す。 図２は図１の検出器の信号評価回路のブロック図を示す。 図１において、周囲からの熱放射と対照をなし、遠赤外領域内にある人からの 放射に応答するとして知られるパッシブ赤外線動き検出器がこの発明に従う動き 検出器の例として示されている。しかしながら、使用されている検出原理（パッ シブ赤外放射）もセンサのタイプ（例えばパイロセンサ）もここで限定されるも のとして理解されるべきではない。 図１のパッシブ赤外線動き検出器は、レンズシステム１、センサ要素２、そし てメイン要素としての信号評価回路３を含んでいる。このセンサ要素２は、レン ズシステム１を介して、モニタされるべき空間からの赤外線放射ＩＲにより衝撃 を受け、放射線の衝突レベルに依存して、センサ信号として以下に知られる電気 信号ＳＳを出す。この信号は、信号評価回路３に供給され、これより出力される 警報信号ＡＳはセンサ信号ＳＳが大きい場合に得られることができる。引用され た赤外線動き検出器の主要要素は、壁、またはモニタされる空間内の幾つかの他 の適当な位置に結び付けられた共通のハウジング内に配置される。 次に、信号評価回路は図２を参照して述べられる。この回路は、システム−集 積スイッチング回路（ＡＳＩＣ）の形をなし、そして示されるように、２つの主 要ブロック、すなわちアナログ−ディジタルコンバータ４とディジタルハイパス フィルタ５を含んでいる。このアナログ−ディジタルコンバータ４は、いわゆる シグマデルタコンバータであり、シグマデルタループ６と、好ましくは簡単なカ ウンタの形であるデシメータ７を含んでいる。このシグマデルタループ６は、順 番に、好ましくは演算増幅器によって構成される積分器８、比較器９、この比較 器９の出力信号によってクロックされ、任意に積分器８に基準電圧Ｖｒｅｆまた はゼロの値を有するグランド電圧Ｖｎｄをフィードバックする１ビットのディジ タルアナログコンバータ１０を備えている。 このＡＳＩＣ３に供給されるセンサ信号ＳＳは、主な要素として、強度的に分 散し、温度依存を有する直流電流成分と、この上に重複する１ｍＶの交流電流信 号がある。この交流電流信号は実際に役立つ信号を構成し、その周波数は０．２ Ｈｚから１０Ｈｚの範囲内にある。この有用な信号は例えば百と千の間のファク タによってＡＳＩＣ内で増幅されなければならない。このセンサ信号ＳＳは、積 分器８内で積分され、、その出力信号は比較器９内でスレッショルド値と比較さ れる。この比較器９は図に示されるように、クロック周波数ｆ₀でクロックされ るか、または後段に接続されたクロックフリップフロップ（いわゆるＤ−ＦＦ） を含む。このクロック周波数ｆ₀は、またシグマデルタループ６が動作する周波 数である。 比較器９の出力信号は第１にデシメータ７に供給され、それから、電源によっ て供給される基準電圧Ｖｒｅｆと電圧Ｇｎｄとの間で切り替えられるスイッチに よって構成された１ビットのディジタルアナログコンバータ１０をクロックする 。こうして基準電圧Ｖｒｅｆを供給する電源は、好ましくは、またセンサ２に電 力供給に使用される（図１）。１ビットディジタルアナログコンバータ１０によ って、積分されたセンサ信号ＳＳは、比較器９内において、電圧ＧｎｄとＶｒｅ ｆとの間の範囲で考慮されるのみとなる。 デシメータ７に供給される信号は、その平均値が変調されたパルス密度である ということを意味し、それゆえ、アナログ入力信号を表わすビットの流れを構成 する。このビットの流れはデシメータ７に所定の幅を有するパラレルワード（ｐ ａｒａｌｌｅｌ ｗｏｒｄ）の形で蓄積される。シグマデルタループ６が周波数 ｆ₀で動作し、パラレルワードの幅がｎビットに等しいとき、このパラレルワー ド全てｆｒ＝ｆ₀／２ⁿとして使用できる。ここで、ｆｒはセンサ信号の実際の走 査速度である。ｆ₀が５００ｋＨｚであり、そしてパラレルワードが例えば１４ ビットの幅を有するなら次にｆｒとしてｆｒ＝５００ｋＨｚ／２¹⁴＝３０．５Ｈ ｚを適用する。 カウンタの後で、ディジタル化されたセンサ信号は１次のフィルタで、オフセ ットフリーとするような方法でセンサ信号から直流電流部分を除去するハイパス フィルタに達する。コーナー周波数を例えばおよそ７０ｍＨｚとすることができ るハイパスフィルタ５は、もとのパラレルワードのｎビット全てが処理されるわ けではなく、さらにもとのｎビットパラレルワードのより低い値のｍビットの数 が処理されるように設計される。こうして、アナログ積分器８の増幅とともに、 ２^n-mのディジタル増幅が行われ、評価回路３の全増幅が行われる。ここで、例 えば、ｍ＝８は６４のディジタル増幅を与え、ここでアナログ積分器内の１６の 増幅とともに、最初に述べたおよそ１０００の全増幅が得られる。 ハイパスフィルタ５の出力信号の更なる処理のために、ディジタルスレッショ ルドはｍビットを有するワードの形で現れる増幅信号上に形成される。信号がこ のディジタルスレッショルドを上回るとき、直結されたリレー、または所定の時 間を表すための例えば光放射ダイオード等の光学的ディスプレイを動作させるタ イマがトリガーされる。

Claims (1)

1. 【特許請求の範囲】 １．比較的大きな直流電流部分と小さな交流電流部分を含むセンサ信号を出力す るセンサを含み、前記直流電流部分をフィルタするための手段を有し、前記セン サ信号の交流電流部分のためのアナログ−ディジタルコンバータと増幅器を有す る動き検出器のための信号評価回路において、前記アナログ−ディジタルコンバ ータ４は前記センサ信号全体を直接ディジタル化するために設けられ、前記直流 電流部分をフィルタするための手段は、前記アナログ−ディジタルコンバータの 後段に接続されたディジタルハイパスフィルタ５によって構成されることを特徴 とする動き検出器のための信号評価回路。 ２．請求項１の動き検出器のための信号評価回路において、前記アナログ−ディ ジタルコンバータ４はシグマデルタ構造の形であることを特徴とする動き検出器 のための信号評価回路。 ３．請求項２の動き検出器のための信号評価回路において、前記アナログ−ディ ジタルコンバータ４はシグマデルタループ６と前記ループ６の後段に接続された デシメータ７を含むことを特徴とする動き検出器のための信号評価回路。 ４．請求項３の動き検出器のための信号評価回路において、前記デシメータ７は カウンタ形式であることを特徴とする動き検出器のための信号評価回路。 ５．請求項３または請求項４の動き検出器のための信号評価回路において、前記 シグマデルタループ６は積分器８、好ましくは演算増幅器、比較器９そして前記 比較器９の出力信号によってクロックされ２つの電圧（Ｖｒｅｆ，Ｇｎｄ）の１ つを前記積分器に任意にフィードバックし、それによって前記比較器内の積分セ ンサ信号（ＳＳ）の考慮範囲を設立する１ビットディジタルアナログコンバータ １０によって構成されることを特徴とする動き検出器のための信号評価回路。 ６．請求項３または請求項４の動き検出器のための信号評価回路において、前記 シグマデルタループ６の出力信号は、ビット流れの形式であり、所定の幅（ｎ） を有するパラレルワードにデシメータ（７）内に蓄積されることを特徴とする動 き検出器のための信号評価回路。 ７．請求項６の動き検出器のための信号評価回路において、ディジタルハイパス フィルタ（５）は、供給され、所定の幅（ｎ）を有する前記パラレルワードから 減じられた最小のビットの数（ｍ）のみが処理されるように設計されることを特 徴とする動き検出器のための信号評価回路。 ８．請求項７の動き検出器のための信号評価回路において、ディジタルスレッシ ョルドは減じられたビット数（ｍ）を有するパラレルワードとして生じる信号上 に形成され、警報信号（ＡＳ）は前記信号が前記ディジタルスレッショルドを越 えたときにトリガーされることを特徴とする動き検出器のための信号評価回路。