JPH0854870A - 文字パターン発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速に文字パターンの出力が行える文字パタ
ーン発生装置を提供する。 【構成】 文字パターン発生装置１１に、複数組の文字
展開部１４とそれぞれの文字展開部１４が出力する文字
パターンを記憶するためのビットマップキャッシュ１５
を設け、出力を指示された文字パターンがいずれかのビ
ットマップキャッシュ１５に記憶されている場合には、
そのビットマップキャッシュからその文字パターンをフ
レームバッファ２５に対して出力させ、それ以外の場合
には、その文字パターンを格納したときに削除される他
の文字パターン数が最も少なくなるビットマップキャッ
シュ１５に接続されている文字展開部１４に、その文字
パターンの作成を実行させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字パターン発生装置
に係わり、アウトラインデータに基づいて文字パターン
を発生する文字パターン発生装置に関する。

【０００２】

【従来の技術】従来、文字の表示は、その文字の文字コ
ードに対して記憶されたビットパターンを表示すること
により行われていたが、近年、アウトラインデータを用
いて文字の表示を行う装置が増えて来ている。このよう
なアウトラインデータを用いた装置では、さまざまなサ
イズの文字や、斜体化などの変形を加えた文字をその表
示品質を劣化させることなく出力することができる。し
かしながら、文字のビットパターンは、１文字ごとに作
成するため、文字の表示に時間がかかるという問題があ
る。

【０００３】このような問題を解決するための技術とし
ては、さまざまなものが提案されており、たとえば、特
開平３−２８８８９３号公報には、２系統の文字展開回
路を備えた文字パターン発生装置が開示されている。

【０００４】図７に、特開平３−２８８８９３号公報記
載の文字パターン発生装置の構成を示す。図示したよう
に、文字パターン発生装置は、処理手順制御回路３１
と、変換回路３２₁ 、３２₂ と１字バッファ回路３
３₁ 、３３₂ と、出力変換回路３４を具備している。

【０００５】この文字パターン発生装置では、処理手順
制御回路３１は、出力すべき文字ののアウトラインデー
タの処理に要する時間を示す処理時間情報や文字のサイ
ズ等を指示する情報等を基に、その文字の処理に要する
時間を算出し、その算出データを用いて、２系統の文字
展開処理系（変換回路３２＋１字バッファ回路３３）の
動作時間が平均化されるように、その文字の処理を行わ
せる文字展開処理系を特定しており、出力変換回路３４
は、それぞれの文字展開処理系が出力するビットパター
ンを組み合わせて、１ページ分のビットパターンを作成
している。

【０００６】

【発明が解決しようとする課題】以上説明したように、
特開平３−２８８８９３号公報に記載されている文字パ
ターン発生装置では、２系統の文字展開処理系を備えて
いるので、１系統の文字展開処理系しか持たない装置と
比して、平均的な文字パターン発生速度が早くなる。ま
た、処理時間を考慮に入れて文字処理を行わせる文字展
開処理系を選択しているので、処理すべき文字列を交互
に文字展開処理系に供給した場合より、文字展開処理系
が動作していない時間が短くなり、文字パターンの発生
に必要とされる平均的な処理時間を短縮することができ
る。

【０００７】しかしながら、この技術では、変換回路３
２の出力する文字ビットパターンは、１文字分のビット
パターンを記憶できる１字バッファ回路３３を介して、
出力変換回路３４に入力されるように構成されているた
め、たとえば、同一形態の文字を複数含む文章を出力さ
せる場合には、同じ文字展開処理を繰り返し実行させる
必要があった。

【０００８】そこで、本発明の目的は、同じ文字展開処
理を繰り返し行うことなく、高速に文字パターンの出力
が行える文字パターン発生装置を提供することにある。

【０００９】

【課題を解決するための手段】請求項１記載の発明は、
（イ）アウトラインデータを用いて文字のビットパター
ンを作成するビットパターン作成手段と、（ロ）このビ
ットパターン作成手段に対して設けられたキャッシュメ
モリと、（ハ）出力を指示された文字のビットパターン
がキャッシュメモリ内に格納されているか否かを判断す
る判断手段と、（ニ）この判断手段が出力すべき文字の
ビットパターンが格納されていないと判断したときに、
そのビットパターンの格納が行え、かつ、削除しなけれ
ばならなくなる他のビットパターンの数が最も少なくな
る記憶領域をキャッシュメモリ内で探索する探索手段
と、（ホ）出力を指示された文字のビットパターンの作
成をビットパターン作成手段に指示するとともに、作成
したビットパターンの記憶に探索手段が探索した記憶領
域を用いることを指示する指示手段とを具備する。

【００１０】すなわち、請求項１記載の発明では、文字
パターン発生装置に、ビットパターン作成手段が作成し
たビットパターンを複数文字分記憶可能なキャッシュメ
モリを設けるとともに、そのキャッシュメモリに新たな
ビットパターンを格納する際には、削除しなければなら
なくなる他のビットパターンの数が最も少なくなる記憶
領域にその新たなビットパターンが格納されるように制
御する手段（探索手段、指示手段）を設ける。これによ
り、キャッシュメモリ内に記憶されている文字数が最大
となるようにキャッシュメモリの書き換えが行われるこ
ととなり、キャッシュヒット率が高い状態に維持され
る。

【００１１】請求項２記載の発明は、（イ）アウトライ
ンデータを用いて文字のビットパターンを作成する複数
のビットパターン作成手段と、（ロ）これら複数のビッ
トパターン作成手段のそれぞれに対して設けられたキャ
ッシュメモリと、（ハ）出力を指示された文字のビット
パターンがキャッシュメモリ内に格納されているか否か
を判断する判断手段と、（ニ）この判断手段がいずれの
キャッシュメモリにも、出力すべき文字のビットパター
ンが格納されていないと判断したときに、そのビットパ
ターンの格納が行え、かつ、削除しなければならなくな
る他のビットパターンの数が最も少なくなる記憶領域を
それぞれのキャッシュメモリ内で探索する探索手段と、
（ホ）この探索手段の探索結果を基に削除しなければな
らなくなる他のビットパターン数が最も少ないキャッシ
ュメモリを特定する特定手段と、（ヘ）この特定手段で
特定されたキャッシュメモリに対応するビットパターン
作成手段に、出力を指示された文字のビットパターンの
作成を実行させる実行指示手段とを具備する。

【００１２】すなわち、請求項２記載の発明では、文字
パターン発生装置に、複数のビットパターン作成手段
と、それぞれのビットパターン作成手段が作成したビッ
トパターンを複数文字分記憶可能なキャッシュメモリを
設け、新たな文字のビットパターンを作成する場合に
は、削除しなければならなくなる他のビットパターンの
数が最も少なくなる記憶領域を有するキャッシュメモリ
を特定し、そのキャッシュメモリに、新たなビットパタ
ーンが記憶されるよう制御する手段（探索手段、特定手
段、実行指示手段）を設ける。これにより、文字パター
ン発生装置が内蔵する、それぞれのキャッシュメモリ内
に記憶されている文字数の合計が最大となるようにキャ
ッシュメモリの書き換えが行われることとなり、キャッ
シュヒット率が高い状態に維持される。

【００１３】請求項３記載の発明は、（イ）アウトライ
ンデータを用いて文字のビットパターンを作成する複数
のビットパターン作成手段と、（ロ）これら複数のビッ
トパターン作成手段のそれぞれに対して設けられたキャ
ッシュメモリと、（ハ）出力を指示された文字のビット
パターンがキャッシュメモリ内に格納されているか否か
を判断する判断手段と、（ニ）この判断手段がいずれの
キャッシュメモリにも、出力すべき文字のビットパター
ンが格納されていないと判断したときに、そのビットパ
ターンの格納が行える記憶領域をそれぞれのキャッシュ
メモリ内で探索する探索手段と、（ホ）この探索手段の
探索結果を基に、出力すべき文字のビットパターンサイ
ズと最も近いサイズの記憶領域が存在しているキャッシ
ュメモリを特定する特定手段と、（ヘ）この特定手段で
特定されたキャッシュメモリに対応するビットパターン
作成手段に、出力を指示された文字のビットパターンの
作成を実行させる実行指示手段とを具備する。

【００１４】すなわち、請求項３記載の発明では、文字
パターン発生装置に、複数のビットパターン作成手段
と、それぞれのビットパターン作成手段が作成したビッ
トパターンを複数文字分記憶可能なキャッシュメモリを
設け、新たな文字のビットパターンを作成する場合に
は、そのビットパターンの格納が行え、かつ、そのビッ
トパターンのサイズに最も近いサイズを有する記憶領域
が存在しているキャッシュメモリを特定し、そのキャッ
シュメモリに、新たなビットパターンが記憶されるよう
制御する手段（探索手段、特定手段、実行指示手段）を
設ける。これにより、各キャッシュメモリ内に容量の少
ない空き領域が分散して存在するといった状態の発生が
抑制され、その結果として、各ビットマップキャッシュ
が、他のビットパターンを必要以上に削除することなく
新たなビットパターンの記憶が行える状態に保たれるこ
とになる。

【００１５】

【実施例】以下、実施例につき本発明を詳細に説明す
る。

【００１６】本発明の文字パターン発生装置は、入力さ
れた文字コードおよび文字属性情報を基に、アウトライ
ンデータを用いて、ビットパターンを作成する装置であ
り、たとえば、以下のような形態で使用される。

【００１７】図２に、文字パターン発生装置を用いたシ
ステムの一例を示す。この図は、文字パターン発生装置
を文書処理装置に用いた場合の使用例を示したものであ
り、文字パターン発生装置１１は、文書処理装置２１の
一機能として使用される。

【００１８】文書処理装置２１内には、外部装置である
ホストコンピュータ２２とのデータ転送のタイミング制
御等を行う入力インタフェース２３と、入力インタフェ
ース２３を介して入力されるコマンド、データ等に応じ
た処理を行う画像展開部２４と、画像展開部２４および
文字パターン発生装置１１の出力が重ね合わされるフレ
ームバッファ２５と、フレームバッファ２５の内容を、
プリンタなどの出力装置２７に出力するための出力イン
タフェース２６が設けられている。

【００１９】画像展開部２４が行う処理は、入力される
コマンドやデータなどを文字に関するものとイメージ
（画像）に関するものに分類する処理と、イメージに関
する展開を実際に行う処理とに大別され、画像展開部２
４で分類された文字処理に関するコマンドやデータは、
文字パターン発生装置１１に入力される。

【００２０】文字パターン発生装置１１は、このような
データ入力に対する応答性を高めた装置であり、以下の
ような構成を有する。

【００２１】図１に、本発明の実施例による文字パター
ン発生装置の構成を示す。文字パターン発生装置１１
は、文字展開制御部１２と記憶装置１３と文字展開部１
４とビットマップキャッシュ１５とキャッシュ状態判定
装置１６を主な要素として構成されており、３つの文字
展開部１４₁ ないし１４₃ にそれぞれ接続されたビット
マップキャッシュ１５₁ ないし１５₃ の出力は、フレー
ムバッファ２５に入力されている。

【００２２】文字展開制御部１２は、各部を総合的に制
御して、出力が指示された文字のビットパターンをフレ
ームバッファ２５に出力させる回路であり、文字展開制
御部１２には、文字パターン作成時に用いられるアウト
ラインデータが記憶された記憶装置１３と、文字展開部
１４₁ ないし１４₃ 、キャッシュ状態判定装置１６が接
続されている。

【００２３】文字展開部１４は、入力されたアウトライ
ンデータやサイズ情報、変形条件情報などを基にビット
パターンの作成を実際に行う回路であり、作成されたビ
ットパターンは、ビットマップキャッシュ１５を介し
て、フレームバッファ２５に書き込まれる。

【００２４】キャッシュ状態判定装置１６は、ビットマ
ップキャッシュ１５のどの領域に、どのような文字に関
するビットパターンが格納されているかを示す情報など
の記憶を行う装置であり、その内容は、文字展開制御部
１４が参照できるようになっている。

【００２５】以下、実施例の文字パターン発生装置にお
ける文字パターン発生処理時の動作を説明する。

【００２６】図３に、文字パターン発生処理時におけ
る、実施例の文字パターン発生装置（文字展開制御部）
の動作の流れを示す。外部装置（たとえば、図２に示し
た構成では、画像展開部２４）から所定のフォーマット
に従った文字処理要求が入力された場合、文字展開制御
部１２は、入力された文字処理要求の内容（展開すべき
文字やサイズ、書体、変形方法等の出力形態や、描画位
置）の解釈（ステップＳ１０１）を行った後、まず、再
度、利用できるビットパターンが、ビットマップキャッ
シュに存在しているか否かを判定（ステップＳ１０２）
する。このステップの判定は、キャッシュ状態判定装置
１６が管理しているビットマップキャッシュの使用状況
テーブルを参照して行われる。

【００２７】そして、同一形状のビットパターンが、い
ずれかのビットマップキャッシュ内に存在していた場合
（ステップＳ１０２；Ｙ）には、そのビットパターンを
指定された描画位置（フレームバッファ２５の特定の範
囲）に書き込むよう、該当するビットマップキャッシュ
１５に指示を出して（ステップＳ１０３）、処理を終了
する。

【００２８】また、同一の形状のビットパターンが、い
ずれのビットマップキャッシュ１５内にも存在していな
い場合（ステップＳ１０２；Ｎ）には、使用可能な文字
展開部１４、すなわち、文字の展開を行っていない文字
展開部が存在しているかどうかの判定（ステップＳ１０
４）を行い、使用可能な文字展開部が存在していない場
合には、いずれかの文字展開部の動作が完了するまで待
機（ステップＳ１０４；Ｎ）する。

【００２９】使用可能な文字展開部が存在している場合
（ステップＳ１０４；Ｙ）であって、そのような文字展
開部が１台だけ存在していた場合（ステップＳ１０５；
Ｎ）には、アウトラインデータなど、文字の展開に必要
なデータをその文字展開部に供給するとともに、作成後
のビットパターンのビットマップキャッシュ上での格納
位置の指定を行うことにより、ビットパターンの作成を
指示（ステップＳ１０６）した後に、処理を終了する。

【００３０】また、使用可能な文字展開部が複数台存在
していた場合（ステップＳ１０５；Ｙ）には、それらに
接続されているビットマップキャッシュのレベル“Ｌ”
の算出を行う。このレベル算出処理の詳細については後
述する。

【００３１】そして、算出したビットマップキャッシュ
のレベル“Ｌ_i ”（ｉは、文字展開部およびビットマッ
プキャッシュの識別番号）を相互に比較して、“Ｌ_i ”
が最小となる“ｉ”を特定（ステップＳ１０８）し、ｉ
番の文字展開部に文字の展開に必要なデータ等を供給す
ることにより、ビットパターンの作成を指示（ステップ
Ｓ１０９）して、処理を終了する。

【００３２】このように、実施例の文字パターン発生装
置では、使用可能な文字展開部が複数台存在している場
合には、その使用状況に応じて定まるレベルＬの大小関
係によって、文字の展開に使用する文字展開部が選択さ
れる。このレベルの算出は、以下のようにして行われ
る。

【００３３】図４に、実施例の文字パターン発生装置に
おけるレベル算出処理の流れを示す。なお、この図に示
した処理は、１つのビットマップキャッシュ（ｉ番目の
ビットマップキャッシュ）に対して行われるものであ
り、図３のステップＳ１０７においては、ここに示した
処理が、使用可能な文字展開部に対応するビットマップ
キャッシュそれぞれに対して行われる。

【００３４】レベル算出処理においては、文字展開制御
部は、まず、要求された文字を展開したビットパターン
の格納を行える空き領域が、処理対象となっているｉ番
目のビットマップキャッシュ内に存在しているか否かの
判定（ステップＳ２０１）を行う。そして、ビットパタ
ーンの記憶に使用可能な空き領域が存在していた場合
（Ｙ）には、その空き領域が、他のビットパターンが記
憶されている領域の間に存在する空き領域であるか否か
の判定（ステップＳ２０２）を行う。

【００３５】そして、その空き領域が、他のビットパタ
ーンが記憶されている領域の間に存在しているものであ
る場合（ステップＳ２０２；Ｙ）には、レベルＬ_i に
“１”をセット（ステップＳ２０３）する。また、それ
以外の場合（ステップＳ２０２；Ｎ）、レベルＬ_i に
“２”をセット（ステップＳ２０４）して、対象となっ
ているビットマップキャッシュに関するレベル算出処理
を終了する。なお、このステップＳ２０２で行っている
判断は、新たなビットパターン格納後の空き領域を分散
させないようにするために行っているものであり、その
詳細に関しては、後ほど説明する。

【００３６】また、ビットパターンの記憶に使用可能な
空き領域が存在していない場合（ステップＳ２０１；
Ｎ）には、レベルＬ_i に“３”をセット（ステップＳ２
０５）した後に、処理対象ビットパターンを格納するた
めの領域を確保した際に削除されるビットパターンの数
（文字数Ｍ）が最も少なくなる領域を、そのビットマッ
プキャッシュ内で探索する（ステップＳ２０６）。この
探索過程においては、空き領域と複数のビットパターン
が格納された領域が組み合わされた領域も、探索対象と
なり、文字展開制御部は、探索された領域へ格納を行っ
た場合に削除される文字数Ｍを、Ｌ_i （＝３）に加算す
ることにより、レベルＬ_i を算出（ステップＳ２０７）
して、処理を終了する。

【００３７】なお、流れ図には明示していないが、レベ
ルＬが設定される際には、ビットパターンの記憶に使用
可能な記憶領域を特定するための情報も設定（記憶）さ
れ、図３のステップＳ１０９におけるビットパターン作
成指示は、この情報をも用いて行われる。

【００３８】さて、この文字パターン発生装置では、図
３を用いて既に説明したように、最小のレベルＬを有す
るビットマップキャッシュに接続された文字展開部が、
出力を要求された文字の展開に使用される。たとえば、
新たなビットパターンの格納が他のデータを消去するこ
となく行えるビットマップキャッシュ（Ｌ＝１、２）
と、他のデータを消去しなければ新たなビットパターン
の格納が行えないビットマップキャッシュ（Ｌ＞３）が
共に存在していた場合には、レベルＬが小さなビットマ
ップキャッシュ、すなわち、空き領域が存在しているビ
ットマップキャッシュに接続された文字展開部が、その
文字の展開に使用される。このため、実施例の文字パタ
ーン発生装置では、各ビットマップキャッシュ内に記憶
されていた文字のビットパターンが無駄に消去された結
果、キャッシュヒット率が低下するといったことが生じ
ない。

【００３９】また、新たなビットパターンの格納が他の
データを消去することなく行える複数のビットマップキ
ャッシュが存在している場合でも、他のビットパターン
データ間に存在する空き領域を有するビットマップキャ
ッシュに小さいレベルＬが与えられるようになっている
ので、ビットマップキャッシュ内に空き領域が分散して
存在するといった状態の発生が抑制されることにもな
る。

【００４０】すなわち、ビットマップキャッシュ内に、
複数のビットパターンが記憶されていくときには、それ
ぞれの文字に対して、文字のサイズに応じた記憶領域が
確保されていくため、図５に模式的に示すように、他の
ビットパターン（ハッチングを付した矩形領域）に囲ま
れた未使用領域Ａが形成される場合がある。

【００４１】ここで、格納すべきビットパターンが、未
使用領域Ａと同一形状のものであるとした場合、そのビ
ットパターンは、未使用領域Ａ、未使用領域Ｂのどちら
に格納することも可能である。しかし、未使用領域Ｂに
そのビットパターンの格納を行った場合には、未使用領
域Ａと、未使用領域Ｂが狭まった未使用領域Ｂ′（図示
せず）という２つの未使用領域が形成されることにな
り、その状態において、ビットパターンの削除を行うこ
となく格納可能なビットパターンの最大サイズは、未使
用領域Ｂのサイズではなく、未使用領域Ｂ′のサイズに
より制限されることになる。

【００４２】すなわち、未使用領域Ａを使用していれ
ば、他のビットパターンを削除することなく格納可能で
あったビットパターンが、未使用領域Ｂを使用したため
に、他のビットパターンを削除しなければ格納できない
といった現象が生じ得る。このような現象の発生確率を
少なくするために行っている処理が、ステップＳ２０２
の処理である。なお、ステップＳ２０２においては、記
憶領域Ａに相当する領域が複数個存在する場合も考えら
れるが、この文字パターン発生装置では、それらの空き
領域のうちに、記憶すべきビットパターンが格納可能な
記憶領域が複数存在していた場合には、そのビットパタ
ーンに最もサイズが近似した領域を選択するよう構成さ
れている。

【００４３】このように、実施例の文字パターン発生装
置は、新たなビットパターンを作成する際に、削除が行
われるビットマップキャッシュ内の文字パターン数が最
小となるように動作するため、キャッシュヒット率が高
くなり、その結果として、文字パターンの作成（発生）
に要する平均的な時間が短縮される。

【００４４】変形例

【００４５】実施例の文字パターン発生装置では、文字
展開制御部がそれぞれの文字展開部に文字処理に必要な
データを供給するような構成としてあるが、図６に示す
ように、文字展開制御部と文字展開部との間にＦＩＦＯ
（First In First Out）メモリ１７₁ ないし１７₃ を付
加し、それぞれのＦＩＦＯメモリ１７に、各文字展開部
が行うべき処理内容を指示する情報を複数組記憶させる
ように構成することもできる。

【００４６】また、実施例および変形例の文字パターン
発生装置は、３系統の文字展開部を備えたものであった
が、文字展開部の数は、これに限られるものではなく、
更に多くの文字展開部を設けた文字パターン発生装置を
構成してもよいことは当然である。また、文字展開部の
数を１台にした場合でも、前述のように、削除されるビ
ットパターンの数が最小となるように、ビットマップキ
ャッシュの書換制御を行えば、文字パターン発生装置
を、キャッシュヒット率が高い状態に維持することがで
きることになり、その平均的な処理速度を向上させるこ
とができる。

【００４７】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、キャッシュメモリ内に記憶されている文字
数が最大となるようにキャッシュメモリの書き換えが行
われるので、キャッシュヒット率が高い状態に維持さ
れ、その結果として、文字パターン発生装置の平均的な
処理速度が向上することになる。

【００４８】また、請求項２記載の発明のように、請求
項１記載の発明を、複数組の文字展開処理系を備える装
置に適用すれば、それぞれのキャッシュメモリ内に記憶
されている文字数の合計が最大となるようにキャッシュ
メモリの書き換えが行われることとなるため、キャッシ
ュヒット率が高い状態に維持され、文字パターン発生装
置の平均的な処理速度が向上することになる。

【００４９】また、請求項３記載の発明のように、出力
すべきビットパターンを、そのビットパターンと近いサ
イズの空き領域に格納するように構成すると、各キャッ
シュメモリ内に容量の少ない空き領域が分散して存在す
るといった状態の発生が抑制されるため、他のビットパ
ターンを必要以上に削除することなく、ビットパターン
を記憶可能な状態にキャッシュメモリの状態を保つこと
ができるようになり、その結果として、文字パターン発
生装置の平均的な処理速度が向上する。

【図面の簡単な説明】

【図１】 本発明の一実施例による文字パターン発生装
置の構成を示すブロック図である。

【図２】 実施例の文字パターン発生装置を用いたシス
テムの概要を示すブロック図である。

【図３】 実施例の文字パターン発生装置における文字
パターン発生処理の動作手順を示した流れ図である。

【図４】 実施例の文字パターン発生装置におけるレベ
ル算出処理の動作手順を示した流れ図である。

【図５】 実施例の文字パターン発生装置におけるビッ
トマップキャッシュにビットパターンが格納されるてい
る様子を示す模式図である。

【図６】 ＦＩＦＯメモリを用いた場合の文字パターン
発生装置の概要を示すブロック図である。

【図７】 従来例による、２系統の文字展開回路を備え
た文字パターン発生装置の概要を示すブロック図であ
る。

【符号の説明】

１１…文字パターン発生装置、１２…文字展開制御部、
１３…記憶装置、１４…文字展開部、１５…ビットマッ
プキャッシュ、１６…キャッシュ状態判定部、２１…文
書処理装置、２２…ホストコンピュータ、２３…入力イ
ンタフェース、２４…画像展開部、２５…フレームバッ
ファ、２６…出力インタフェース、２７…出力装置、３
１…処理手順制御回路、３２…変換回路、３３…１字バ
ッファ回路、３４…出力変換回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 アウトラインデータを用いて文字のビッ
   トパターンを作成するビットパターン作成手段と、 このビットパターン作成手段に対して設けられたキャッ
   シュメモリと、 出力を指示された文字のビットパターンが前記キャッシ
   ュメモリ内に格納されているか否かを判断する判断手段
   と、 この判断手段が出力すべき文字のビットパターンが格納
   されていないと判断したときに、そのビットパターンの
   格納が行え、かつ、削除しなければならなくなる他のビ
   ットパターンの数が最も少なくなる記憶領域をキャッシ
   ュメモリ内で探索する探索手段と、 出力を指示された文字のビットパターンの作成を前記ビ
   ットパターン作成手段に指示するとともに、作成したビ
   ットパターンの記憶に前記探索手段が探索した記憶領域
   を用いることを指示する指示手段とを具備することを特
   徴とする文字パターン発生装置。
2. 【請求項２】 アウトラインデータを用いて文字のビッ
   トパターンを作成する複数のビットパターン作成手段
   と、 これら複数のビットパターン作成手段のそれぞれに対し
   て設けられたキャッシュメモリと、 出力を指示された文字のビットパターンが前記キャッシ
   ュメモリ内に格納されているか否かを判断する判断手段
   と、 この判断手段がいずれのキャッシュメモリにも、出力す
   べき文字のビットパターンが格納されていないと判断し
   たときに、そのビットパターンの格納が行え、かつ、削
   除しなければならなくなる他のビットパターンの数が最
   も少なくなる記憶領域をそれぞれのキャッシュメモリ内
   で探索する探索手段と、 この探索手段の探索結果を基に削除しなければならなく
   なる他のビットパターン数が最も少ないキャッシュメモ
   リを特定する特定手段と、 この特定手段で特定されたキャッシュメモリに対応する
   前記ビットパターン作成手段に、出力を指示された文字
   のビットパターンの作成を実行させる実行指示手段とを
   具備することを特徴とする文字パターン発生装置。
3. 【請求項３】 アウトラインデータを用いて文字のビッ
   トパターンを作成する複数のビットパターン作成手段
   と、 これら複数のビットパターン作成手段のそれぞれに対し
   て設けられたキャッシュメモリと、 出力を指示された文字のビットパターンが前記キャッシ
   ュメモリ内に格納されているか否かを判断する判断手段
   と、 この判断手段がいずれのキャッシュメモリにも、出力す
   べき文字のビットパターンが格納されていないと判断し
   たときに、そのビットパターンの格納が行える記憶領域
   をそれぞれのキャッシュメモリ内で探索する探索手段
   と、 この探索手段の探索結果を基に、出力すべき文字のビッ
   トパターンサイズと最も近似するサイズの記憶領域が存
   在しているキャッシュメモリを特定する特定手段と、 この特定手段で特定されたキャッシュメモリに対応する
   前記ビットパターン作成手段に、出力を指示された文字
   のビットパターンの作成を実行させる実行指示手段とを
   具備することを特徴とする文字パターン発生装置。