JPH0864632A - 半導体デバイスの電極構造とその電極形成方法 - Google Patents
半導体デバイスの電極構造とその電極形成方法Info
- Publication number
- JPH0864632A JPH0864632A JP6222633A JP22263394A JPH0864632A JP H0864632 A JPH0864632 A JP H0864632A JP 6222633 A JP6222633 A JP 6222633A JP 22263394 A JP22263394 A JP 22263394A JP H0864632 A JPH0864632 A JP H0864632A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- base
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 製造管理が容易でしかも信頼性に優れた半導
体デバイスの電極構造を提供する。 【構成】 半導体基板１上の回路形成領域の周辺に複数
の電極部を有し、各々の電極部にボンディングワイヤが
接続される半導体デバイスであり、個々の電極部は、半
導体基板１上の電極形成領域に絶縁層２を介して形成さ
れた複数の下地凸部３ａと下地凸部３ａを覆う状態で積
層された電極層４とによって構成されている。
体デバイスの電極構造を提供する。 【構成】 半導体基板１上の回路形成領域の周辺に複数
の電極部を有し、各々の電極部にボンディングワイヤが
接続される半導体デバイスであり、個々の電極部は、半
導体基板１上の電極形成領域に絶縁層２を介して形成さ
れた複数の下地凸部３ａと下地凸部３ａを覆う状態で積
層された電極層４とによって構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン（Ｓｉ）基板
等の半導体基板をベースに構成された半導体デバイスの
電極構造とその電極形成方法に関するものである。
等の半導体基板をベースに構成された半導体デバイスの
電極構造とその電極形成方法に関するものである。
【０００２】
【従来の技術】一般に、ワイヤボンディング技術ではパ
ッドピッチ縮小化の技術開発が重要なテーマとなってい
る。これはＡｌ（アルミ）細線化技術の発展に伴い、半
導体機能部の面積、つまり回路形成領域が小さくなり、
チップサイズを決定する因子がパッドピッチになりつつ
あるためである。チップサイズが小さくなれば１ウエハ
の収率が増加してコストダウンにつながる。そこで、パ
ッドピッチを小さくするには、ワイヤボンディング時の
ボール潰れ径を小さくすることが重要であり、現在、１
２０〜１３０μｍのパッドピッチでは、ボール潰れ径を
おおむね９０μｍにしているが、さらに縮小するにはボ
ール潰れ径をより小さくしなければならない。
ッドピッチ縮小化の技術開発が重要なテーマとなってい
る。これはＡｌ（アルミ）細線化技術の発展に伴い、半
導体機能部の面積、つまり回路形成領域が小さくなり、
チップサイズを決定する因子がパッドピッチになりつつ
あるためである。チップサイズが小さくなれば１ウエハ
の収率が増加してコストダウンにつながる。そこで、パ
ッドピッチを小さくするには、ワイヤボンディング時の
ボール潰れ径を小さくすることが重要であり、現在、１
２０〜１３０μｍのパッドピッチでは、ボール潰れ径を
おおむね９０μｍにしているが、さらに縮小するにはボ
ール潰れ径をより小さくしなければならない。
【０００３】ところが、ボール潰れ径を小さくしようと
すると、金属間（例えばＡｕ「金」−Ａｌ「アルミニウ
ム」間）の合金形成が不安定になり、接合不良となる場
合も出てくる。また、下地へのダメージも大きくなるた
め、クレータリング等下地へのクラックによるボール剥
がれも多発する。この対策としては、特開平５−３２２
０号公報に記載されているように、薄膜の電極表面に凹
凸を形成し、その上に金線等のボンディングワイヤを接
続して下地へのダメージを抑えるようにした電極構造も
提案されている。
すると、金属間（例えばＡｕ「金」−Ａｌ「アルミニウ
ム」間）の合金形成が不安定になり、接合不良となる場
合も出てくる。また、下地へのダメージも大きくなるた
め、クレータリング等下地へのクラックによるボール剥
がれも多発する。この対策としては、特開平５−３２２
０号公報に記載されているように、薄膜の電極表面に凹
凸を形成し、その上に金線等のボンディングワイヤを接
続して下地へのダメージを抑えるようにした電極構造も
提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記公
報に記載された電極構造では、エンチングによって電極
表面に凹凸を形成するため、電極層が薄膜であるがゆえ
に、オーバーエッチングによってＡｌが無くなってしま
う虞れがあるうえ、エッチング量によって凹凸寸法にバ
ラツキが生じるなど、製造管理がきわめて難しいという
問題があった。また、ワイヤボンディングの際には、電
極表面の凸部のエッジ部分に加えて凹部の隅にもボンィ
ング荷重による応力が集中するため、そこを起点にクラ
ックが発生し、ボール剥がれの原因となる。さらに、電
極表面に凹凸を形成する場合、レジストパターンにより
マスクして電極層をエッチングするため、有機物等の付
着によって電極表面が汚れてしまい、金属間の合金形成
が阻害されてしまうなどの不都合もあった。
報に記載された電極構造では、エンチングによって電極
表面に凹凸を形成するため、電極層が薄膜であるがゆえ
に、オーバーエッチングによってＡｌが無くなってしま
う虞れがあるうえ、エッチング量によって凹凸寸法にバ
ラツキが生じるなど、製造管理がきわめて難しいという
問題があった。また、ワイヤボンディングの際には、電
極表面の凸部のエッジ部分に加えて凹部の隅にもボンィ
ング荷重による応力が集中するため、そこを起点にクラ
ックが発生し、ボール剥がれの原因となる。さらに、電
極表面に凹凸を形成する場合、レジストパターンにより
マスクして電極層をエッチングするため、有機物等の付
着によって電極表面が汚れてしまい、金属間の合金形成
が阻害されてしまうなどの不都合もあった。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、製造管理が容易でしかも信頼性に優れた半
導体デバイスの電極構造とその電極形成方法を提供する
ことを目的とする。
れたもので、製造管理が容易でしかも信頼性に優れた半
導体デバイスの電極構造とその電極形成方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、半導体基板上の回路形成
領域の周辺に複数の電極部を有し、電極部の各々にボン
ディングワイヤが接続される半導体デバイスであり、個
々の電極部が、半導体基板上の電極形成領域に絶縁層を
介して形成された複数の下地凸部とこの下地凸部を覆う
状態で積層された電極層とによって構成されている。
成するためになされたもので、半導体基板上の回路形成
領域の周辺に複数の電極部を有し、電極部の各々にボン
ディングワイヤが接続される半導体デバイスであり、個
々の電極部が、半導体基板上の電極形成領域に絶縁層を
介して形成された複数の下地凸部とこの下地凸部を覆う
状態で積層された電極層とによって構成されている。
【０００７】
【作用】本発明においては、半導体基板上の電極形成領
域に絶縁層を介して複数の下地凸部を形成し、その上に
電極層を積層した電極構造となっているため、上記複数
の下地凸部に対応した凹凸が電極表面に形成され、しか
も電極表面においては凹部の隅が丸みをもって形成され
る。これにより、ワイヤボンディングに際しては、より
小さなボンディング荷重をもって十分な接合強度を得る
ことができるとともに、電極表面に対する凹部の隅への
応力集中を緩和できるようになる。また、その電極形成
に際しては、下地凸部のベースとなる下地層の所定箇所
を完全にエッチングすることで電極表面に所望の凹凸を
形成できるため、製造管理が非常に容易となる。
域に絶縁層を介して複数の下地凸部を形成し、その上に
電極層を積層した電極構造となっているため、上記複数
の下地凸部に対応した凹凸が電極表面に形成され、しか
も電極表面においては凹部の隅が丸みをもって形成され
る。これにより、ワイヤボンディングに際しては、より
小さなボンディング荷重をもって十分な接合強度を得る
ことができるとともに、電極表面に対する凹部の隅への
応力集中を緩和できるようになる。また、その電極形成
に際しては、下地凸部のベースとなる下地層の所定箇所
を完全にエッチングすることで電極表面に所望の凹凸を
形成できるため、製造管理が非常に容易となる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わる半導体デ
バイスの電極構造の第１実施例を説明する要部断面図で
ある。ここで本実施例に係わる半導体デバイスは、その
半導体基板上の回路形成領域の周辺に複数の電極部を有
するもので、図１ではその中の一つが要部断面として示
されている。
ながら詳細に説明する。図１は本発明に係わる半導体デ
バイスの電極構造の第１実施例を説明する要部断面図で
ある。ここで本実施例に係わる半導体デバイスは、その
半導体基板上の回路形成領域の周辺に複数の電極部を有
するもので、図１ではその中の一つが要部断面として示
されている。
【０００９】図１に示す電極構造において、１は例えば
Ｓｉ基板からなる半導体基板であり、この半導体基板１
の一方の面（図例では上面）には例えば熱Ｓｉ酸化膜か
らなる絶縁層２が形成されている。また、絶縁層２の表
面には所定の配列ピッチで例えば化学気相成長によるＳ
ｉＯ2 あるいはスパッタリングによる金属材料（Ａｌ
等）からなる複数の下地凸部３ａが形成されている。さ
らに、これら下地凸部３ａの上には例えばＡｌ−Ｓｉ１
％などの電極材料からなる電極層４が積層されており、
この電極層４によって下地凸部３ａが覆われている。
Ｓｉ基板からなる半導体基板であり、この半導体基板１
の一方の面（図例では上面）には例えば熱Ｓｉ酸化膜か
らなる絶縁層２が形成されている。また、絶縁層２の表
面には所定の配列ピッチで例えば化学気相成長によるＳ
ｉＯ2 あるいはスパッタリングによる金属材料（Ａｌ
等）からなる複数の下地凸部３ａが形成されている。さ
らに、これら下地凸部３ａの上には例えばＡｌ−Ｓｉ１
％などの電極材料からなる電極層４が積層されており、
この電極層４によって下地凸部３ａが覆われている。
【００１０】続いて、本第１実施例における半導体デバ
イスの電極形成方法について図２を参照しながら説明す
る。先ず、図２（ａ）に示すように、Ｓｉ基板からなる
半導体基板１上に熱Ｓｉ酸化膜からなる絶縁層２を形成
したのち、半導体基板１上の電極形成領域（一つの電極
部が形成される区間領域）に上記絶縁層２を介して例え
ば気相成長によるＳｉＯ2 膜を作成して下地層３を形成
する。
イスの電極形成方法について図２を参照しながら説明す
る。先ず、図２（ａ）に示すように、Ｓｉ基板からなる
半導体基板１上に熱Ｓｉ酸化膜からなる絶縁層２を形成
したのち、半導体基板１上の電極形成領域（一つの電極
部が形成される区間領域）に上記絶縁層２を介して例え
ば気相成長によるＳｉＯ2 膜を作成して下地層３を形成
する。
【００１１】次いで、下地層３の表面にフォトレジスト
を塗布してフォトエッチング法によりマトリックス状あ
るいはグリッド状のマスクパターンを形成する。その
後、フッ酸等のエッチング液を用いて下地層３の所定箇
所を化学的腐食作用により完全に除去したのち、下地層
３の表面からフォトレジストを剥離する。これにより、
図２（ｂ）に示すように、半導体基板１上の電極形成領
域に絶縁層２を介して複数の下地凸部３ａが形成され
る。
を塗布してフォトエッチング法によりマトリックス状あ
るいはグリッド状のマスクパターンを形成する。その
後、フッ酸等のエッチング液を用いて下地層３の所定箇
所を化学的腐食作用により完全に除去したのち、下地層
３の表面からフォトレジストを剥離する。これにより、
図２（ｂ）に示すように、半導体基板１上の電極形成領
域に絶縁層２を介して複数の下地凸部３ａが形成され
る。
【００１２】続いて、半導体基板１の電極形成領域に例
えばＡｌ−Ｓｉ１％からなる電極材料をスパッタリング
により付着させることにより、絶縁層２の表面にＡｌ−
Ｓｉ１％からなる電極材料を堆積させて、先に形成した
複数の下地凸部３ａを電極層４にて覆うようにする。こ
れにより、図１に示した半導体デバイスの電極構造が得
られる。
えばＡｌ−Ｓｉ１％からなる電極材料をスパッタリング
により付着させることにより、絶縁層２の表面にＡｌ−
Ｓｉ１％からなる電極材料を堆積させて、先に形成した
複数の下地凸部３ａを電極層４にて覆うようにする。こ
れにより、図１に示した半導体デバイスの電極構造が得
られる。
【００１３】このように本第１実施例の電極構造におい
ては、電極部の下地部分に複数の下地凸部３ａを形成
し、その上に電極層４を積層した構成となっているた
め、下地部分の凹凸によって電極層４の表面にも同様の
凹凸部分が形成される。従来では、電極表面を部分的に
エッチングすることにより凹凸を形成していたため、電
極表面における凹部の隅が角張って形成されていたが、
本第１実施例の電極構造では、複数の下地凸部３を電極
層４で覆うことにより電極表面に凹凸を形成するように
したので、図１に示すごとく電極表面における凹部の隅
４ａが丸みをもって形成される。
ては、電極部の下地部分に複数の下地凸部３ａを形成
し、その上に電極層４を積層した構成となっているた
め、下地部分の凹凸によって電極層４の表面にも同様の
凹凸部分が形成される。従来では、電極表面を部分的に
エッチングすることにより凹凸を形成していたため、電
極表面における凹部の隅が角張って形成されていたが、
本第１実施例の電極構造では、複数の下地凸部３を電極
層４で覆うことにより電極表面に凹凸を形成するように
したので、図１に示すごとく電極表面における凹部の隅
４ａが丸みをもって形成される。
【００１４】ところで、ワイヤボンディングに際して
は、図３（ａ）に示すように、ワイヤ先端に形成したボ
ール５を電極層４の表面に所定のボンディング荷重Ｆを
もって押し付けながら、図３（ｂ）に示すように、超音
波振動を加えつつボンディングツール（キャリラリ等）
６の先端部でボール５を押し潰し、電極層４とボール５
の合金形成によりボンディングワイヤ７の一端を電極部
に圧着する。その際、従来技術と同様にボール５にミク
ロ的な塑性変形が起こり、より小さなボンディング荷重
Ｆ（より小さなボール潰れ径）をもって電極部にダメー
ジを与えることなく十分な接合強度を得ることができ
る。また、ボンィング荷重Ｆによる応力が、電極表面の
凸部のエッジ部分とともに凹部の隅４ａにも集中するこ
とになるが、本第１実施例では上述のごとく凹部の隅４
ａが丸みをもって形成されているため、従来に比較して
凹部の隅４ａへの応力集中を緩和することができ、これ
に起因した電極部のクラック発生を抑えることが可能で
ある。
は、図３（ａ）に示すように、ワイヤ先端に形成したボ
ール５を電極層４の表面に所定のボンディング荷重Ｆを
もって押し付けながら、図３（ｂ）に示すように、超音
波振動を加えつつボンディングツール（キャリラリ等）
６の先端部でボール５を押し潰し、電極層４とボール５
の合金形成によりボンディングワイヤ７の一端を電極部
に圧着する。その際、従来技術と同様にボール５にミク
ロ的な塑性変形が起こり、より小さなボンディング荷重
Ｆ（より小さなボール潰れ径）をもって電極部にダメー
ジを与えることなく十分な接合強度を得ることができ
る。また、ボンィング荷重Ｆによる応力が、電極表面の
凸部のエッジ部分とともに凹部の隅４ａにも集中するこ
とになるが、本第１実施例では上述のごとく凹部の隅４
ａが丸みをもって形成されているため、従来に比較して
凹部の隅４ａへの応力集中を緩和することができ、これ
に起因した電極部のクラック発生を抑えることが可能で
ある。
【００１５】さらに、本第１実施例の電極形成方法にお
いては、半導体基板１上に複数の下地凸部３ａを形成す
るにあたり、下地層３の所定箇所を完全にエッチングし
て下地凸部３ａを形成するため、従来のように電極表面
を所定の深さでエッチングする（完全にエッチングしな
い）場合に比較して、エッチング量による凹凸寸法のバ
ラツキやオーバーエッチングによる電極層の欠落不良が
生じことがなく、製造管理が非常に容易である。また、
電極形成領域に電極材料を付着させることで電極層４の
表面に凹凸が形成されるため、電極表面が高い清浄度を
もって形成される。したがって、従来技術のようにレジ
ストパターンによって電極表面が汚れてしまうことがな
く、金属間の合金形成が阻害されるといった不都合は解
消される。
いては、半導体基板１上に複数の下地凸部３ａを形成す
るにあたり、下地層３の所定箇所を完全にエッチングし
て下地凸部３ａを形成するため、従来のように電極表面
を所定の深さでエッチングする（完全にエッチングしな
い）場合に比較して、エッチング量による凹凸寸法のバ
ラツキやオーバーエッチングによる電極層の欠落不良が
生じことがなく、製造管理が非常に容易である。また、
電極形成領域に電極材料を付着させることで電極層４の
表面に凹凸が形成されるため、電極表面が高い清浄度を
もって形成される。したがって、従来技術のようにレジ
ストパターンによって電極表面が汚れてしまうことがな
く、金属間の合金形成が阻害されるといった不都合は解
消される。
【００１６】図４は本発明に係わる半導体デバイスの電
極構造の第２実施例を説明する要部断面図である。図２
に示す電極構造において、１１は例えばＳｉ基板からな
る半導体基板であり、この半導体基板１１の一方の面
（図例では上面）には例えば熱Ｓｉ酸化膜からなる絶縁
層１２が形成されている。また、絶縁層２の表面には所
定の配列ピッチで例えば化学気相成長によるＳｉＯ2 あ
るいはスパッタリングによる金属材料（Ａｌ等）からな
る複数の下地凸部１３ａが形成されている。さらに、こ
れら下地凸部３ａの上には例えばＢＰＳＧ（ｂｏｒｏｐ
ｈｏｓｐｈｏｓｉｌｉｃａｔｅ−ｇｌａｓｓ）やＰＳＧ
（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ−ｇｌａｓｓ）とい
った粘性を有する層間材料からなる中間層１４が積層さ
れており、この中間層１４によって下地凸部１３ａが覆
われている。そして、中間層１４の表面には例えばＡｌ
−Ｓｉ１％などの電極材料からなる電極層１５が積層さ
れている。
極構造の第２実施例を説明する要部断面図である。図２
に示す電極構造において、１１は例えばＳｉ基板からな
る半導体基板であり、この半導体基板１１の一方の面
（図例では上面）には例えば熱Ｓｉ酸化膜からなる絶縁
層１２が形成されている。また、絶縁層２の表面には所
定の配列ピッチで例えば化学気相成長によるＳｉＯ2 あ
るいはスパッタリングによる金属材料（Ａｌ等）からな
る複数の下地凸部１３ａが形成されている。さらに、こ
れら下地凸部３ａの上には例えばＢＰＳＧ（ｂｏｒｏｐ
ｈｏｓｐｈｏｓｉｌｉｃａｔｅ−ｇｌａｓｓ）やＰＳＧ
（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ−ｇｌａｓｓ）とい
った粘性を有する層間材料からなる中間層１４が積層さ
れており、この中間層１４によって下地凸部１３ａが覆
われている。そして、中間層１４の表面には例えばＡｌ
−Ｓｉ１％などの電極材料からなる電極層１５が積層さ
れている。
【００１７】続いて、本第２実施例における半導体デバ
イスの電極形成方法について図５を参照しながら説明す
る。先ず、図５（ａ）に示すように、Ｓｉ基板からなる
半導体基板１１上に熱Ｓｉ酸化膜からなる絶縁層１２を
形成したのち、上記第１実施例と同様に、気相成長によ
るＳｉＯ2 膜にて下地凸部１３ａのベースとなる下地層
を形成し、さらに下地層の所定箇所をエッチングによっ
て除去することにより、半導体基板１１の電極形成領域
に絶縁層１２を介して複数の下地凸部１３ａを形成す
る。
イスの電極形成方法について図５を参照しながら説明す
る。先ず、図５（ａ）に示すように、Ｓｉ基板からなる
半導体基板１１上に熱Ｓｉ酸化膜からなる絶縁層１２を
形成したのち、上記第１実施例と同様に、気相成長によ
るＳｉＯ2 膜にて下地凸部１３ａのベースとなる下地層
を形成し、さらに下地層の所定箇所をエッチングによっ
て除去することにより、半導体基板１１の電極形成領域
に絶縁層１２を介して複数の下地凸部１３ａを形成す
る。
【００１８】次いで、図５（ｂ）に示すように、予め熱
処理によって適度な粘性をもたせた層間材料（例えばＢ
ＰＳＧ、ＰＳＧ等）を半導体基板１１の電極形成領域に
流し込んだのち、その層間材料を硬化させて中間層１４
を形成する。このとき、絶縁層１２の上に形成されてい
る複数の下地凸部１３ａは中間層１４によって覆われた
状態となり、この状態で中間層１４の表面には下地凸部
１３ａに対応した凹凸が形成される。
処理によって適度な粘性をもたせた層間材料（例えばＢ
ＰＳＧ、ＰＳＧ等）を半導体基板１１の電極形成領域に
流し込んだのち、その層間材料を硬化させて中間層１４
を形成する。このとき、絶縁層１２の上に形成されてい
る複数の下地凸部１３ａは中間層１４によって覆われた
状態となり、この状態で中間層１４の表面には下地凸部
１３ａに対応した凹凸が形成される。
【００１９】続いて、半導体基板１１の電極形成領域に
例えばＡｌ−Ｓｉ１％などの電極材料をスパッタリング
により付着させることによって、中間層１４の表面に電
極層１５を積層させる。このとき、電極材料は中間層１
４の表面に均一に堆積するため、電極層１５の表面にも
中間層１４と同様の凹凸が形成される。これにより、図
４に示した半導体デバイスの電極構造が得られる。
例えばＡｌ−Ｓｉ１％などの電極材料をスパッタリング
により付着させることによって、中間層１４の表面に電
極層１５を積層させる。このとき、電極材料は中間層１
４の表面に均一に堆積するため、電極層１５の表面にも
中間層１４と同様の凹凸が形成される。これにより、図
４に示した半導体デバイスの電極構造が得られる。
【００２０】このように本第２実施例の電極構造におい
ては、電極部の下地部分に複数の下地凸部１３ａを形成
し、その上に中間層１４を介して電極層１５を積層した
構成となっているため、中間層１４を形成する層間材料
の粘性を適宜調整することにより、電極層１５の表面に
上記複数の下地凸部１３ａに対応した滑らかな凹凸を形
成することができる。したがって、ワイヤボンディング
に際しては、ボンディング荷重による電極層１５での応
力集中を極力回避できるようになるため、応力集中に起
因した電極部のクラック発生をより確実に防止すること
が可能となる。
ては、電極部の下地部分に複数の下地凸部１３ａを形成
し、その上に中間層１４を介して電極層１５を積層した
構成となっているため、中間層１４を形成する層間材料
の粘性を適宜調整することにより、電極層１５の表面に
上記複数の下地凸部１３ａに対応した滑らかな凹凸を形
成することができる。したがって、ワイヤボンディング
に際しては、ボンディング荷重による電極層１５での応
力集中を極力回避できるようになるため、応力集中に起
因した電極部のクラック発生をより確実に防止すること
が可能となる。
【００２１】また、図６に示すように、ワイヤ先端に形
成したボール１６を電極層１５の表面に所定のボンディ
ング荷重Ｆをもって押し付けた場合、電極表面の凹凸部
分の頂点１５ａにボール１６の表面が局部的に接触する
ことになるため、そこを起点に金属間での拡散が起こり
やすくなる。これにより、電極層１５とボール１６の合
金形成が促進されるため、電極表面に対するボンディン
グワイヤの接合性が著しく向上する。
成したボール１６を電極層１５の表面に所定のボンディ
ング荷重Ｆをもって押し付けた場合、電極表面の凹凸部
分の頂点１５ａにボール１６の表面が局部的に接触する
ことになるため、そこを起点に金属間での拡散が起こり
やすくなる。これにより、電極層１５とボール１６の合
金形成が促進されるため、電極表面に対するボンディン
グワイヤの接合性が著しく向上する。
【００２２】ところで、上述のごとく電極層の表面に凹
凸が形成されていると、ワイヤボンディングに際して電
極部の画像を光学カメラにて取り込むときに、電極表面
に照射された光が凹凸部分で乱反射してしまい、光学カ
メラにて取り込んだ電極画像が不鮮明になることも懸念
される。そこで、そうした懸念を解消すべく以下に本発
明の第３実施例を説明する。
凸が形成されていると、ワイヤボンディングに際して電
極部の画像を光学カメラにて取り込むときに、電極表面
に照射された光が凹凸部分で乱反射してしまい、光学カ
メラにて取り込んだ電極画像が不鮮明になることも懸念
される。そこで、そうした懸念を解消すべく以下に本発
明の第３実施例を説明する。
【００２３】図７は本発明に係わる半導体デバイスの電
極構造の第３実施例を説明する要部断面図である。図７
に示す電極構造においては、上記第２実施例と同様に、
半導体基板２１上に絶縁層２２を介して複数の下地凸部
２３ａが形成されており、その上に中間層２４と電極層
２５とが順に積層された構成になっている。そして、特
に構造上の特徴部分として、先の図４に示した第２実施
例の場合は電極層１５の表面に凹凸が形成されていた
が、本第３実施例の場合は電極層２５の表面が平坦に形
成されている。
極構造の第３実施例を説明する要部断面図である。図７
に示す電極構造においては、上記第２実施例と同様に、
半導体基板２１上に絶縁層２２を介して複数の下地凸部
２３ａが形成されており、その上に中間層２４と電極層
２５とが順に積層された構成になっている。そして、特
に構造上の特徴部分として、先の図４に示した第２実施
例の場合は電極層１５の表面に凹凸が形成されていた
が、本第３実施例の場合は電極層２５の表面が平坦に形
成されている。
【００２４】ここで、本第３実施例における半導体デバ
イスの電極形成方法を説明する。先ず、上記第２実施例
と同様に、半導体基板２１上に絶縁層２２を介して複数
の下地凸部２３ａを形成する。次いで、半導体基板２１
の電極形成領域に粘性を有する層間材料を流し込んだの
ち、その層間材料を熱処理により溶融し、さらに溶融し
た層間材料を硬化させて下地凸部２３ａよりも硬度の低
い中間層２４を形成する。
イスの電極形成方法を説明する。先ず、上記第２実施例
と同様に、半導体基板２１上に絶縁層２２を介して複数
の下地凸部２３ａを形成する。次いで、半導体基板２１
の電極形成領域に粘性を有する層間材料を流し込んだの
ち、その層間材料を熱処理により溶融し、さらに溶融し
た層間材料を硬化させて下地凸部２３ａよりも硬度の低
い中間層２４を形成する。
【００２５】このとき、半導体基板２１の電極形成領域
に層間材料を流し込んだだけでは、材料自体の粘性によ
って上記第２実施例のごとく中間層２４の表面に下地凸
部２３ａに対応した凹凸が形成されることになる。しか
しながら本第３実施例のように、電極形成領域に流し込
んだ層間材料を熱処理によって溶融すると、層間材料の
粘性が失われて表面が滑らかになるため、中間層２４の
表面は平坦に形成されることになる。
に層間材料を流し込んだだけでは、材料自体の粘性によ
って上記第２実施例のごとく中間層２４の表面に下地凸
部２３ａに対応した凹凸が形成されることになる。しか
しながら本第３実施例のように、電極形成領域に流し込
んだ層間材料を熱処理によって溶融すると、層間材料の
粘性が失われて表面が滑らかになるため、中間層２４の
表面は平坦に形成されることになる。
【００２６】最後は、上記第２実施例と同様に、半導体
基板２１の電極形成領域に例えばＡｌ−Ｓｉ１％などの
電極材料をスパッタリングにより付着させることによっ
て、中間層２４の表面に電極層１５を積層させる。この
とき、電極材料は中間層２４の表面に均一に堆積するた
め、電極層２５の表面は中間層２４と同様に平坦に形成
される。これにより、図７に示す半導体デバイスの電極
構造が得られる。
基板２１の電極形成領域に例えばＡｌ−Ｓｉ１％などの
電極材料をスパッタリングにより付着させることによっ
て、中間層２４の表面に電極層１５を積層させる。この
とき、電極材料は中間層２４の表面に均一に堆積するた
め、電極層２５の表面は中間層２４と同様に平坦に形成
される。これにより、図７に示す半導体デバイスの電極
構造が得られる。
【００２７】このように本第３実施例の電極構造におい
ては、電極部２５の表面が平坦に形成されているため、
ワイヤボンディングに際して電極部の画像を光学カメラ
にて取り込むときに、電極表面で光の乱反射が起こら
ず、鮮明な電極画像を得ることができる。さらに、見か
け上は電極層２５の表面が平坦に形成されているが、図
８に示すように、ワイヤ先端に形成したボール２６を電
極層２５の表面に所定のボンディング荷重Ｆをもって押
し付けることにより、下地凸部２３よりも硬度の低い中
間層２４に凹みが生じ、これによって電極層２５の表面
に凹凸が形成される。したがって、ボール２６を圧着し
たときに形成される電極表面の凹凸によって上記第１及
び第２実施例と同様にボール（金ボール）２６にミクロ
的な塑性変形が起こり、より小さなボンディング荷重Ｆ
（より小さなボール潰れ径）をもって電極部にダメージ
を与えることなく十分な接合強度を得ることができる。
ては、電極部２５の表面が平坦に形成されているため、
ワイヤボンディングに際して電極部の画像を光学カメラ
にて取り込むときに、電極表面で光の乱反射が起こら
ず、鮮明な電極画像を得ることができる。さらに、見か
け上は電極層２５の表面が平坦に形成されているが、図
８に示すように、ワイヤ先端に形成したボール２６を電
極層２５の表面に所定のボンディング荷重Ｆをもって押
し付けることにより、下地凸部２３よりも硬度の低い中
間層２４に凹みが生じ、これによって電極層２５の表面
に凹凸が形成される。したがって、ボール２６を圧着し
たときに形成される電極表面の凹凸によって上記第１及
び第２実施例と同様にボール（金ボール）２６にミクロ
的な塑性変形が起こり、より小さなボンディング荷重Ｆ
（より小さなボール潰れ径）をもって電極部にダメージ
を与えることなく十分な接合強度を得ることができる。
【００２８】図９は実施例における下地凸部の配置形態
を示す平面図である。先ず、図９（ａ）においては、半
導体基板の電極形成領域Ｓに対して複数の下地凸部３ａ
がマトリックス状に配置されている。これに対して図９
（ｂ）では、半導体基板の電極形成領域Ｓに対して複数
の下地凸部３ａがグリッド状に配置されている。一方、
図９（ｃ）においては、上記（ａ）と同様に半導体基板
の電極形成領域Ｓに対して複数の下地凸部３ａがマトリ
ックス状に配置されているが、個々の下地凸部３ａの形
状が異なっている。すなわち、図９（ａ），（ｂ）では
下地凸部３ａがいずれも角柱状に形成されているが、図
９（ｃ）では下地凸部３ａが円柱状に形成されている。
なお、上述した下地凸部３ａの配置形態は一例として挙
げたものであり、それ以外にも種々の配置形態が考えら
れることは言うまでもない。
を示す平面図である。先ず、図９（ａ）においては、半
導体基板の電極形成領域Ｓに対して複数の下地凸部３ａ
がマトリックス状に配置されている。これに対して図９
（ｂ）では、半導体基板の電極形成領域Ｓに対して複数
の下地凸部３ａがグリッド状に配置されている。一方、
図９（ｃ）においては、上記（ａ）と同様に半導体基板
の電極形成領域Ｓに対して複数の下地凸部３ａがマトリ
ックス状に配置されているが、個々の下地凸部３ａの形
状が異なっている。すなわち、図９（ａ），（ｂ）では
下地凸部３ａがいずれも角柱状に形成されているが、図
９（ｃ）では下地凸部３ａが円柱状に形成されている。
なお、上述した下地凸部３ａの配置形態は一例として挙
げたものであり、それ以外にも種々の配置形態が考えら
れることは言うまでもない。
【００２９】
【発明の効果】以上、説明したように本発明によれば、
半導体基板上の電極形成領域に絶縁層を介して複数の下
地凸部を形成することにより、下地凸部に対応した凹凸
が電極表面に形成されるようになるため、ワイヤボンデ
ィングに際しては、従来技術と同様により小さなボンデ
ィング荷重をもって十分な接合強度を得ることができ
る。これにより、デバイス（特に電極部）へのダメージ
を軽減できるうえ、ワイヤボンディング時のボール潰れ
径が小さくなるため、パッドピッチの縮小化を図ること
ができる。さらに、電極表面においては凹部の隅が丸み
をもって形成されるようになるため、ワイヤボンディン
グ時の押圧荷重による凹部の隅への応力集中を緩和でき
るようになり、そこを起点とした電極部のクラック発生
を抑制し、信頼性に優れた半導体デバイスを提供するこ
とが可能となる。また、電極形成領域に電極材料を付着
させるだけで電極表面に凹凸を形成できるため、電極表
面がきわめて清浄となり、有機物等の付着によって金属
間の合金形成が阻害されるといった不都合も解消され
る。加えて、半導体デバイスの電極形成に際しては、下
地凸部のベースとなる下地層の所定箇所を完全にエッチ
ングすることで電極表面に所望の凹凸を形成できるた
め、従来技術のようにエッチング量による電極表面での
凹凸寸法のバラツキやオーバーエッチングによる電極層
の欠落不良が生じることがなく、製造管理がきわめて容
易になる。
半導体基板上の電極形成領域に絶縁層を介して複数の下
地凸部を形成することにより、下地凸部に対応した凹凸
が電極表面に形成されるようになるため、ワイヤボンデ
ィングに際しては、従来技術と同様により小さなボンデ
ィング荷重をもって十分な接合強度を得ることができ
る。これにより、デバイス（特に電極部）へのダメージ
を軽減できるうえ、ワイヤボンディング時のボール潰れ
径が小さくなるため、パッドピッチの縮小化を図ること
ができる。さらに、電極表面においては凹部の隅が丸み
をもって形成されるようになるため、ワイヤボンディン
グ時の押圧荷重による凹部の隅への応力集中を緩和でき
るようになり、そこを起点とした電極部のクラック発生
を抑制し、信頼性に優れた半導体デバイスを提供するこ
とが可能となる。また、電極形成領域に電極材料を付着
させるだけで電極表面に凹凸を形成できるため、電極表
面がきわめて清浄となり、有機物等の付着によって金属
間の合金形成が阻害されるといった不都合も解消され
る。加えて、半導体デバイスの電極形成に際しては、下
地凸部のベースとなる下地層の所定箇所を完全にエッチ
ングすることで電極表面に所望の凹凸を形成できるた
め、従来技術のようにエッチング量による電極表面での
凹凸寸法のバラツキやオーバーエッチングによる電極層
の欠落不良が生じることがなく、製造管理がきわめて容
易になる。
【図１】本発明に係わる半導体デバイスの電極構造の第
１実施例を説明する要部断面図である。
１実施例を説明する要部断面図である。
【図２】第１実施例における半導体デバイスの電極形成
方法を説明する図である。
方法を説明する図である。
【図３】第１実施例におけるボール圧着状態を説明する
図である。
図である。
【図４】本発明に係わる半導体デバイスの電極構造の第
２実施例を説明する要部断面図である。
２実施例を説明する要部断面図である。
【図５】第２実施例における半導体デバイスの電極形成
方法を説明する図である。
方法を説明する図である。
【図６】第２実施例におけるボール圧着状態を説明する
図である。
図である。
【図７】本発明に係わる半導体デバイスの電極構造の第
３実施例を説明する要部断面図である。
３実施例を説明する要部断面図である。
【図８】第３実施例におけるボール圧着状態を説明する
図である。
図である。
【図９】実施例における下地凸部の配置形態を示す平面
図である。
図である。
１，１１，２１ 半導体基板 ２，１２，２２ 絶縁層 ３ａ，１３ａ，２３ａ 下地凸部 ４，１５，２５ 電極層 １４，２４ 中間層
Claims (5)
- 【請求項１】 半導体基板上の回路形成領域の周辺に複
数の電極部を有し、前記電極部の各々にボンディングワ
イヤが接続される半導体デバイスにおいて、 前記電極部は、前記半導体基板上の電極形成領域に絶縁
層を介して形成された複数の下地凸部と該下地凸部を覆
う状態で積層された電極層とによって構成されているこ
とを特徴とする半導体デバイスの電極構造。 - 【請求項２】 請求項１記載の半導体デバイスの電極形
成方法であって、 先ず、前記半導体基板上の前記電極形成領域に前記絶縁
層を介して下地層を積層し、 次いで、前記下地層の所定箇所をエッチングによって除
去することにより、前記半導体基板上に前記絶縁層を介
して前記複数の下地凸部を形成し、 続いて、前記電極形成領域に電極材料を付着させること
により、前記複数の下地凸部を前記電極層にて覆うこと
を特徴とする半導体デバイスの電極形成方法。 - 【請求項３】 前記複数の下地凸部と前記電極層との間
に中間層が介在していることを特徴とする請求項１記載
の半導体デバイスの電極構造。 - 【請求項４】 請求項３記載の半導体デバイスの電極形
成方法であって、 先ず、前記半導体基板上の前記電極形成領域に前記絶縁
層を介して下地層を積層し、 次に、前記下地層の所定箇所をエッチングによって除去
することにより、前記半導体基板上に前記絶縁層を介し
て前記複数の下地凸部を形成し、 次いで、前記電極形成領域に粘性を有する層間材料を流
し込んだのち、該層間材料を硬化させて前記中間層を形
成し、 続いて、前記中間層の表面に前記電極層を積層させるこ
とを特徴とする半導体デバイスの電極形成方法。 - 【請求項５】 請求項３記載の半導体デバイスの電極形
成方法であって、 先ず、前記半導体基板上の前記電極形成領域に前記絶縁
層を介して下地層を積層し、 次に、前記下地層の所定箇所をエッチングによって除去
することにより、前記半導体基板上に前記絶縁層を介し
て前記複数の下地凸部を形成し、 次いで、前記電極形成領域に粘性を有する層間材料を流
し込んだのち、該層間材料を熱処理により溶融し、さら
に溶融した層間材料を硬化させて前記下地凸部よりも硬
度の低い前記中間層を形成し、 続いて、前記中間層の表面に前記電極層を積層させるこ
とを特徴とする半導体デバイスの電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22263394A JP3451740B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体デバイスとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22263394A JP3451740B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体デバイスとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864632A true JPH0864632A (ja) | 1996-03-08 |
| JP3451740B2 JP3451740B2 (ja) | 2003-09-29 |
Family
ID=16785517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22263394A Expired - Fee Related JP3451740B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体デバイスとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451740B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
| EP2339622A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | Wirebonding Process |
| KR20130118009A (ko) * | 2012-04-19 | 2013-10-29 | 삼성전자주식회사 | 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지 |
| US12543576B2 (en) | 2021-07-16 | 2026-02-03 | Denso Corporation | Semiconductor device |
-
1994
- 1994-08-23 JP JP22263394A patent/JP3451740B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396787B1 (ko) * | 2001-11-13 | 2003-09-02 | 엘지전자 주식회사 | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 |
| EP2339622A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | Wirebonding Process |
| KR20130118009A (ko) * | 2012-04-19 | 2013-10-29 | 삼성전자주식회사 | 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지 |
| US12543576B2 (en) | 2021-07-16 | 2026-02-03 | Denso Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3451740B2 (ja) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827326A (en) | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off | |
| JPH11297873A (ja) | 半導体装置およびその製造方法 | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JP3451740B2 (ja) | 半導体デバイスとその製造方法 | |
| JPH118264A (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| US7045894B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| CN1211847C (zh) | 在有源的电路之上敷金属焊盘 | |
| JP2002324797A (ja) | 半導体装置及びその製造方法 | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH05235003A (ja) | 半田バンプ形成方法およびそのためのマスク | |
| CN110690119A (zh) | 半导体装置及半导体装置的制造方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| JPH04348047A (ja) | 半導体集積回路電極 | |
| JPH09275108A (ja) | 突起電極の構造およびその形成方法 | |
| JPS6142155A (ja) | 半導体基板の製造方法 | |
| JPH0499033A (ja) | 半導体装置とその製造方法 | |
| JPH01233741A (ja) | 半導体装置の製造方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |