JPH086823A - マイクロコンピュータの異常信号出力方法 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータの暴走を監視するＷＤ
監視回路の簡略化と暴走検出性能を高める。 【構成】 割込み指令があると、通常の処理ルーチンを
中断して割込み処理ルーチンを実行するマイクロコンピ
ュータにおいて、通常の処理プログラムの所定のブロッ
ク毎に異常判定用フラグをセットし、それ以外の処理ブ
ロックでは異常判定用フラグをリセットするようにする
と共に、割込み処理のプログラムの実行時に、異常判定
用フラグを読み込み、異常判定用フラグに対応するレベ
ルの異常判定用信号を出力するようにし、出力される異
常判定用信号のレベルの状態から異常の有無を判定す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
を用いて制御を行うコントローラにおいて、マイクロコ
ンピュータの暴走を検知し異常判定信号を出力する方法
に関する。

【０００２】

【従来の技術】従来の、マイクロコンピュータの暴走を
監視し、マイクロコンピュータの暴走を検知する方法
が、特公昭６０−３２２１７号明細書及び特開平６−１
２２９３号明細書で開示されている。

【０００３】上記特公昭６０−３２２１７号明細書で
は、割込み機能を有する制御用コンピュータにおいて、
メイン処理及び割込み処理で異常判定用信号をそれぞれ
異なったレベルに設定し、出力することにより、通常は
メイン処理又は割込み処理が所定の周期で交互に行われ
るため、Ｈiレベル及びＬoレベルの時間がそれぞれ所定
の時間継続され、所定の周期のパルス、すなわちウォッ
チドッグ（以下ＷＤと呼ぶ）パルスが異常判定用信号と
して出力され、異常判定用信号が同一レベルを所定時間
以上継続した場合に異常と判定して異常判定信号を出力
する装置が開示されている。

【０００４】また、上記特開平６−１２２９３号明細書
では、割込み機能を有するマイクロコンピュータにおい
て、割込み処理のルーチンの中で割込みがかかったこと
を確認するための割込み確認フラグをセットし、メイン
処理のルーチンで割込み確認フラグの状態を検出し、通
常は割込み確認フラグがセットされていると同割込み確
認フラグをリセットした後、出力ポートの出力が反転し
て出力されるため、Ｈiレベル及びＬoレベルの時間がそ
れぞれ所定の時間継続され、所定の周期のパルスが異常
判定用信号としてのＷＤパルスとして出力され、異常判
定用信号が同一レベルを所定時間以上継続した場合、す
なわち上記ＷＤパルスが所定時間以内に入力されなかっ
た場合に異常と判定して所定の安全措置を行うマイクロ
コンピュータの暴走防止方法が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、プログ
ラム暴走が起こると、ＷＤパルスが出力されなくなる場
合と、例えば、メイン処理におけるＷＤパルス出力処理
を含むメイン処理の無限ループ（暴走）のように、ＷＤ
パルスの周期又はＨiレベル及びＬoレベルの時間が正常
時に比べて変化する場合とがあり、プログラム暴走を検
出するためのＷＤ監視回路においては、無パルスの検出
と共にＷＤパルスの周期並びにＨiレベル及びＬoレベル
の時間の監視を行う高機能な回路が必要であった。

【０００６】

【課題を解決するための手段】したがって、本発明の特
許請求の範囲における請求項１は、割込み指令がある
と、通常の処理ルーチンを中断して割込み処理ルーチン
を実行するマイクロコンピュータにおいて、通常の処理
プログラムの所定のブロック毎に異常判定用フラグをセ
ットし、それ以外の処理ブロックでは異常判定用フラグ
をリセットするようにすると共に、割込み処理のプログ
ラムの実行時に、異常判定用フラグを読み込み、異常判
定用フラグに対応するレベルの異常判定用信号を出力す
るようにし、出力される異常判定用信号のレベルの状態
から異常の有無を判定するようにしたことを特徴とする
マイクロコンピュータの異常信号出力方法を提供するこ
とにある。

【０００７】更に、本発明の特許請求の範囲における請
求項２は、上記請求項１の割込み処理のプログラムの先
頭において、割込みを禁止する処理の後に、上記異常判
定用フラグを読み込み、該異常判定用フラグに対応する
レベルの異常判定用信号を出力するようにしたことを特
徴とするマイクロコンピュータの異常信号出力方法を提
供することにある。

【０００８】本発明の特許請求の範囲における請求項３
は、上記請求項１から更に、上記各処理ブロック内に割
込みを禁止して処理を行うサブブロックを設定し、該各
割込み禁止区間では上記異常判定用フラグを上記設定と
相反する状態に設定するようにしたことを特徴とするマ
イクロコンピュータの異常信号出力方法を提供すること
にある。

【０００９】また、本発明の特許請求の範囲における請
求項４は、上記請求項２から更に、メイン処理のプログ
ラムと非同期し、上記割込み処理が所定の周期で割り込
む、定時割込み処理を行う場合において、メイン処理の
プログラムにおける前半の各処理ブロックの先頭で、上
記各異常判定用フラグをセット又はリセットするように
それぞれ設定し、メイン処理のプログラムにおける後半
の各処理ブロックの先頭で、上記各異常判定用フラグ
を、上記前半の各処理ブロックで設定された異常判定用
フラグと相反する状態に設定し、割込み処理のプログラ
ムの最後に割込み禁止を解除し、メイン処理に復帰させ
る割込み許可処理を行うようにしたことを特徴とするマ
イクロコンピュータの異常信号出力方法を提供すること
にある。

【００１０】更にまた、本発明の特許請求の範囲におけ
る請求項５は、上記請求項１から更に、割込み処理以外
のメイン処理のプログラムと同期し、所定の周期で割り
込む、同期割込み処理を行う場合において、メイン処理
のプログラムにおける各処理ブロックの先頭で、上記異
常判定用フラグをセット又はリセットするようにそれぞ
れ設定し、割込み処理のプログラムにおいて、先頭にあ
る割込みを禁止する処理の後に、カウンタを加算する処
理を行い、割込み処理のプログラムの最後に割込み禁止
を解除し、メイン処理に復帰させる割込み許可処理を行
い、割込み処理のプログラムで、上記カウンタが少なく
とも１つの所定の数値になると、そのときの上記異常判
定用フラグを読み込み、該異常判定用フラグに対応する
レベルの異常判定用信号を出力し、上記異常判定用信号
が交互に相反するレベルとなるように、上記異常判定用
フラグを設定したことを特徴とするマイクロコンピュー
タの異常信号出力方法を提供することにある。

【００１１】本発明の特許請求の範囲における請求項６
は、上記請求項３から更に、メイン処理のプログラムに
おける各処理ブロックの先頭で、上記異常判定用フラグ
をセット又はリセットするようにそれぞれ設定し、上記
各処理ブロック内に割込み禁止区間を設定し、該各割込
み禁止区間の先頭で、上記異常判定用フラグを、各処理
ブロックの先頭で設定した状態と相反する状態にそれぞ
れ設定し、上記割込み禁止区間の最後で、上記異常判定
用フラグを、各処理ブロックの先頭で設定した状態と同
じ状態に設定し、割込み処理のプログラムにおいて、先
頭にある割込みを禁止する処理の後に、上記各異常判定
用フラグと同じレベルの異常判定用信号を出力し、割込
み処理のプログラムの最後に割込み禁止を解除し、メイ
ン処理に復帰させる割込み許可処理を行うことを特徴と
するマイクロコンピュータの異常信号出力方法を提供す
ることにある。

【００１２】

【作用及び効果】本発明の特許請求の範囲の請求項１に
記載の方法は、異常判定用信号の出力状態を割込み処理
以外のメイン処理内で設定される異常判定用フラグから
決定し、異常判定用信号の出力処理を割込み処理内で行
うことにより、割込み機能を有するマイクロコンピュー
タの割込み処理以外の処理及び割込み処理での暴走とい
った異常動作に対して、マイクロコンピュータから出力
される異常判定用信号はＨiレベル又はＬoレベル一定と
なるようにしたことから、マイクロコンピュータの暴走
を監視するＷＤ監視回路は、無パルス状態のみを検出す
ればよく、非常に簡単で安価な構成の回路で形成するこ
とができる。

【００１３】また、本発明の特許請求の範囲の請求項２
に記載の方法は、割込み処理のプログラムの先頭におい
て、割込みを禁止する処理の後に、上記異常判定用フラ
グを読み込み、該異常判定用フラグに対応するレベルの
異常判定用信号を出力するようにしたことから、１つの
割込み処理中に次々と他の割込み処理が行われることに
より、マイクロコンピュータが正常に動作している場合
でも異常判定用信号が同一レベル一定となることを防ぐ
ことから、ＷＤ監視回路は、より精度よく簡単にマイク
ロコンピュータの暴走を検出することができる。

【００１４】また、本発明の特許請求の範囲の請求項３
に記載の方法は、パルス状のＷＤ信号の周期、Ｈiレベ
ル時間及びＬoレベル時間の検出ができる高機能なＷＤ
監視回路を使用する場合においては、割込み禁止機能が
正常に作動しているかどうかも検出することができ、よ
り高度な暴走検出機能を備えることができる。

【００１５】更に、本発明の特許請求の範囲の請求項４
に記載の方法は、割込み処理がメイン処理のプログラム
と非同期に所定の周期で行われる場合において、メイン
処理の前半の処理ブロックと後半の処理ブロックで設定
される異常判定フラグを相反する状態に設定することに
より、ＷＤ監視回路は、より精度よく簡単にマイクロコ
ンピュータの暴走を検出することができる。

【００１６】更にまた、本発明の特許請求の範囲の請求
項５に記載の方法は、割込み処理がメイン処理のプログ
ラムと同期して所定の周期で行われる場合において、割
込み処理で、先頭にある割込みを禁止する処理の後に、
カウンタを加算する処理を行い、上記カウンタが少なく
とも１つの所定の数値になるとそのときの上記異常判定
用フラグを読み込み、該異常判定用フラグに対応するレ
ベルの異常判定用信号を出力し、上記異常判定用信号が
交互に相反するレベルとなるように、上記異常判定用フ
ラグを設定することにより、ＷＤ監視回路は、より精度
よく簡単にマイクロコンピュータの暴走を検出すること
ができる。

【００１７】また、本発明の特許請求の範囲の請求項６
に記載の方法は、各割込み禁止区間の先頭で、上記異常
判定用フラグを、各処理ブロックの先頭で設定した状態
と相反する状態にそれぞれ設定し、上記割込み禁止区間
の最後で、上記異常判定用フラグを、各処理ブロックの
先頭で設定した状態と同じ状態に設定することから、パ
ルス状のＷＤ信号の周期、Ｈiレベル時間及びＬoレベル
時間の検出ができる高機能なＷＤ監視回路を使用する場
合においては、割込み禁止機能が正常に作動しているか
どうかをより確実に検出することができ、更に高度な暴
走検出機能を備えることができる。

【００１８】

【実施例】次に、図面に示す実施例に基づき、本発明に
ついて詳細に説明する。図１は、本発明のマイクロコン
ピュータの異常信号出力方法が適用される、マイクロコ
ンピュータと異常判定用信号、すなわちＷＤ信号の監視
回路を主な構成要素とするマイクロコンピュータシステ
ムを示した概略ブロック図である。

【００１９】図１において、１は、本発明の異常信号出
力方法を適用したマイクロコンピュータ（以下マイコン
と呼ぶ）を示し、２は、マイコン１からのＷＤ信号の状
態を監視し、ＷＤ信号からマイコン１の暴走を検知する
とマイコン１に暴走状態検知信号を出力するＷＤ監視回
路であり、上記マイコン１のＷＤ信号出力端子が、該Ｗ
Ｄ監視回路の入力端子に接続され、ＷＤ監視回路２の正
常／異常判定信号出力端子（以下出力端子と呼ぶ）がマ
イコン１のリセット端子に接続されている。

【００２０】また、上記ＷＤ監視回路２の出力端子は、
マイコン１のリセット端子の代わりに、システムの電源
を遮断したり、警告灯を点灯させるなどの安全処理又は
警告処理を行う他の装置に接続されてもよく、これらの
装置は、ＷＤ監視回路２からの正常／異常判定信号によ
って所定の作動を行うものである。

【００２１】ここで、ＷＤ監視回路２は、パルス信号
と、Ｈi又はＬoレベル一定の信号とを識別できればよ
く、このような回路は公知のものとしてよく知られてお
り、一例を図２で示している。図２で示したＷＤ監視回
路は、特開平５−１３４８９９号明細書で開示されたも
のであり、パルス状のＷＤ信号をそのデューティ比に対
応した電圧に変換する積分回路を備え、該積分回路によ
って変換された電圧を所定の基準値を設定した比較回路
によってパルス信号か否かを判定することができる。

【００２２】図２において、マイクロコンピュータ５１
からライン６１に導出されたパルス信号は、抵抗Ｒ１，
Ｒ２及びコンデンサＣ１を含む積分回路６２により上記
パルス信号のデューティ比に対応した電圧に変換され
る。ライン６３には、上記パルス信号のデューティ比に
対応した電圧が導出される。

【００２３】上記積分回路６２の出力電圧Ｖは、抵抗Ｒ
３を介して比較器７１の反転入力端子に与えられてい
る。この比較器７１の非反転入力端子には、電源電圧Ｖ
ｃｃを抵抗Ｒ４、抵抗Ｒ５及び抵抗Ｒ６とで分圧した分
圧点６４に現れる電圧が、基準電圧Ｖ１として与えられ
ている。積分回路６２の出力電圧Ｖは更に、抵抗Ｒ７を
介して比較器７２の非反転入力端子に与えられている。
この比較器７２の反転入力端子には、電源電圧Ｖｃｃを
抵抗Ｒ４、Ｒ５及び抵抗Ｒ６とで分圧した分圧点６５に
現れる電圧が基準電圧Ｖ２（Ｖ２＜Ｖ１）として入力さ
れている。

【００２４】比較器７１，７２の出力はマイクロコンピ
ュータ５１のリセット入力端子Resetに接続したライン
６６に共通に接続されている。したがって、比較器７
１，７２の少なくともいずれか一方がローレベルの信号
を出力すれば、ライン６６の電位はローレベルとなる。
このライン６６には、抵抗Ｒ８を介して電源電圧Ｖｃｃ
が与えられている。これは、比較器７１，７２がオープ
ンコレクタ出力型のものであるためである。

【００２５】上記の構成によって、積分回路６２の出力
電圧Ｖが、Ｖ２＜Ｖ＜Ｖ１のときには、比較器７１，７
２の出力はいずれもハイレベルとなる。一方、積分回路
６２の出力電圧Ｖが、Ｖ＜Ｖ２のときには、比較器７１
の出力はハイレベルとなり、比較器７２の出力はローレ
ベルとなる。この結果、抵抗Ｒ８を電流が流れて、この
電流が比較器７２に吸収されるから、ライン６６は接地
電位となる。このライン６６に導出されたローレベルの
信号が暴走状態検知信号として、Ｖ１＜Ｖのときには、
比較器７１の出力はローレベルとなり、比較器７２の出
力はハイレベルとなる。これにより、ライン６６は接地
電位となるから、上記の場合と同様に、マイクロコンピ
ュータ５１がリセットされる。

【００２６】次に、図３と図４は、本発明の方法の第１
実施例を示したフローチャートであり、図３は、マイコ
ンのプログラムのメイン処理を示したフローチャートで
あり、図４は、マイコンのプログラムの割込み処理を示
したフローチャートであり、メイン処理の周期が１０ms
ecで動作し、該メイン処理とは非同期に、例えばマイコ
ンのタイマ割込み機能を用いて１msec間隔で割込み処理
が行われる、定時割込み処理が行われるプログラムを示
したものである。このような構成は、一定周期で外部の
信号をモニタする、又は負荷への駆動信号を出力するな
どの処理を行う場合によく用いられる。

【００２７】図３で示すように、メイン処理は、ｎ（ｎ
は２以上の整数）個の処理ブロックＭＢ１からＭＢｎと
時間待ちブロックＴＢで構成されており、処理ブロック
ＭＢ１からＭＢｎのそれぞれは、異常判定用フラグＦを
設定するフローと、所定の処理を行うフローからなる。
ここで、本実施例のように、上記各処理ブロックＭＢ１
からＭＢｎの処理時間があらかじめ分かっている場合に
は、異常判定用フラグＦを前半の処理ブロックでは０
に、後半の処理ブロックでは１に設定する。なお、異常
判定用フラグＦを前半の処理ブロックでは１に、後半の
処理ブロックでは０に設定してもよいことは言うまでも
ない。

【００２８】まず最初に、処理ブロックＭＢ１におい
て、ステップＳ１ａで異常判定用フラグＦを０に設定し
た後、ステップＳ１ｂで所定の処理１を行い、その次
に、処理ブロックＭＢ２に進み、処理ブロックＭＢ２に
おいて、ステップＳ２ａで異常判定用フラグＦを０に設
定した後、ステップＳ２ｂで所定の処理２を行う。この
ように、前半の処理ブロックでは同様のフローを行う。
なお、上記整数ｎが２の場合、処理ブロック２は、後述
する後半の処理ブロックと同様のフローを行う。

【００２９】次に、後半の処理ブロックを、ｎ−１番目
の処理ブロックＭＢn-1から説明する。処理ブロックＭ
Ｂn-1において、ステップＳn-1ａで異常判定用フラグＦ
を１に設定した後、ステップＳn-1ｂで所定の処理n-1を
行い、その次に、処理ブロックＭＢｎに進み、処理ブロ
ックＭＢｎにおいて、ステップＳｎａで異常判定用フラ
グＦを１に設定した後、ステップＳｎｂで所定の処理ｎ
を行い、時間待ちブロックＴＢに進む。このように、後
半の処理ブロックでは同様のフローを行う。なお、上記
整数ｎが２の場合、処理ブロックn-1は、上記前半の処
理ブロックと同様のフローを行う。

【００３０】時間待ちブロックＴＢは、ステップＳ１０
からなり、ステップＳ１０で、メイン処理が始まってか
ら１０msec経過していれば（ＹＥＳ）、処理ブロックＭ
Ｂ１のステップＳ１ａに戻る。ステップＳ１０で、１０
msec経過していなければ（ＮＯ）ステップＳ１０を繰り
返す。

【００３１】次に、図４を用いて、割込み処理の説明を
行う。最初に、ステップＳ２０で、他の割込みを禁止す
る割込み禁止処理を行い、次にステップＳ２１で、メイ
ン処理で設定されているこのときの異常判定用フラグＦ
を読み込み、該異常判定用フラグＦに対応するレベルの
信号、例えば異常判定用フラグが０であればＬoレベル
の信号がマイコン１のＷＤ信号出力端子から出力され
る。

【００３２】次に、ステップＳ２２に進み、所定の割込
みブロック１の処理を行い、ステップＳ２３で最後の所
定の割込みブロックｍ（ｍは１以上の整数）の処理を行
い、ステップＳ２４に進む。なお、ここでは説明を省略
したが、ステップＳ２２とステップＳ２３の間におい
て、上記整数ｍに対応する回数の所定の割込みブロック
の処理が行われ、上記整数ｍが１の場合は、上記ステッ
プＳ２３は行われず、ステップＳ２２からステップＳ２
４へ進む。

【００３３】ステップＳ２４で、他の割込みの禁止を解
く割込み許可処理を行って、割込み処理が終了し、割込
み処理が行われる前のメイン処理のフローに戻る。

【００３４】このように、図４で示した割込み処理は、
メイン処理とは非同期に１msec毎に行われ、その度にそ
のときにメイン処理で設定された異常判定用フラグＦを
読み込み、その異常判定用フラグＦに対応するレベルの
信号をマイコン１のＷＤ信号出力端子から出力されるこ
とから、これらの処理が正常に動作している場合には、
メイン処理の流れにしたがって割込み処理にて一定の周
期のパルスがＷＤ信号としてＷＤ監視回路２に出力さ
れ、ＷＤ監視回路２は正常判定信号を出力する。

【００３５】次に、上記第１実施例に対して、いくつか
のマイコンの暴走例に対する本発明の動作を説明する。
暴走例１として、図３で示したメイン処理において、１
つの処理ブロックが無限ループとなり、図４の割込み処
理は１msec毎に正常に処理されている場合について説明
する。

【００３６】メイン処理における処理ブロックＭＢ２が
無限ループとなった場合、割込み処理が正常に動作して
いるが、メイン処理において設定される異常判定用フラ
グＦは常に０となり、割込み処理において、メイン処理
で設定されているこのときの異常判定用フラグＦを読み
込み、その異常判定用フラグＦに対応するＬoレベル一
定のＷＤ信号がマイコン１のＷＤ信号出力端子から出力
され、ＷＤ信号の反転が行われないため、ＷＤ監視回路
２は異常と判定し、異常判定信号を出力する。

【００３７】次に、暴走例２として図３で示したメイン
処理は正常に処理されており、図４の割込み処理の割込
みブロックの１つが無限ループとなった場合について説
明する。

【００３８】割込み処理における割込みブロック１が無
限ループとなった場合、割込み処理の先頭で割込みを禁
止する処理を行っているため、メイン処理に復帰するこ
とができず、これより先に１msec毎の割込み処理要求を
受けても、割込み禁止となっているため割込み処理は行
われない。このことから、上記無限ループ中はＷＤ信号
の新たな出力は行われず、上記無限ループが起こる直前
の割込み処理で行った出力状態が保持されるため、ＷＤ
信号はＨi又はＬoレベル一定となり、ＷＤ監視回路２は
異常と判定し、異常判定信号を出力する。

【００３９】次に、暴走例３として、図３で示したメイ
ン処理は正常に処理されており、図４の割込み処理のス
テップＳ２１における、メイン処理で設定された異常判
定用フラグＦを読み込み、その異常判定用フラグＦに対
応するレベルの信号をマイコン１のＷＤ信号出力端子か
ら出力する処理が無限ループとなった場合について説明
する。

【００４０】この場合も、上記暴走例２と同様に割込み
処理の先頭で割込みを禁止する処理を行っているため、
メイン処理に復帰することができない。また、ＷＤ信号
出力処理は不定周期で繰り返されるが、メイン処理で設
定する異常判定用フラグＦの状態が変化しないため、Ｗ
Ｄ信号はＨi又はＬoレベル一定となり、ＷＤ監視回路２
は異常と判定し、異常判定信号を出力する。

【００４１】次に、暴走例４として、図３で示したメイ
ン処理は正常に処理されているが、図４で示した割込み
処理が行われなくなった場合について説明する。

【００４２】この場合、メイン処理が正常周期で動作し
ていても、ＷＤ信号の新たな出力は行われず、上記異常
が起こる直前の割込み処理で行った出力状態が保持され
るため、ＷＤ信号はＨi又はＬoレベル一定となり、ＷＤ
監視回路２は異常と判定し、異常判定信号を出力する。

【００４３】次に、暴走例５として、図３で示したメイ
ン処理は正常に処理されているが、図４で示した割込み
処理の途中でメイン処理に異常ジャンプした場合につい
て説明する。

【００４４】この場合、割込み処理で割込みが禁止され
ている状態でメイン処理が行われるため、次の割込み処
理が受け付けられず、ＷＤ信号はＨi又はＬoレベル一定
となり、ＷＤ監視回路２は異常と判定し、異常判定信号
を出力する。

【００４５】次に、暴走例６として、図３で示したメイ
ン処理は正常に処理されているが、１msec毎に行われる
図４で示した割込み処理が異常頻度で行われる場合につ
いて説明する。

【００４６】この場合、１つの割込み処理が終了してメ
イン処理に復帰しても、次の割込み処理要求を受け付け
るため、メイン処理を行う時間がなく、上記暴走例３と
同様にＷＤ信号はＨi又はＬoレベル一定となり、ＷＤ監
視回路２は異常と判定し、異常判定信号を出力する。

【００４７】次に、メイン処理が割込み処理と同期して
処理されるプログラムの場合における本発明の方法を示
した第２実施例を図５及び図６を用いて説明する。

【００４８】図５と図６は、本発明の方法の第２実施例
を示したフローチャートであり、図５は、マイコンのプ
ログラムのメイン処理を示したフローチャートであり、
図６は、マイコンのプログラムの割込み処理を示したフ
ローチャートであり、メイン処理の周期が８msecで動作
し、３ビットカウンタを使用して該メイン処理と同期し
て、割込み周期が１msecの割込み処理が行われる、同期
割込み処理が行われるプログラムを示したものである。
ここでは、上記第１実施例と同じフローは同じ符号で示
しており、ここでは上記第１実施例との相違点のみ説明
する。

【００４９】図５において、図３との相違点は、メイン
処理と割込み処理の間に所定の時間関係が規定できるよ
うな場合、すなわち、プログラムの処理時間上、メイン
処理の最初の部分、例えば処理ブロックＭＢ１及び処理
ブロックＭＢ２よりも早く４回目の割込みが処理されな
いことが明確な場合、処理ブロックＭＢ１及び処理ブロ
ックＭＢ２では、ステップＳ１ａ及びステップＳ２ａで
異常判定用フラグＦを０に設定し、処理ブロックＭＢ３
におけるステップＳ３ａで異常判定用フラグＦを１に設
定する。

【００５０】また、処理ブロックＭＢ３以降の処理ブロ
ックの先頭で同様に異常判定用フラグＦを１に設定する
ことと、ステップＳ３０を追加し、図３における時間待
ちブロックＴＢの代わりにステップＳ３１及びステップ
Ｓ３２からなる時間待ちブロックＴＢ１を行うことにあ
る。

【００５１】図５におけるメイン処理のフローの最初に
ステップＳ３０を行い、ステップＳ３０では、３ビット
カウンタの数値が０００になっているかを調べ、０００
になっていれば（ＹＥＳ）、処理ブロックＭＢ１のステ
ップＳ１ａに進む。また、ステップＳ３０でカウンタの
数値が０００になっていない場合（ＮＯ）は、ステップ
Ｓ３０を繰り返す。

【００５２】処理ブロックＭＢｎの処理が終わると時間
待ちブロックＴＢ１に進む。時間待ちブロックＴＢ１
は、ステップＳ３１とステップＳ３２とからなり、ステ
ップＳ３１で、カウンタの数値が１１１になっていれば
（ＹＥＳ）、ステップＳ３２に進み、ステップＳ３２で
異常判定用フラグＦは０に設定されて、ステップＳ３０
に戻る。ステップＳ３１で、カウンタの数値が１１１に
なっていなければ（ＮＯ）、ステップＳ３１を繰り返
す。

【００５３】次に図６の割込み処理について説明する。
図６において、最初にステップＳ２０で割込みを禁止し
て、ステップＳ４０に進み、ステップＳ４０で３ビット
カウンタをインクリメントしてステップＳ４１に進む。

【００５４】次にステップＳ４１で、３ビットカウンタ
の数値が０００か否かを調べ、０００であるならば（Ｙ
ＥＳ）、ステップＳ４２に進む。次にステップＳ４２
で、メイン処理で設定されているこのときの異常判定用
フラグＦを読み込み、その異常判定用フラグＦに対応す
るレベルの信号をマイコン１のＷＤ信号出力端子から出
力される。

【００５５】次にステップＳ４３で所定の割込みブロッ
ク１ａの処理を行い、ステップＳ２４に進む。

【００５６】ステップＳ４１で、３ビットカウンタの数
値が０００でなかった場合（ＮＯ）には、ステップＳ４
４に進み、ステップＳ４４で、３ビットカウンタの数値
が００１か否かを調べ、００１であるならば（ＹＥ
Ｓ）、ステップＳ４５に進む。ステップＳ４５で所定の
割込みブロック２ａの処理を行い、ステップＳ２４に進
む。

【００５７】ステップＳ４４で、３ビットカウンタの数
値が００１でなかった場合（ＮＯ）には、ステップＳ４
６に進み、ステップＳ４６で、３ビットカウンタの数値
が０１０か否かを調べ、０１０であるならば（ＹＥ
Ｓ）、ステップＳ４７に進む。ステップＳ４７で所定の
割込みブロック３ａの処理を行い、ステップＳ２４に進
む。

【００５８】同様に、ステップＳ４６で、３ビットカウ
ンタの数値が０１０でなかった場合（ＮＯ）には、ステ
ップＳ４８に進み、ステップＳ４８で、３ビットカウン
タの数値が０１１か否かを調べ、０１１であるならば
（ＹＥＳ）、ステップＳ４９に進む。ステップＳ４９で
所定の割込みブロック４ａの処理を行い、ステップＳ２
４に進む。

【００５９】ステップＳ４８で、３ビットカウンタの数
値が０１１でなかった場合（ＮＯ）には、ステップＳ５
０に進み、ステップＳ５０で、３ビットカウンタの数値
が１００か否かを調べ、１００であるならば（ＹＥ
Ｓ）、ステップＳ５１に進み、ステップＳ５１で、メイ
ン処理で設定されているこのときの異常判定用フラグＦ
を読み込み、その異常判定用フラグＦに対応するレベル
の信号をマイコン１のＷＤ信号出力端子から出力され
る。なお上述したように、処理ブロックＭＢ１及び処理
ブロックＭＢ２よりも早く４回目の割込みが処理されな
いことが明確であることから、ステップＳ５１で出力さ
れるＷＤ信号は、ステップＳ４２で出力されるＷＤ信号
とは相反するレベルのＷＤ信号が出力される。

【００６０】次にステップＳ５２に進み、ステップＳ５
２で、所定の割込みブロック５ａの処理を行い、ステッ
プＳ２４に進む。

【００６１】ステップＳ５０で、３ビットカウンタの数
値が１００でなかった場合（ＮＯ）には、ステップＳ５
３に進み、ステップＳ５３で、３ビットカウンタの数値
が１０１か否かを調べ、１０１であるならば（ＹＥ
Ｓ）、ステップＳ５４に進む。ステップＳ５４で所定の
割込みブロック６ａの処理を行い、ステップＳ２４に進
む。

【００６２】同様に、ステップＳ５３で、３ビットカウ
ンタの数値が１０１でなかった場合（ＮＯ）には、ステ
ップＳ５５に進み、ステップＳ５５で、３ビットカウン
タの数値が１１０か否かを調べ、１１０であるならば
（ＹＥＳ）、ステップＳ５６に進む。ステップＳ５６で
所定の割込みブロック７ａの処理を行い、ステップＳ２
４に進む。

【００６３】ステップＳ５５で、３ビットカウンタの数
値が１１０でなかった場合（ＮＯ）には、ステップＳ５
７に進み、ステップＳ５７で所定の割込みブロック８ａ
の処理を行い、ステップＳ２４に進む。

【００６４】ここで、上記第２実施例において、開発途
中などで処理ブロックの時間が定まらずメイン処理の処
理時間が流動的な場合は、メインブロックＭＢ１で異常
判定用フラグＦを１に設定し、時間待ちブロックＴＢ１
で異常判定用フラグＦを０に設定すると、メイン処理の
各処理の変更に影響されずにＷＤ信号を正常なパルスと
してマイコン１から出力することができる。

【００６５】また、本第２実施例において、マイコンの
暴走に対する動作は、上記第１実施例と同様であり、こ
こではその説明を省略する。

【００６６】上記第１及び第２実施例においては、ＷＤ
監視回路２としては無パルス状態のみを検出すればよか
ったが、パルス状のＷＤ信号のＨi及びＬoレベルの時間
をも監視できるＷＤ監視回路２を設置することができる
場合における本発明の方法を示した第３実施例を図７を
用いて説明する。

【００６７】図７は、本発明の方法の第３実施例を示し
たフローチャートであり、図７は、マイコンのプログラ
ムのメイン処理を示したフローチャートであり、メイン
処理の各処理ブロック内に割込みを禁止して処理を行う
サブブロックを設定しており、このような処理は、例え
ば割込み処理において用いられる変数をメイン処理にて
操作する場合に必要となるもので、種々の文献において
公知の処理方法である。また、割込み処理を示したフロ
ーチャートは上記第１実施例の図４で示したフローチャ
ートと同じであり、ここでは上記第１実施例との相違点
のみを説明する。

【００６８】図７において、図３で示したフローチャー
トとの相違点は、各処理ブロック内にそれぞれ割込みを
禁止して処理を行うサブブロックを設定しており、処理
ブロックＭＢ２Ａを例にして図３の処理ブロックＭＢ２
と対比させて説明する。

【００６９】処理ブロックＭＢ２Ａにおいて、最初にス
テップＳ２Ａで、図３の各処理ブロックの最初に行った
フロー、例えば図３の処理ブロックＭＢ２におけるステ
ップＳ２ａと同様に異常判定用フラグＦを設定し、ここ
では０に設定する。

【００７０】また、図７の処理ブロックＭＢ２Ａにおけ
るステップＳ２ＢからステップＳ２Ｈは、図３における
ステップＳ２ｂに相当し、すなわち、ステップＳ２ｂの
処理２内に割込みを禁止して処理を行う、ステップＳ２
ＣからステップＳ２ＧよりなるサブブロックＳＢ２Ａを
設けた形となっている。

【００７１】次に、ステップＳ２Ｂに進み、ステップＳ
２Ｂで所定の処理Ａを行って、サブブロックＳＢ２Ａの
ステップＳ２Ｃに進み、ステップＳ２Ｃで割込みを禁止
する処理を行う。

【００７２】次に、ステップＳ２Ｄに進み、ステップＳ
２Ｄで異常判定用フラグＦを上記ステップＳ２Ａで設定
されたフラグと相反する設定を行う。すなわち本実施例
においては、異常判定用フラグＦを１に設定し、ステッ
プＳ２Ｅに進む。

【００７３】ステップＳ２Ｅで、所定の処理Ｂを行っ
て、ステップＳ２Ｆに進み、ステップＳ２Ｆで異常判定
用フラグＦをステップＳ２Ａと同じ状態に、すなわち、
ここでは０に設定し、ステップＳ２Ｇに進む。

【００７４】ステップＳ２Ｇで、割込み禁止処理を解除
して割込みを許可する処理が行われてサブブロックＳＢ
２Ａの処理が終わった後、ステップＳ２Ｈに進み、ステ
ップＳ２Ｈで所定の処理Ｃが行われて、１つの処理ブロ
ックが終わり、次の処理ブロックへとフローが進む。こ
のような構成の処理ブロックが、処理ブロックＭＢ１Ａ
から始まり処理ブロックＭＢｎＡまで行われた後、時間
待ちブロックＴＢＡに進む。

【００７５】上記時間待ちブロックＴＢＡは、ステップ
Ｓ８０からなり、ステップＳ８０でメイン処理における
所定の１周期の時間が経過したか否かを調べ、所定の１
周期の時間が経過した場合（ＹＥＳ）は、メイン処理の
先頭にある処理ブロックＭＢ１Ａに戻り、ステップＳ８
０で、上記所定の１周期の時間が経過していない場合
（ＮＯ）は、ステップＳ８０を繰り返す。

【００７６】ここで、図７における各処理ブロックのサ
ブブロック内にある割込み禁止機能が正常に働かずに、
サブブロック内の割込み禁止区間で割込み処理へジャン
プしてしまった場合には、ＷＤ信号が反転してしまうこ
とになり、正常時に比べＷＤ信号のパルスの所定のＨi
レベル時間又はＬoレベル時間が短くなり、これをＷＤ
監視回路２で検出して、ＷＤ監視回路２は異常と判定
し、異常判定信号を出力することによりサブブロック内
の割込み禁止区間での暴走検出が可能となる。

【００７７】本発明は、上記第１実施例、第２実施例及
び第３実施例に限定されるものではなく、様々な変形例
が考えられることは言うまでもなく、本発明の範囲は、
特許請求の範囲によって定められるべきものであること
は言うまでもない。

【図面の簡単な説明】

【図１】 本発明のマイクロコンピュータの異常信号出
力方法が適用される、マイクロコンピュータとＷＤ信号
の監視回路を主な構成要素とするマイクロコンピュータ
システムを示した概略ブロック図である。

【図２】 ＷＤ信号監視回路の回路例を示した図であ
る。

【図３】 本発明の方法の第１実施例におけるマイコン
のプログラムのメイン処理を示したフローチャートであ
る。

【図４】 本発明の方法の第１実施例におけるマイコン
のプログラムの割込み処理を示したフローチャートであ
る。

【図５】 本発明の方法の第２実施例におけるマイコン
のプログラムのメイン処理を示したフローチャートであ
る。

【図６】 本発明の方法の第２実施例におけるマイコン
のプログラムの割込み処理を示したフローチャートであ
る。

【図７】 本発明の方法の第３実施例におけるマイコン
のプログラムのメイン処理を示したフローチャートであ
る。

【符号の説明】

１ マイクロコンピュータ ２ ＷＤ信号監視回路 Ｆ 異常判定用フラグ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 割込み指令があると、通常の処理ルーチ
   ンを中断して割込み処理ルーチンを実行するマイクロコ
   ンピュータにおいて、 通常の処理プログラムの所定のブロック毎に異常判定用
   フラグをセットし、それ以外の処理ブロックでは異常判
   定用フラグをリセットするようにすると共に、割込み処
   理のプログラムの実行時に、異常判定用フラグを読み込
   み、異常判定用フラグに対応するレベルの異常判定用信
   号を出力するようにし、出力される異常判定用信号のレ
   ベルの状態から異常の有無を判定するようにしたことを
   特徴とするマイクロコンピュータの異常信号出力方法。
2. 【請求項２】 請求項１に記載の方法にして、上記割込
   み処理のプログラムの先頭において、割込みを禁止する
   処理の後に、上記異常判定用フラグを読み込み、該異常
   判定用フラグに対応するレベルの異常判定用信号を出力
   するようにしたことを特徴とするマイクロコンピュータ
   の異常信号出力方法。
3. 【請求項３】 請求項１に記載の方法にして、更に、上
   記各処理ブロック内に割込みを禁止して処理を行うサブ
   ブロックを設定し、該各割込み禁止区間では上記異常判
   定用フラグを上記設定と相反する状態に設定するように
   したことを特徴とするマイクロコンピュータの異常信号
   出力方法。
4. 【請求項４】 請求項２に記載の方法にして、更に、メ
   イン処理のプログラムと非同期し、上記割込み処理が所
   定の周期で割り込む、定時割込み処理を行う場合におい
   て、メイン処理のプログラムにおける前半の各処理ブロ
   ックの先頭で、上記各異常判定用フラグをセット又はリ
   セットするようにそれぞれ設定し、メイン処理のプログ
   ラムにおける後半の各処理ブロックの先頭で、上記各異
   常判定用フラグを、上記前半の各処理ブロックで設定さ
   れた異常判定用フラグと相反する状態に設定し、割込み
   処理のプログラムの最後に割込み禁止を解除し、メイン
   処理に復帰させる割込み許可処理を行うようにしたこと
   を特徴とするマイクロコンピュータの異常信号出力方
   法。
5. 【請求項５】 請求項１に記載の方法にして、更に、割
   込み処理以外のメイン処理のプログラムと同期し、所定
   の周期で割り込む、同期割込み処理を行う場合におい
   て、メイン処理のプログラムにおける各処理ブロックの
   先頭で、上記異常判定用フラグをセット又はリセットす
   るようにそれぞれ設定し、割込み処理のプログラムにお
   いて、先頭にある割込みを禁止する処理の後に、カウン
   タを加算する処理を行い、割込み処理のプログラムの最
   後に割込み禁止を解除し、メイン処理に復帰させる割込
   み許可処理を行い、割込み処理のプログラムで、上記カ
   ウンタが少なくとも１つの所定の数値になると、そのと
   きの上記異常判定用フラグを読み込み、該異常判定用フ
   ラグに対応するレベルの異常判定用信号を出力し、上記
   異常判定用信号が交互に相反するレベルとなるように、
   上記異常判定用フラグを設定したことを特徴とするマイ
   クロコンピュータの異常信号出力方法。
6. 【請求項６】 請求項３に記載の方法にして、更に、メ
   イン処理のプログラムにおける各処理ブロックの先頭
   で、上記異常判定用フラグをセット又はリセットするよ
   うにそれぞれ設定し、上記各処理ブロック内に割込み禁
   止区間を設定し、該各割込み禁止区間の先頭で、上記異
   常判定用フラグを、各処理ブロックの先頭で設定した状
   態と相反する状態にそれぞれ設定し、上記割込み禁止区
   間の最後で、上記異常判定用フラグを、各処理ブロック
   の先頭で設定した状態と同じ状態に設定し、割込み処理
   のプログラムにおいて、先頭にある割込みを禁止する処
   理の後に、上記各異常判定用フラグと同じレベルの異常
   判定用信号を出力し、割込み処理のプログラムの最後に
   割込み禁止を解除し、メイン処理に復帰させる割込み許
   可処理を行うことを特徴とするマイクロコンピュータの
   異常信号出力方法。