JPH087288B2 - ハイブリッド光集積回路の製造方法 - Google Patents
ハイブリッド光集積回路の製造方法Info
- Publication number
- JPH087288B2 JPH087288B2 JP61277058A JP27705886A JPH087288B2 JP H087288 B2 JPH087288 B2 JP H087288B2 JP 61277058 A JP61277058 A JP 61277058A JP 27705886 A JP27705886 A JP 27705886A JP H087288 B2 JPH087288 B2 JP H087288B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- layer
- buffer layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板上に光導波路と、半導体レー
ザ等の光素子とを複合一体化したハイブリッド光集積回
路及びその製造方法に関するものである。
ザ等の光素子とを複合一体化したハイブリッド光集積回
路及びその製造方法に関するものである。
光通信や光情報処理分野で必要となる各種光回路の小
型化，高信頼化及び低価格化のために、Si基板上に形成
した光導波路と各種光素子とを複合一体化したハイブリ
ッド光集積回路の実現が期待される。ハイブリッド光集
積回路を実現するためには、同一基板上で光導波路と光
素子とを効率よく光結合させることが必要不可欠であ
る。
型化，高信頼化及び低価格化のために、Si基板上に形成
した光導波路と各種光素子とを複合一体化したハイブリ
ッド光集積回路の実現が期待される。ハイブリッド光集
積回路を実現するためには、同一基板上で光導波路と光
素子とを効率よく光結合させることが必要不可欠であ
る。
第８図は、この種のハイブリッド光集積回路のプロト
タイプであり、Si基板上に形成した石英系光導波路と半
導体レーザとを一体化した例である（H.Terui,Y.Yamad
a,M.Kawachi and M.Kobayashi;“Hybrid Integration o
f a Laser Diode and High−silica Multimode Optical
Channel Waveguide on Silicon",Electron.Lett.vol2
1,pp646−648,1985）。
タイプであり、Si基板上に形成した石英系光導波路と半
導体レーザとを一体化した例である（H.Terui,Y.Yamad
a,M.Kawachi and M.Kobayashi;“Hybrid Integration o
f a Laser Diode and High−silica Multimode Optical
Channel Waveguide on Silicon",Electron.Lett.vol2
1,pp646−648,1985）。
第８図で、１はSi基板、２は光導波路であり、コア層
2a、バッファ層2b及びクラッド層2cの３層構造をしてい
る。３はレーザガイド、４は半導体レーザ、4aはその活
性層である。６は給電用ワイヤ、７は導電膜である。半
導体レーザ４は、レーザガイド３に押しあてられ、光導
波路２に対する適正位置に位置決めされる。また、半導
体レーザ４を基板１上に搭載した際のSi基板１の表面か
ら半導体レーザ４の活性層4a中心までの高さl0は、光導
波路２のコア2aの中心の高さl01と等しくなるようにl0
＝l01に設定してある。したがって、半導体レーザ４をS
i基板上に搭載し、導波路とレーザ活性層の横方向の位
置を合わせるだけでレーザ・導波路間の位置合せが実現
できる。また、この際、半導体レーザ４は、Si基板上に
直接接触しているので、Si基板はレーザのヒートシンク
としても機能している。ところで、上記の構造では、レ
ーザ活性層4aの高さl0を、導波路コア中心の高さl01に
一致させるために、半導体レーザ４の基板を必要な厚さ
にまで研磨する必要があるため、以下のような問題が生
ずる。光導波路２の各層の厚さは、多モード系２ではコ
ア層〜50μm,バッファ層〜15μm,クラッド層〜５μm,ま
た、単一モード系で、コア層〜10μm,バッファ層〜20μ
m,クラッド層〜10μｍ程度である。したがって、l0＝l
01に設定するためには、半導体レーザの基板の厚さを、
多モード系に対して〜40μｍ、単一モード系に対して〜
25μｍにしなければならない。しかも、厚さに対する要
求精度は、多モード系に対しては±３μｍ以内、単一モ
ード系に対しては１μｍ以内と厳しい。半導体レーザの
構成材料であるGaAs系あるいはInP系は脆弱であり、上
記のような精度で薄く研磨することは難しく、特に、単
一モード系のように薄い半導体レーザをSi基板上にボン
ディングすることは困難で、ハイブリッド光集積回路構
成上の大きな問題となっていた。半導体レーザ４の基板
の研磨を要せず、かつ高さ方向の精密な位置合せを実現
する方法としては、第９図のように半導体レーザ４の活
性層4a側を下向きにしたｐ−サイド・ダウン・ボンディ
ングがある。この方法では、半導体レーザ４の活性層4a
の上のエピタキシャル成長層の厚さｌと、導波路コア層
中心の高さl1とを一致させればよい。エピタキシャル成
長層の厚さｌは高々５μｍであるので、この厚さを±１
μｍ以内精度で決定することは容易である。しかしなが
ら、この場合は、第８図とは逆にl1も高さ５μｍ程度に
設定しなければならないので、導波路コア層厚も10μｍ
以内と制限され、この方法が適用できるのは、単一モー
ド系に限られる。しかも、コア層厚が10μｍ程度であれ
ば、バッファ層厚も10μｍ以上必要である。したがっ
て、第９図のように、ｐ−サイド・ダウン・ボンディン
グを行なう場合、半導体レーザ４をSi基板１に直接接触
させることができず、Si基板をヒートシンクとして機能
させることはできない。この場合、別個にヒートシンク
８を設ける必要が生じ、光集積回路の小型化，高密度化
が難しい。
2a、バッファ層2b及びクラッド層2cの３層構造をしてい
る。３はレーザガイド、４は半導体レーザ、4aはその活
性層である。６は給電用ワイヤ、７は導電膜である。半
導体レーザ４は、レーザガイド３に押しあてられ、光導
波路２に対する適正位置に位置決めされる。また、半導
体レーザ４を基板１上に搭載した際のSi基板１の表面か
ら半導体レーザ４の活性層4a中心までの高さl0は、光導
波路２のコア2aの中心の高さl01と等しくなるようにl0
＝l01に設定してある。したがって、半導体レーザ４をS
i基板上に搭載し、導波路とレーザ活性層の横方向の位
置を合わせるだけでレーザ・導波路間の位置合せが実現
できる。また、この際、半導体レーザ４は、Si基板上に
直接接触しているので、Si基板はレーザのヒートシンク
としても機能している。ところで、上記の構造では、レ
ーザ活性層4aの高さl0を、導波路コア中心の高さl01に
一致させるために、半導体レーザ４の基板を必要な厚さ
にまで研磨する必要があるため、以下のような問題が生
ずる。光導波路２の各層の厚さは、多モード系２ではコ
ア層〜50μm,バッファ層〜15μm,クラッド層〜５μm,ま
た、単一モード系で、コア層〜10μm,バッファ層〜20μ
m,クラッド層〜10μｍ程度である。したがって、l0＝l
01に設定するためには、半導体レーザの基板の厚さを、
多モード系に対して〜40μｍ、単一モード系に対して〜
25μｍにしなければならない。しかも、厚さに対する要
求精度は、多モード系に対しては±３μｍ以内、単一モ
ード系に対しては１μｍ以内と厳しい。半導体レーザの
構成材料であるGaAs系あるいはInP系は脆弱であり、上
記のような精度で薄く研磨することは難しく、特に、単
一モード系のように薄い半導体レーザをSi基板上にボン
ディングすることは困難で、ハイブリッド光集積回路構
成上の大きな問題となっていた。半導体レーザ４の基板
の研磨を要せず、かつ高さ方向の精密な位置合せを実現
する方法としては、第９図のように半導体レーザ４の活
性層4a側を下向きにしたｐ−サイド・ダウン・ボンディ
ングがある。この方法では、半導体レーザ４の活性層4a
の上のエピタキシャル成長層の厚さｌと、導波路コア層
中心の高さl1とを一致させればよい。エピタキシャル成
長層の厚さｌは高々５μｍであるので、この厚さを±１
μｍ以内精度で決定することは容易である。しかしなが
ら、この場合は、第８図とは逆にl1も高さ５μｍ程度に
設定しなければならないので、導波路コア層厚も10μｍ
以内と制限され、この方法が適用できるのは、単一モー
ド系に限られる。しかも、コア層厚が10μｍ程度であれ
ば、バッファ層厚も10μｍ以上必要である。したがっ
て、第９図のように、ｐ−サイド・ダウン・ボンディン
グを行なう場合、半導体レーザ４をSi基板１に直接接触
させることができず、Si基板をヒートシンクとして機能
させることはできない。この場合、別個にヒートシンク
８を設ける必要が生じ、光集積回路の小型化，高密度化
が難しい。
本発明の目的は、従来、光導波路と半導体レーザとを
ハイブリッド集積する際に問題となった半導体レーザの
薄片化の必要をなくし、かつSi基板をヒートシンクとし
て機能させることにより小型化，高密度化を可能とした
ハイブリッド光集積回路及びその製造方法を提供するこ
とにある。
ハイブリッド集積する際に問題となった半導体レーザの
薄片化の必要をなくし、かつSi基板をヒートシンクとし
て機能させることにより小型化，高密度化を可能とした
ハイブリッド光集積回路及びその製造方法を提供するこ
とにある。
本発明はシリコン基板上で半導体レーザ等の光素子と
光導波路とを光結合させる光集積回路の製造方法であっ
て、該シリコン基板の表面に凹部および凸部を形成する
凹凸形成工程と、該シリコン基板の凹部上にバッファ層
を形成するバッファ層形成工程と、該バッファ層の表面
を平坦化する平坦化工程と、該バッファ層上にコア層お
よびクラッド層を形成する光導波路形成工程と、該基板
の凸部上に光素子を活性層を下向きに搭載する光素子搭
載工程とを備えたものである。
光導波路とを光結合させる光集積回路の製造方法であっ
て、該シリコン基板の表面に凹部および凸部を形成する
凹凸形成工程と、該シリコン基板の凹部上にバッファ層
を形成するバッファ層形成工程と、該バッファ層の表面
を平坦化する平坦化工程と、該バッファ層上にコア層お
よびクラッド層を形成する光導波路形成工程と、該基板
の凸部上に光素子を活性層を下向きに搭載する光素子搭
載工程とを備えたものである。
実施例１ 第１図（ａ）及び（ｂ）は本発明の第１の実施例を説
明する図である。10は、凹部10a及び凸部10bを有するSi
基板、２は凹部上に形成した石英系光導波路であり、2a
はコア層、2bはバッファ層、2cはクラッド層である。４
は半導体レーザ、4aはその活性層、７は導電膜である。
本実施例では、バッファ層2bはSi基板10の凹部10aを埋
めるように形成されており、バッファ層2bの上面の高さ
は、Si基板凸部10b上面の高さに一致させてある。した
がって、バッファ層2bの上面からコア層2aの中心までの
距離l1と、半導体レーザ４をSi基板上へｐ−サイド・ダ
ウン・ボンディングした時の凸部10b上面から活性層4a
までの高さｌとを等しく設定することにより、半導体レ
ーザ４の基板を研磨することなしに半導体レーザ４と光
導波路２との高さ方向の精度位置合せができる。しか
も、この場合、半導体レーザ４は、Si基板10上に直接ボ
ンディングされているので、Si基板10をヒートシンクと
して利用することができる。
明する図である。10は、凹部10a及び凸部10bを有するSi
基板、２は凹部上に形成した石英系光導波路であり、2a
はコア層、2bはバッファ層、2cはクラッド層である。４
は半導体レーザ、4aはその活性層、７は導電膜である。
本実施例では、バッファ層2bはSi基板10の凹部10aを埋
めるように形成されており、バッファ層2bの上面の高さ
は、Si基板凸部10b上面の高さに一致させてある。した
がって、バッファ層2bの上面からコア層2aの中心までの
距離l1と、半導体レーザ４をSi基板上へｐ−サイド・ダ
ウン・ボンディングした時の凸部10b上面から活性層4a
までの高さｌとを等しく設定することにより、半導体レ
ーザ４の基板を研磨することなしに半導体レーザ４と光
導波路２との高さ方向の精度位置合せができる。しか
も、この場合、半導体レーザ４は、Si基板10上に直接ボ
ンディングされているので、Si基板10をヒートシンクと
して利用することができる。
このような構造の光集積回路は、第２図（ａ）〜
（ｅ）のようにして製作することができる。このプロセ
スを順を追って説明する。（ａ）図は、Si基板10に凹部
10a及び凸部10bを形成する工程である。このためには、
例えば、CBrF3ガス等によるSi基板のドライエッチング
あるいはアルカリエッチング液によるSi基板のウェット
エッチング（異方性エッチング）が適用できる。ドライ
エッチングを用いると、Si基板上の段差は垂直に近くな
り、一方、ウェットエッチングでは段差は斜めになる。
（ｂ）図は、凹部10a,凸部10bを形成したSi基板10上に
バッファ層2bを形成する工程である。これには、例え
ば、SiCl4,TiCl4等の原料ガスを酸水素炎中で加水分解
し、Si基板10上に堆積させ、この後、電気炉中で高温に
して透明ガラス化する方法（火炎堆積法）〔特願昭58−
1473,M.Kawachi et al,Electron,Lett,19（1983）583〕
を用いる。（ｃ）図は、余分なバッファ層を除去し、Si
基板凸部10b表面を露出させ、かつ、基板をこの高さに
平坦化する工程である。このためには、機械的研磨によ
ってもよいし、またC2 F6等のフロン系ガスによる石英
系ガラス膜のドライエッチングによってもよい。（ｄ）
図は、平坦化された光集積回路基板上にコア層2a及びク
ラッド層2cを形成する工程である。これには（ｂ）図で
用いた火炎堆積法によればよい。（ｅ）図は、不要部分
の石英系導波路をフォトリソグラフとそれらに引き続く
C2 F6等のフロン系ガスによるドライエッチングにより
除去する工程である。この結果、導波路凸部のSi基板面
はふたたび露出される。最後に、露出したSi基板凸部10
bの面上に、例えば、導電膜としてAn−Sn合金膜を蒸着
等により形成した後、半導体レーザをｐ−サイド・ダウ
ンで搭載し固定すればボンディングは終了する。この
際、第１図のように、半導体レーザ４の活性層4aからレ
ーザの上面までの距離と、導電膜７の高さとを合わせた
高さｌが導電路２のコア中心の高さl1と等しくなるよう
に、半導体レーザ４のエピタキシャル成長層厚または導
電膜の厚さをコントロールすればよい。
（ｅ）のようにして製作することができる。このプロセ
スを順を追って説明する。（ａ）図は、Si基板10に凹部
10a及び凸部10bを形成する工程である。このためには、
例えば、CBrF3ガス等によるSi基板のドライエッチング
あるいはアルカリエッチング液によるSi基板のウェット
エッチング（異方性エッチング）が適用できる。ドライ
エッチングを用いると、Si基板上の段差は垂直に近くな
り、一方、ウェットエッチングでは段差は斜めになる。
（ｂ）図は、凹部10a,凸部10bを形成したSi基板10上に
バッファ層2bを形成する工程である。これには、例え
ば、SiCl4,TiCl4等の原料ガスを酸水素炎中で加水分解
し、Si基板10上に堆積させ、この後、電気炉中で高温に
して透明ガラス化する方法（火炎堆積法）〔特願昭58−
1473,M.Kawachi et al,Electron,Lett,19（1983）583〕
を用いる。（ｃ）図は、余分なバッファ層を除去し、Si
基板凸部10b表面を露出させ、かつ、基板をこの高さに
平坦化する工程である。このためには、機械的研磨によ
ってもよいし、またC2 F6等のフロン系ガスによる石英
系ガラス膜のドライエッチングによってもよい。（ｄ）
図は、平坦化された光集積回路基板上にコア層2a及びク
ラッド層2cを形成する工程である。これには（ｂ）図で
用いた火炎堆積法によればよい。（ｅ）図は、不要部分
の石英系導波路をフォトリソグラフとそれらに引き続く
C2 F6等のフロン系ガスによるドライエッチングにより
除去する工程である。この結果、導波路凸部のSi基板面
はふたたび露出される。最後に、露出したSi基板凸部10
bの面上に、例えば、導電膜としてAn−Sn合金膜を蒸着
等により形成した後、半導体レーザをｐ−サイド・ダウ
ンで搭載し固定すればボンディングは終了する。この
際、第１図のように、半導体レーザ４の活性層4aからレ
ーザの上面までの距離と、導電膜７の高さとを合わせた
高さｌが導電路２のコア中心の高さl1と等しくなるよう
に、半導体レーザ４のエピタキシャル成長層厚または導
電膜の厚さをコントロールすればよい。
実施例２ 第３図は、本発明の第２の実施例を説明する図であ
る。この実施例は、第１の実施例と異なりSi基板凸部10
bの上面と、光導波路バッファ層2b上面の高さが一致し
ていない場合を示している。第３図においては、導電層
７を介して搭載された半導体レーザ４の活性層4aのSi基
板凸部10bからの高さｌが導波路コア層2aの中心の高さl
1より小さくなっている。バッファ層2bの上面と、Si基
板凸部10b上面との間に段差l3（＝l1−ｌ）を設けてい
るので、半導体レーザ４をｐ−サイド・ダウンでSi基板
凸部10b上面にボンディングすることにより、半導体レ
ーザ４と光導波路２との高さ合わせができる。例えば、
多モード系光導波路のように、コア層厚が、半導体レー
ザの活性層の上面に成長させるエピタキシャル層より厚
くなる場合には、本実施例の光回路構造が有効である。
る。この実施例は、第１の実施例と異なりSi基板凸部10
bの上面と、光導波路バッファ層2b上面の高さが一致し
ていない場合を示している。第３図においては、導電層
７を介して搭載された半導体レーザ４の活性層4aのSi基
板凸部10bからの高さｌが導波路コア層2aの中心の高さl
1より小さくなっている。バッファ層2bの上面と、Si基
板凸部10b上面との間に段差l3（＝l1−ｌ）を設けてい
るので、半導体レーザ４をｐ−サイド・ダウンでSi基板
凸部10b上面にボンディングすることにより、半導体レ
ーザ４と光導波路２との高さ合わせができる。例えば、
多モード系光導波路のように、コア層厚が、半導体レー
ザの活性層の上面に成長させるエピタキシャル層より厚
くなる場合には、本実施例の光回路構造が有効である。
このような構造の光回路は、例えば以下のようなプロ
セスで製作できる。はじめに、第２図（ａ）（ｂ）及び
（ｃ）と同様の方法で、Si基板に凹部、凸部を形成した
後、石英系光導波路バッファ層を形成し、基板表面を平
坦化する。この後、第４図（ａ）のように、所望の大き
さの段差がつくように、石英系光導波路バッファ層をエ
ッチングする。この方法としては、フロン系エッチング
ガス（例えばC2 F6）によるドライエッチングによる。
この時、石英系ガラス膜とSi基板とのエッチング速度の
差から、段差が形成できる。次に、第４図（ｂ）のよう
に、この上にコア層2aを形成し、さらにクラッド層を形
成して石英系光導波路を形成する。この際、実施例１と
は異なり、本実施例では、基板表面には若干の段差が生
じる。この段差は、第４図（ａ）のSi基板凸部10b上面
とバッファ層上面2bとの間の段差を反映している。この
段差が大きく、この後の光導波路パタン化プロセスに影
響がある場合は、第２図（ｃ）のように機械的研磨によ
り表面を平坦化する。最後に、第２図（ｅ）の工程によ
り、不要部分の石英系光導波路を除去すればよい。
セスで製作できる。はじめに、第２図（ａ）（ｂ）及び
（ｃ）と同様の方法で、Si基板に凹部、凸部を形成した
後、石英系光導波路バッファ層を形成し、基板表面を平
坦化する。この後、第４図（ａ）のように、所望の大き
さの段差がつくように、石英系光導波路バッファ層をエ
ッチングする。この方法としては、フロン系エッチング
ガス（例えばC2 F6）によるドライエッチングによる。
この時、石英系ガラス膜とSi基板とのエッチング速度の
差から、段差が形成できる。次に、第４図（ｂ）のよう
に、この上にコア層2aを形成し、さらにクラッド層を形
成して石英系光導波路を形成する。この際、実施例１と
は異なり、本実施例では、基板表面には若干の段差が生
じる。この段差は、第４図（ａ）のSi基板凸部10b上面
とバッファ層上面2bとの間の段差を反映している。この
段差が大きく、この後の光導波路パタン化プロセスに影
響がある場合は、第２図（ｃ）のように機械的研磨によ
り表面を平坦化する。最後に、第２図（ｅ）の工程によ
り、不要部分の石英系光導波路を除去すればよい。
実施例３ 第５図は、本発明の第３の実施例であり、１つの基板
上に複数個の半導体レーザ４を搭載したものである。複
数個の半導体レーザをｐ−サイド・ダウン・ボンディン
グし、かつ各素子毎に独立して動作させる場合、半導体
レーザのｐ側の電極は、素子毎に絶縁されていなければ
ならない。このために、本実施例では基板となるSiに、
ｐ−ｎ接合部を形成し、ここに逆バイアスをかける方法
（例えばJ.D.Crow et al,“Galium arsenide laser−ar
ray−on−silicon package",Appl,Opt.,vol 17,479,（1
978））を採用している。すなわち、Si基板10として、
ｐ形基板を用い、Si基板凸部10bにドーパントを拡散
し、ｎ形領域10nを形成している。さらに、本実施例で
は、Si基板凸部10bを各素子毎に独立に形成した。図に
おいて7bは導電膜である。Si基板凸部10bが上記のよう
に製作されているので、この上に、半導体レーザ４をｐ
−サイド・ダウン・ボンディングした時、第６図のよう
に、素子毎の絶縁を保つことができる。すなわち、半導
体レーザ４に順方向バイアスを印加する。このとき、Si
基板はｎ形領域10nの電位がｐ形領域10pの電位より高い
逆方向バイアス状態となる。この結果、ｐ−ｎ接合部に
ドーパントがない空乏層10iが広がるので、Si基板上の
ｐ形領域とｎ形領域とは互いに絶縁される。さらに、Si
基板上の各凸部10bの間には、ｐ−ｎ接合層の深さより
深い溝が形成されている。したがって、各凸部10b上面
に形成されたｎ領域10nは、互いに、電気的絶縁がなさ
れている。本実施例において、光導波路２及び半導体レ
ーザ４の寸法は、実施例１または実施例２の関係を満た
しているので、半導体レーザをSi基板凸部に搭載し、光
導波路２との光結合を行なうことができる。しかも、上
述のように、Si基板がヒートシンクとして作用するの
で、ハイブリッド集積化を行なうにあたり、別個にヒー
トシンクを用意する必要がない。このため、高密度での
基板上への素子搭載が可能となる。
上に複数個の半導体レーザ４を搭載したものである。複
数個の半導体レーザをｐ−サイド・ダウン・ボンディン
グし、かつ各素子毎に独立して動作させる場合、半導体
レーザのｐ側の電極は、素子毎に絶縁されていなければ
ならない。このために、本実施例では基板となるSiに、
ｐ−ｎ接合部を形成し、ここに逆バイアスをかける方法
（例えばJ.D.Crow et al,“Galium arsenide laser−ar
ray−on−silicon package",Appl,Opt.,vol 17,479,（1
978））を採用している。すなわち、Si基板10として、
ｐ形基板を用い、Si基板凸部10bにドーパントを拡散
し、ｎ形領域10nを形成している。さらに、本実施例で
は、Si基板凸部10bを各素子毎に独立に形成した。図に
おいて7bは導電膜である。Si基板凸部10bが上記のよう
に製作されているので、この上に、半導体レーザ４をｐ
−サイド・ダウン・ボンディングした時、第６図のよう
に、素子毎の絶縁を保つことができる。すなわち、半導
体レーザ４に順方向バイアスを印加する。このとき、Si
基板はｎ形領域10nの電位がｐ形領域10pの電位より高い
逆方向バイアス状態となる。この結果、ｐ−ｎ接合部に
ドーパントがない空乏層10iが広がるので、Si基板上の
ｐ形領域とｎ形領域とは互いに絶縁される。さらに、Si
基板上の各凸部10bの間には、ｐ−ｎ接合層の深さより
深い溝が形成されている。したがって、各凸部10b上面
に形成されたｎ領域10nは、互いに、電気的絶縁がなさ
れている。本実施例において、光導波路２及び半導体レ
ーザ４の寸法は、実施例１または実施例２の関係を満た
しているので、半導体レーザをSi基板凸部に搭載し、光
導波路２との光結合を行なうことができる。しかも、上
述のように、Si基板がヒートシンクとして作用するの
で、ハイブリッド集積化を行なうにあたり、別個にヒー
トシンクを用意する必要がない。このため、高密度での
基板上への素子搭載が可能となる。
実施例４ 第７図は、本発明の第４の実施例である。上述の実施
例１〜３がリッジ状導波路に関する例であったのに対し
て、本実施例は埋め込み構造の導波路に関するものであ
る。第７図においては、Si基板凹部10a中に、石英系光
導波路バッファ層2bが、その上に、コア層2aが形成され
ており、最後に、埋め込みクラッド層2dが形成されてい
る。バッファ層2bの上面と、Si基板凸部10b上面の高さ
が一致している。バッファ層2bの上面から、コア層2aの
中心までの高さをl1とする。半導体レーザ４をｐ−サイ
ド・ダウンでSi基板凸部10bの導電膜（例えばAn−Sn）
７上に搭載した時、凸部10b上面から、活性層4aまでの
距離をｌとする。l1＝ｌと設定することにより、半導体
レーザを基板に搭載すれば半導体レーザ４と光導波路２
のコア層との高さを一致させることができる。また、3a
はレーザ・ガイドであり、これによりレーザと導波路と
の横方向に位置合せを行なうことができる。以上のよう
に、埋め込み構造に対してもリッジ状導波路に対すると
同様の光素子のハイブリッド集積が可能である。
例１〜３がリッジ状導波路に関する例であったのに対し
て、本実施例は埋め込み構造の導波路に関するものであ
る。第７図においては、Si基板凹部10a中に、石英系光
導波路バッファ層2bが、その上に、コア層2aが形成され
ており、最後に、埋め込みクラッド層2dが形成されてい
る。バッファ層2bの上面と、Si基板凸部10b上面の高さ
が一致している。バッファ層2bの上面から、コア層2aの
中心までの高さをl1とする。半導体レーザ４をｐ−サイ
ド・ダウンでSi基板凸部10bの導電膜（例えばAn−Sn）
７上に搭載した時、凸部10b上面から、活性層4aまでの
距離をｌとする。l1＝ｌと設定することにより、半導体
レーザを基板に搭載すれば半導体レーザ４と光導波路２
のコア層との高さを一致させることができる。また、3a
はレーザ・ガイドであり、これによりレーザと導波路と
の横方向に位置合せを行なうことができる。以上のよう
に、埋め込み構造に対してもリッジ状導波路に対すると
同様の光素子のハイブリッド集積が可能である。
なお、上記実施例１〜３では、光導波路としては、主
に石英系導波路を用いたが、Si基板上に形成でき、か
つ、エッチングのできる材料であり、さらに、光素子を
ボンディングする際の高温（〜350℃）にに耐えられる
導波路であれば、石英系に限定はされない。また、搭載
すべき光素子は半導体レーザに限定されない。例えばフ
ォトダイオードでもよいし、また、LiNbO3または半導体
等からなる能動素子（例えば、変調器）を用いてもよ
い。また、上記実施例のうち、１〜３では、光素子位置
決め用のガイドは用いていないが、これらについても、
実施例４と同様にガイドを用いることが可能である。
に石英系導波路を用いたが、Si基板上に形成でき、か
つ、エッチングのできる材料であり、さらに、光素子を
ボンディングする際の高温（〜350℃）にに耐えられる
導波路であれば、石英系に限定はされない。また、搭載
すべき光素子は半導体レーザに限定されない。例えばフ
ォトダイオードでもよいし、また、LiNbO3または半導体
等からなる能動素子（例えば、変調器）を用いてもよ
い。また、上記実施例のうち、１〜３では、光素子位置
決め用のガイドは用いていないが、これらについても、
実施例４と同様にガイドを用いることが可能である。
本実施例のハイブリッド光集積回路は、従来の光集積
回路と異なり、導波路のみならず、Si基板を有効に利用
することができるので、例えば、光配線回路（特願昭61
−48081）のような光導波回路，半導体光素子及び電子
回路等を一体化した大規模な光−電子集積回路の分野へ
の応用が期待される。
回路と異なり、導波路のみならず、Si基板を有効に利用
することができるので、例えば、光配線回路（特願昭61
−48081）のような光導波回路，半導体光素子及び電子
回路等を一体化した大規模な光−電子集積回路の分野へ
の応用が期待される。
本発明のハイブリッド光集積回路によれば、シリコン
基板上で光素子と光導波路とを光結合させる光集積回路
であって、表面に凹部および凸部が形成されたシリコン
基板と、該シリコン基板の凹部上に形成されたバッファ
層と、該バッファ層上に形成された光導波路と、該シリ
コン基板の凸部上に搭載され活性層側の表面が下向きと
された光素子とを具備し、上記光導波路と光素子とが結
合しているので、該光素子と光導波路との位置合わせの
精度が極めて高精度となり、該光素子と光導波路との結
合損失を低減することができる。しかも、光素子の基板
の薄片化なしに、光素子をハイブリッド集積できるとい
う利点があり、特に、単一モード系ハイブリッド光集積
回路に有効である。さらに、本発明では、Si基板を光素
子のヒートシンクとして機能させることができるので、
光素子にヒートシンクを付けることは不要となり、した
がって、高密度の光素子搭載が可能である、という利点
がある。
基板上で光素子と光導波路とを光結合させる光集積回路
であって、表面に凹部および凸部が形成されたシリコン
基板と、該シリコン基板の凹部上に形成されたバッファ
層と、該バッファ層上に形成された光導波路と、該シリ
コン基板の凸部上に搭載され活性層側の表面が下向きと
された光素子とを具備し、上記光導波路と光素子とが結
合しているので、該光素子と光導波路との位置合わせの
精度が極めて高精度となり、該光素子と光導波路との結
合損失を低減することができる。しかも、光素子の基板
の薄片化なしに、光素子をハイブリッド集積できるとい
う利点があり、特に、単一モード系ハイブリッド光集積
回路に有効である。さらに、本発明では、Si基板を光素
子のヒートシンクとして機能させることができるので、
光素子にヒートシンクを付けることは不要となり、した
がって、高密度の光素子搭載が可能である、という利点
がある。
本発明のハイブリッド光集積回路の製造方法は、シリ
コン基板の表面に凹部および凸部を形成する凹凸形成工
程と、該シリコン基板の凹部上にバッファ層を形成する
バッファ層形成工程と、該バッファ層の表面を平坦化す
る平坦化工程と、該バッファ層上にコア層およびクラッ
ド層を形成する光導波路形成工程とを備えたので、上記
光素子と光導波路とを結合させるにはコア層の厚みのみ
を制御すればよく、したがって、該光素子と光導波路と
の高さ方向の位置合わせを極めて高い精度で、しかも、
極めて容易に行うことができる。さらに、特殊な装置を
必要とすることなく、通常の半導体製造に用いられる装
置を用いて、高密度のハイブリッド化された光集積回路
を製造することができる。
コン基板の表面に凹部および凸部を形成する凹凸形成工
程と、該シリコン基板の凹部上にバッファ層を形成する
バッファ層形成工程と、該バッファ層の表面を平坦化す
る平坦化工程と、該バッファ層上にコア層およびクラッ
ド層を形成する光導波路形成工程とを備えたので、上記
光素子と光導波路とを結合させるにはコア層の厚みのみ
を制御すればよく、したがって、該光素子と光導波路と
の高さ方向の位置合わせを極めて高い精度で、しかも、
極めて容易に行うことができる。さらに、特殊な装置を
必要とすることなく、通常の半導体製造に用いられる装
置を用いて、高密度のハイブリッド化された光集積回路
を製造することができる。
第１図（ａ），（ｂ）は本発明の第１実施例を示す図で
あって、同図（ａ）は斜視図、同図（ｂ）は側断面図、
第２図（ａ）〜（ｅ）は第１図（ａ），（ｂ）の回路の
製作方法を説明する図、第３図は本発明の第２の実施例
の側断面図、第４図（ａ），（ｂ）は第３図の回路の製
作方法を説明する図、第５図は本発明の第３の実施例を
説明する斜視図、第６図は第３実施例の原理説明図、第
７図は本発明の第４の実施例を説明する斜視図、第８図
は従来の光集積回路の斜視図、第９図は従来の光集積回
路の側断面図である。 ２……光導波路、2a……コア層、2b……バッファ層、2c
……クラッド層、４……光素子（半導体レーザ）、4a…
…活性層、10……シリコン基板、10a……凹部、10b……
凸部。
あって、同図（ａ）は斜視図、同図（ｂ）は側断面図、
第２図（ａ）〜（ｅ）は第１図（ａ），（ｂ）の回路の
製作方法を説明する図、第３図は本発明の第２の実施例
の側断面図、第４図（ａ），（ｂ）は第３図の回路の製
作方法を説明する図、第５図は本発明の第３の実施例を
説明する斜視図、第６図は第３実施例の原理説明図、第
７図は本発明の第４の実施例を説明する斜視図、第８図
は従来の光集積回路の斜視図、第９図は従来の光集積回
路の側断面図である。 ２……光導波路、2a……コア層、2b……バッファ層、2c
……クラッド層、４……光素子（半導体レーザ）、4a…
…活性層、10……シリコン基板、10a……凹部、10b……
凸部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 盛男 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (56)参考文献 特開 昭57−118686（ＪＰ，Ａ) 特開 昭61−238018（ＪＰ，Ａ) 特開 昭61−238020（ＪＰ，Ａ)
Claims (2)
- 【請求項１】シリコン基板の表面に凹部および凸部を形
成する凹凸形成工程と、 該シリコン基板の凹部上にバッファ層を形成するバッフ
ァ層形成工程と、 該バッファ層の表面を平坦化する平坦化工程と、 該バッファ層上にコア層およびクラッド層を形成する光
導波路形成工程と、 該基板の凸部上に光素子を活性層を下向きに搭載する光
素子搭載工程と を備えたことを特徴とするハイブリッド光集積回路の製
造方法。 - 【請求項２】該平坦化工程を、該バッファ層の表面を平
坦化し、該バッファ層の上面と該シリコン基板の凸部の
上面とが同一平面を形成するようにする工程とすること
を特徴とする特許請求の範囲第１項記載のハイブリッド
光集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277058A JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277058A JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131104A JPS63131104A (ja) | 1988-06-03 |
| JPH087288B2 true JPH087288B2 (ja) | 1996-01-29 |
Family
ID=17578199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277058A Expired - Lifetime JPH087288B2 (ja) | 1986-11-20 | 1986-11-20 | ハイブリッド光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087288B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2893093B2 (ja) * | 1989-02-10 | 1999-05-17 | 日本電信電話株式会社 | ファイバ・ガイド部付き光導波路の製作方法 |
| JP2619199B2 (ja) * | 1993-06-17 | 1997-06-11 | 沖電気工業株式会社 | 光切替えスイッチモジュールにおける光導波路基板の実装構造 |
| US5621837A (en) * | 1993-08-09 | 1997-04-15 | Nippon Telegraph & Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit and process for fabricating platform |
| JPH09297238A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Electric Ind Ltd | 光導波路の製造方法 |
| JPH1051078A (ja) * | 1996-08-06 | 1998-02-20 | Furukawa Electric Co Ltd:The | 半導体レーザアレイ及びその製造方法 |
| JP3758258B2 (ja) * | 1996-11-29 | 2006-03-22 | 富士通株式会社 | 光結合装置 |
| US6631235B1 (en) | 1999-06-17 | 2003-10-07 | The Furukawa Electric Co., Ltd. | Planar lightwave circuit platform and method for manufacturing the same |
| DE19929878A1 (de) * | 1999-06-29 | 2001-01-04 | Bosch Gmbh Robert | Träger zur Montage optoelektronischer Bauteile und Verfahren zur Herstellung |
| JP2001156379A (ja) | 1999-11-29 | 2001-06-08 | Canon Inc | 半導体レーザアレイおよび光走査装置 |
| KR100726806B1 (ko) * | 1999-12-02 | 2007-06-11 | 주식회사 케이티 | 레일형 하이브리드 광전 변환 장치 |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118686A (en) * | 1981-01-16 | 1982-07-23 | Omron Tateisi Electronics Co | Coupling of semiconductor laser and photo waveguide |
-
1986
- 1986-11-20 JP JP61277058A patent/JPH087288B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63131104A (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087288B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JP3147313B2 (ja) | ダイオードレーザと光ファイバを受動的に調整するための方法及び装置 | |
| KR100637929B1 (ko) | 하이브리드형 광소자 | |
| JP3062884B2 (ja) | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| JPH07249798A (ja) | 光部品固定装置及びその製造方法 | |
| JPH09218325A (ja) | 半導体レーザモジュール | |
| US11934007B2 (en) | Assembly of an active semiconductor component and of a silicon-based passive optical component | |
| JPH1098172A (ja) | 半導体光検出器 | |
| Hashimoto et al. | Hybrid integration of spot-size converted laser diode on planar lightwave circuit platform by passive alignment technique | |
| JPH053748B2 (ja) | ||
| JP3663310B2 (ja) | 光ビームスポット変換器及びこれを用いた光伝送モジュール並びに光伝送システム | |
| EP1211532A2 (en) | Optical device for mounting optical elements | |
| JP2002031731A (ja) | ハイブリッド光集積回路 | |
| JP2012222336A (ja) | 半導体レーザモジュール及びその製造方法 | |
| CN221746334U (zh) | 一种多阵列异质集成密集波分复用光电器件 | |
| JP3698601B2 (ja) | 光モジュール | |
| WO2023093275A1 (zh) | 一种光源组件及光模块 | |
| JPH0832102A (ja) | フォトディテクタ | |
| US20220123518A1 (en) | Laser chip for flip-chip bonding on silicon photonics chips | |
| JP2000275480A (ja) | 光モジュール | |
| JPH07142699A (ja) | 半導体光集積素子及びその製造方法 | |
| JPH10223989A (ja) | 導波路型光素子 | |
| JP2924041B2 (ja) | モノリシック集積型半導体光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |