JPH0584928B2 - - Google Patents
Info
- Publication number
- JPH0584928B2 JPH0584928B2 JP62019302A JP1930287A JPH0584928B2 JP H0584928 B2 JPH0584928 B2 JP H0584928B2 JP 62019302 A JP62019302 A JP 62019302A JP 1930287 A JP1930287 A JP 1930287A JP H0584928 B2 JPH0584928 B2 JP H0584928B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- sign
- remainder
- exclusive
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/548—Trigonometric functions; Co-ordinate transformations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Description
＜産業上の利用分野＞
本発明は、三角関数演算における三角関数前処
理装置に関するものである。 ＜従来の技術＞ 三角関数sin Ｘ、cos Ｘを求めるには、例えば
初等関数の数値計算（−松信著、教育出版社）に
述べられているように、テイラー展開、チエビシ
エフ展開などの級数展開法、またはCORDICな
どのアルゴリズムがある。しかし、これらのアル
ゴリズムを広い定義域で用いるのは精度と演算時
間の点から有効ではなく、０＜Ｘ＜π／４となる
ように剰余算を行ない、狭い定義域についてだけ
上記アルゴリズムを適応するのが一般的である。 Ｙ＝sin Ｘを求める計算アルゴリズムの一例を
第２図を用いて説明する。まず、剰余算を以下の
ように行なう。Ｘを被除数、π／４を除数として
剰余を求め、剰余をＲ、商の下位３ビツトを最下
位のビツトより、フラグfc，fb，faにセツトす
る。Ｒ＝Ｘ mod（π／４）である。 この時、第２図からわかるように、フラグfa，
fb，fcと入力数Ｘの符号SFとの関係により（表
１、参照）、以下のように演算が選択される。ま
ず、fc＝１ならばＲ＝π／４−Ｒの補正を行な
う。次に入力Ｘの符号フラグSFとフラグfaとの
排他的論理和が出力Ｙの符号となる。次に、フラ
グfbとフラグfcの排他的論理和を求め、fb○fc＝
１ならばcos Ｒを、そうでなければ、sin Ｒを
CORDIC又は展開式を用いて求め、これを｜Ｙ
｜とする。このようなアルゴリズムのもとにＹ＝
sin Ｘを求める。
理装置に関するものである。 ＜従来の技術＞ 三角関数sin Ｘ、cos Ｘを求めるには、例えば
初等関数の数値計算（−松信著、教育出版社）に
述べられているように、テイラー展開、チエビシ
エフ展開などの級数展開法、またはCORDICな
どのアルゴリズムがある。しかし、これらのアル
ゴリズムを広い定義域で用いるのは精度と演算時
間の点から有効ではなく、０＜Ｘ＜π／４となる
ように剰余算を行ない、狭い定義域についてだけ
上記アルゴリズムを適応するのが一般的である。 Ｙ＝sin Ｘを求める計算アルゴリズムの一例を
第２図を用いて説明する。まず、剰余算を以下の
ように行なう。Ｘを被除数、π／４を除数として
剰余を求め、剰余をＲ、商の下位３ビツトを最下
位のビツトより、フラグfc，fb，faにセツトす
る。Ｒ＝Ｘ mod（π／４）である。 この時、第２図からわかるように、フラグfa，
fb，fcと入力数Ｘの符号SFとの関係により（表
１、参照）、以下のように演算が選択される。ま
ず、fc＝１ならばＲ＝π／４−Ｒの補正を行な
う。次に入力Ｘの符号フラグSFとフラグfaとの
排他的論理和が出力Ｙの符号となる。次に、フラ
グfbとフラグfcの排他的論理和を求め、fb○fc＝
１ならばcos Ｒを、そうでなければ、sin Ｒを
CORDIC又は展開式を用いて求め、これを｜Ｙ
｜とする。このようなアルゴリズムのもとにＹ＝
sin Ｘを求める。
【表】
次に、第３図を用いて、従来の計算方式を説明
する。まず、Ｘをπ／４で剰余算を行ない
（302）、剰余(R)と商とを求める。ここで、フラグ
fa，fb，fcは「０」に初期化されているものとす
る。商の下位３ビツトを調べ、ビツト０＝１（図
面ではビツトをｂと表す）ならば（303）フラグ
fcに１をセツトし（304）、ビツト１＝１ならば
（305）フラグfbに１をセツトし（306）、ビツト２
＝１ならば（307）フラグfaに１をセツトする
（308）。フローチヤート図では判断結果が肯定な
ら「Ｙ」を否定なら「Ｎ」の経路を取る。 次に、fc＝１ならば（309）Ｒ＝π／４−Ｒの
補正を行なう（310）。次に入力Ｘの符号フラグ
SF＝０（＋）で（311）かつfa＝１か（313）、ま
たはSF＝１（−）で（311）かつfa＝０（312）の
時には、出力Ｙの符号はSF＝１（−）とし、
（314）、それ以外の場合は、出力Ｙの符号はSF＝
０（＋）とする（315）。 次に、fb＝１（316）かつfc＝０（318）または、
fb＝０（316）かつfc＝１（317）ならばcos Ｒを
（320）、そうでなければ、sin Ｒを（319）、
CORDIC又は展開式を用いて求め、これをsin Ｘ
の演算結果とする。同様に、Ｙ＝cos Ｘの計算ア
ルゴリズムを第５図を用いて説明する。まず、剰
余算を以下のように行なう。Ｘを被除数、π／４
を除数として剰余を求め、剰余をＲ、商の下位３
ビツトを最下位のビツトより、fc，fb，faにそれ
ぞれセツトする。Ｒ＝Ｘ mod（π／４）となる。 この時、第５図からわかるように、フラグfa，
fb，fcと入力数Ｘの符号SFとの関係（表２参照）
により、以下のように演算が選択される。 まず、fc＝１ならばＲ＝π／４−Ｒの補正を行
なう。次にフラグfaとfbの排他的論理和が、出力
Ｙの符号となる。次に、fbとfcの排他的論理和を
求め、fa○fc＝０ならばcos Ｒを、そうでなけれ
ば、sin ＲをCORDIC又は展開式を用いて求め、
これを｜Ｙ｜とする。このようなアルゴリズムの
もとにＹ＝cos Ｘを求める。
する。まず、Ｘをπ／４で剰余算を行ない
（302）、剰余(R)と商とを求める。ここで、フラグ
fa，fb，fcは「０」に初期化されているものとす
る。商の下位３ビツトを調べ、ビツト０＝１（図
面ではビツトをｂと表す）ならば（303）フラグ
fcに１をセツトし（304）、ビツト１＝１ならば
（305）フラグfbに１をセツトし（306）、ビツト２
＝１ならば（307）フラグfaに１をセツトする
（308）。フローチヤート図では判断結果が肯定な
ら「Ｙ」を否定なら「Ｎ」の経路を取る。 次に、fc＝１ならば（309）Ｒ＝π／４−Ｒの
補正を行なう（310）。次に入力Ｘの符号フラグ
SF＝０（＋）で（311）かつfa＝１か（313）、ま
たはSF＝１（−）で（311）かつfa＝０（312）の
時には、出力Ｙの符号はSF＝１（−）とし、
（314）、それ以外の場合は、出力Ｙの符号はSF＝
０（＋）とする（315）。 次に、fb＝１（316）かつfc＝０（318）または、
fb＝０（316）かつfc＝１（317）ならばcos Ｒを
（320）、そうでなければ、sin Ｒを（319）、
CORDIC又は展開式を用いて求め、これをsin Ｘ
の演算結果とする。同様に、Ｙ＝cos Ｘの計算ア
ルゴリズムを第５図を用いて説明する。まず、剰
余算を以下のように行なう。Ｘを被除数、π／４
を除数として剰余を求め、剰余をＲ、商の下位３
ビツトを最下位のビツトより、fc，fb，faにそれ
ぞれセツトする。Ｒ＝Ｘ mod（π／４）となる。 この時、第５図からわかるように、フラグfa，
fb，fcと入力数Ｘの符号SFとの関係（表２参照）
により、以下のように演算が選択される。 まず、fc＝１ならばＲ＝π／４−Ｒの補正を行
なう。次にフラグfaとfbの排他的論理和が、出力
Ｙの符号となる。次に、fbとfcの排他的論理和を
求め、fa○fc＝０ならばcos Ｒを、そうでなけれ
ば、sin ＲをCORDIC又は展開式を用いて求め、
これを｜Ｙ｜とする。このようなアルゴリズムの
もとにＹ＝cos Ｘを求める。
【表】
次に、第６図を用いて、従来の計算方式を説明
する。まず、Ｘをπ／４で剰余算を行ない
（602）、剰余(R)と商を求める。ここで、fa，fb，
fcは０に初期化されているものとする。商の下位
３ビツトを調べ、ビツト０＝１ならば（603）フ
ラグfcに１をセツトし（604）、ビツト１＝１なら
ば（605）フラグfbに１をセツトし（606）、ビツ
ト２＝１ならば（607）フラグfaに１をセツトす
る（608）。次に、fc＝１ならば（609）Ｒ＝π／
４−Ｒの補正を行なう（610）。次にfa＝１で
（611）かつfb＝１か（613）または、fa＝０で
（611）かつfb＝０（612）の時、出力Ｙの符号は
SF＝０（＋）とし（614）、それ以外の場合は、出
力Ｙの符号はSF＝１（−）とする（615）。 次に、fb＝１（616）かつfc＝０（618）または、
fb＝０（616）かつfc＝１（617）ならばsin Ｒを
（620）、そうでなければ、cos Ｒを（619）、
CORDIC又は展開式を用いて求め、これをcos
Ｘの演算結果とする。 ＜発明の解決しようとする問題点＞ 上述した従来の演算装置では、三角関数Ｙ＝
sin Ｘ、Ｙ＝cos Ｘなどを求めるには、０＜Ｘ＜
π／４となるようにＸを被除数、π／４を除数と
して剰余算を行ない、剰余をＲとし、商を求め、
商の下位３ビツトを１ビツトずつ判定しながらフ
ラグにセツトするということと、フラグと入力数
Ｘとの符号SFとの関係により出力Ｙの符号の決
定と、演算の選択を行なうということを、マイク
ロプログラムで行なつていたため、マイクロプロ
グラムのステツプ数が増加し、実行時間の増加を
伴うという問題点があつた。 ＜問題点を解決するための手段および作用＞ 本発明の三角関数を求める装置は被除数を格納
するレジスタと、除数を格納するレジスタと、除
算を行なうための加減算器と、剰余を格納するレ
ジスタと、商の下位３ビツトを下位より格納する
第１フラグ、第２フラグ、第３フラグと、入力数
の符号を格納する第４フラグと、前記第２フラ
グ、第３フラグと、第４フラグとの値により出力
数の符号フラグを決定するための論理回路を有し
ている。 したがつて、上述した従来の三角関数前処理装
置では、三角関数Ｙ＝sin Ｘ、Ｙ＝cos Ｘなどを
求めるには、０＜Ｘ＜π／４となるようにＸを被
除数、π／４を除数として剰余算を行ない、剰余
をＲとし、商の下位３ビツトを１ビツトずつ判定
しながらフラグにセツトするということと、フラ
グと入力数Ｘの符号SFとの関係により出力Ｙの
符号の決定と、演算の選択を行なうということ
を、マイクロプログラムで行なつていたのに対
し、本発明は、商の下位３ビツトをフラグにセツ
トする機能を設けるということと、フラグと入力
数Ｘの符号SFとの関係により、出力Ｙの符号の
決定と演算の選択を論理ゲートにより行なうとい
うことで、マイクロプログラムのステツプ数の減
少と、実行時間を短縮化できるという独創的内容
を有する。 ＜実施例＞ 次に、本発明の実施例についてsin Ｘを求める
場合を例に取つて図面を参照して説明する。第１
図は、本発明の一実施例の構成概要を示すブロツ
ク図である。第４図は、一実施例によりsin Ｘを
求める計算のフローチヤート図である。 第１図において、１０１は被除数用レジスタ、
１０２は除数用レジスタ、１０３は加減算器（以
下、ALU）、１０４は剰余用レジスタ、１０５は
商レジスタ、１０６は論理回路、１０７は符号フ
ラグ、１０８，１０９，１１０はフラグ、１１
１，１１２，１１３は排他的論理和ゲートであ
る。本実施例におけるフラグ１０８，１０９，１
１０，１０７はそれぞれ第１、第２、第３、第４
フラグを構成している。 sin Ｘを求める時、まず被除数Ｘを被除数用レ
ジスタ１０１に除数π／２を除数用レジスタ１０
２に格納し、ALU１０３を用いてＸをπ／４で
割つた余りＲを剰余用レジスタ１０４に、商を商
用レジスタ１０５にそれぞれ格納する（402）。次
に、商の下位３ビツトを商用レジスタ１０５より
下位からフラグfc１０８，fb１０９，fa１１０へ
格納し（403）、前記フラグfc108＝１（404）なら
ばＲ＝π／４−Ｒを剰余用レジスタ１０４に格納
する（405）。次に入力Ｘの符号フラグSF１０７
とフラグfa１１０の排他的論理和を排他的論理和
ゲート１１３により求め、論理回路１０６により
出力Ｙの符号を決定しフラグSF１０７に格納す
る（406）。 次に、前記フラグfb１０９とfc１０８との排他
的論理和を排他的論理和ゲート１１３により求
め、fb○fc＝１ならばcos Ｒを、そうでなけれ
ば、sin ＲをCORDIC又は展開式を用いて求め、
これがsin Ｘの演算結果となる（407）。 次に、cos Ｘを求める場合を説明する。第７図
は、本実施例によるcos Ｘを求める計算のフロー
チヤート図である。 cos Ｘを求める時には、まず被除数Ｘを被除数
用レジスタ１０１に除数π／２を除数用レジスタ
１０２に格納し、ALU１０３を用いてＸをπ／
４で割つた余りＲを剰余用レジスタ１０４に、商
を商用レジスタ１０５にそれぞれ格納する
（702）。次に、商の下位３ビツトを商用レジスタ
１０５より下位からフラグfc１０８，fb１０９，
fa１１０へ格納し（703）、前記フラグfc108＝１
（704）ならばＲ＝π／４−Ｒを剰余用レジスタ１
０４に格納する（705）。次に、フラグfa１１０と
フラグfb１０９との排他的論理和を排他的論理和
ゲート１１３により求め、論理回路１０６により
出力Ｙの符号を決定しフラグ１０７に格納する
（706）。次に、前記フラグfb１０９とfc１０８と
の排他的論理和を排他的論理和ゲート１１３によ
り求め、fb○fc＝０ならばcos Ｒを、そうでなけ
れば、sin ＲをCORDIC又は展開式を用いて求
め、これがcos Ｘの演算結果となる（707）。 ＜発明の効果＞ 以上説明したように本発明は、三角関数Ｙ＝
sin Ｘ、Ｙ＝cos Ｘなどを求めるシステムにおい
て、０＜Ｘ＜π／４となるようにＸを被除数、
π／４を除数として剰余算を行ない、剰余をＲと
し、商の下位３ビツトをフラグにセツトする機能
を設けるということと、フラグと入力数Ｘの符号
SFとの関係により出力Ｙの符号の決定と演算の
選択を、論理ゲートにより行なうということで、
今までマイクロプログラムで行なつていたステツ
プ（303〜308、311〜313、316〜318、603〜608、
611〜613、616〜618）の処理が不要となり、マイ
クロプログラムのステップ数の減少と、実行時間
を短縮化できるという効果がある。
する。まず、Ｘをπ／４で剰余算を行ない
（602）、剰余(R)と商を求める。ここで、fa，fb，
fcは０に初期化されているものとする。商の下位
３ビツトを調べ、ビツト０＝１ならば（603）フ
ラグfcに１をセツトし（604）、ビツト１＝１なら
ば（605）フラグfbに１をセツトし（606）、ビツ
ト２＝１ならば（607）フラグfaに１をセツトす
る（608）。次に、fc＝１ならば（609）Ｒ＝π／
４−Ｒの補正を行なう（610）。次にfa＝１で
（611）かつfb＝１か（613）または、fa＝０で
（611）かつfb＝０（612）の時、出力Ｙの符号は
SF＝０（＋）とし（614）、それ以外の場合は、出
力Ｙの符号はSF＝１（−）とする（615）。 次に、fb＝１（616）かつfc＝０（618）または、
fb＝０（616）かつfc＝１（617）ならばsin Ｒを
（620）、そうでなければ、cos Ｒを（619）、
CORDIC又は展開式を用いて求め、これをcos
Ｘの演算結果とする。 ＜発明の解決しようとする問題点＞ 上述した従来の演算装置では、三角関数Ｙ＝
sin Ｘ、Ｙ＝cos Ｘなどを求めるには、０＜Ｘ＜
π／４となるようにＸを被除数、π／４を除数と
して剰余算を行ない、剰余をＲとし、商を求め、
商の下位３ビツトを１ビツトずつ判定しながらフ
ラグにセツトするということと、フラグと入力数
Ｘとの符号SFとの関係により出力Ｙの符号の決
定と、演算の選択を行なうということを、マイク
ロプログラムで行なつていたため、マイクロプロ
グラムのステツプ数が増加し、実行時間の増加を
伴うという問題点があつた。 ＜問題点を解決するための手段および作用＞ 本発明の三角関数を求める装置は被除数を格納
するレジスタと、除数を格納するレジスタと、除
算を行なうための加減算器と、剰余を格納するレ
ジスタと、商の下位３ビツトを下位より格納する
第１フラグ、第２フラグ、第３フラグと、入力数
の符号を格納する第４フラグと、前記第２フラ
グ、第３フラグと、第４フラグとの値により出力
数の符号フラグを決定するための論理回路を有し
ている。 したがつて、上述した従来の三角関数前処理装
置では、三角関数Ｙ＝sin Ｘ、Ｙ＝cos Ｘなどを
求めるには、０＜Ｘ＜π／４となるようにＸを被
除数、π／４を除数として剰余算を行ない、剰余
をＲとし、商の下位３ビツトを１ビツトずつ判定
しながらフラグにセツトするということと、フラ
グと入力数Ｘの符号SFとの関係により出力Ｙの
符号の決定と、演算の選択を行なうということ
を、マイクロプログラムで行なつていたのに対
し、本発明は、商の下位３ビツトをフラグにセツ
トする機能を設けるということと、フラグと入力
数Ｘの符号SFとの関係により、出力Ｙの符号の
決定と演算の選択を論理ゲートにより行なうとい
うことで、マイクロプログラムのステツプ数の減
少と、実行時間を短縮化できるという独創的内容
を有する。 ＜実施例＞ 次に、本発明の実施例についてsin Ｘを求める
場合を例に取つて図面を参照して説明する。第１
図は、本発明の一実施例の構成概要を示すブロツ
ク図である。第４図は、一実施例によりsin Ｘを
求める計算のフローチヤート図である。 第１図において、１０１は被除数用レジスタ、
１０２は除数用レジスタ、１０３は加減算器（以
下、ALU）、１０４は剰余用レジスタ、１０５は
商レジスタ、１０６は論理回路、１０７は符号フ
ラグ、１０８，１０９，１１０はフラグ、１１
１，１１２，１１３は排他的論理和ゲートであ
る。本実施例におけるフラグ１０８，１０９，１
１０，１０７はそれぞれ第１、第２、第３、第４
フラグを構成している。 sin Ｘを求める時、まず被除数Ｘを被除数用レ
ジスタ１０１に除数π／２を除数用レジスタ１０
２に格納し、ALU１０３を用いてＸをπ／４で
割つた余りＲを剰余用レジスタ１０４に、商を商
用レジスタ１０５にそれぞれ格納する（402）。次
に、商の下位３ビツトを商用レジスタ１０５より
下位からフラグfc１０８，fb１０９，fa１１０へ
格納し（403）、前記フラグfc108＝１（404）なら
ばＲ＝π／４−Ｒを剰余用レジスタ１０４に格納
する（405）。次に入力Ｘの符号フラグSF１０７
とフラグfa１１０の排他的論理和を排他的論理和
ゲート１１３により求め、論理回路１０６により
出力Ｙの符号を決定しフラグSF１０７に格納す
る（406）。 次に、前記フラグfb１０９とfc１０８との排他
的論理和を排他的論理和ゲート１１３により求
め、fb○fc＝１ならばcos Ｒを、そうでなけれ
ば、sin ＲをCORDIC又は展開式を用いて求め、
これがsin Ｘの演算結果となる（407）。 次に、cos Ｘを求める場合を説明する。第７図
は、本実施例によるcos Ｘを求める計算のフロー
チヤート図である。 cos Ｘを求める時には、まず被除数Ｘを被除数
用レジスタ１０１に除数π／２を除数用レジスタ
１０２に格納し、ALU１０３を用いてＸをπ／
４で割つた余りＲを剰余用レジスタ１０４に、商
を商用レジスタ１０５にそれぞれ格納する
（702）。次に、商の下位３ビツトを商用レジスタ
１０５より下位からフラグfc１０８，fb１０９，
fa１１０へ格納し（703）、前記フラグfc108＝１
（704）ならばＲ＝π／４−Ｒを剰余用レジスタ１
０４に格納する（705）。次に、フラグfa１１０と
フラグfb１０９との排他的論理和を排他的論理和
ゲート１１３により求め、論理回路１０６により
出力Ｙの符号を決定しフラグ１０７に格納する
（706）。次に、前記フラグfb１０９とfc１０８と
の排他的論理和を排他的論理和ゲート１１３によ
り求め、fb○fc＝０ならばcos Ｒを、そうでなけ
れば、sin ＲをCORDIC又は展開式を用いて求
め、これがcos Ｘの演算結果となる（707）。 ＜発明の効果＞ 以上説明したように本発明は、三角関数Ｙ＝
sin Ｘ、Ｙ＝cos Ｘなどを求めるシステムにおい
て、０＜Ｘ＜π／４となるようにＸを被除数、
π／４を除数として剰余算を行ない、剰余をＲと
し、商の下位３ビツトをフラグにセツトする機能
を設けるということと、フラグと入力数Ｘの符号
SFとの関係により出力Ｙの符号の決定と演算の
選択を、論理ゲートにより行なうということで、
今までマイクロプログラムで行なつていたステツ
プ（303〜308、311〜313、316〜318、603〜608、
611〜613、616〜618）の処理が不要となり、マイ
クロプログラムのステップ数の減少と、実行時間
を短縮化できるという効果がある。
第１図は、本発明の一実施例の構成を示すブロ
ツク図、第２図はsin Ｘのグラフ、第３図はsin
Ｘを求める従来の計算例を示すフローチヤート
図、第４図は、一実施例によりsin ｘを求める計
算のフローチヤート図、第５図はcos Ｘのグラ
フ、第６図はcos Ｘを求める従来の計算例を示す
フローチヤート図、第７図は一実施例によるcos
Ｘを求める計算のフローチヤート図である。 １０１…被除数用レジスタ、１０２…除数用レ
ジスタ、１０３…加減算器、１０４…剰余用レジ
スタ、１０５…商レジスタ、１０６…論理回路、
１０７…符号フラグ、１０８，１０９，１１０…
フラグ、１１１，１１２，１１３…排他的論理和
ゲート。
ツク図、第２図はsin Ｘのグラフ、第３図はsin
Ｘを求める従来の計算例を示すフローチヤート
図、第４図は、一実施例によりsin ｘを求める計
算のフローチヤート図、第５図はcos Ｘのグラ
フ、第６図はcos Ｘを求める従来の計算例を示す
フローチヤート図、第７図は一実施例によるcos
Ｘを求める計算のフローチヤート図である。 １０１…被除数用レジスタ、１０２…除数用レ
ジスタ、１０３…加減算器、１０４…剰余用レジ
スタ、１０５…商レジスタ、１０６…論理回路、
１０７…符号フラグ、１０８，１０９，１１０…
フラグ、１１１，１１２，１１３…排他的論理和
ゲート。
Claims (1)
- 【特許請求の範囲】 １ 三角関数を求めるシステムにおいて、被除数
を格納するレジスタと、除算を行なうための加減
算器と、剰余を格納するレジスタと、商の下位３
ビツトを下位よりそれぞれ格納する第１フラグ、
第２フラグ、第３フラグと、入力数の符号を格納
する第４フラグと、前記第２フラグ、第３フラグ
と、第４フラグとの値により出力数の符号フラグ
を決定するための論理回路とを有し、 入力データを被除数として、π／４を法とする
剰余算を前記加減算器により行ない、剰余算の商
の下位３ビツトを前記第１フラグ、第２フラグ、
第３フラグにそれぞれ格納し、前記第３フラグと
前記第４フラグとの排他的論理和または前記第２
フラグと前記第３フラグとの排他的論理和を、前
記論理回路により決定して符号フラグを決定する
ことと、前記第１フラグと前記第２フラグとの排
他的論理和により正弦値を求めるか、余弦値を求
めるかを決定することを特徴とする三角関数前処
理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019302A JPS63186329A (ja) | 1987-01-28 | 1987-01-28 | 三角関数前処理装置 |
| EP88101245A EP0276856B1 (en) | 1987-01-28 | 1988-01-28 | Trigonometric function preprocessing system |
| US07/149,333 US4870606A (en) | 1987-01-28 | 1988-01-28 | Trigonometric function preprocessing system |
| DE3854207T DE3854207T2 (de) | 1987-01-28 | 1988-01-28 | Vorbearbeitungssystem für eine trigonometrische Funktion. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019302A JPS63186329A (ja) | 1987-01-28 | 1987-01-28 | 三角関数前処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63186329A JPS63186329A (ja) | 1988-08-01 |
| JPH0584928B2 true JPH0584928B2 (ja) | 1993-12-03 |
Family
ID=11995624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62019302A Granted JPS63186329A (ja) | 1987-01-28 | 1987-01-28 | 三角関数前処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4870606A (ja) |
| EP (1) | EP0276856B1 (ja) |
| JP (1) | JPS63186329A (ja) |
| DE (1) | DE3854207T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01279218A (ja) * | 1988-05-02 | 1989-11-09 | Dainippon Screen Mfg Co Ltd | アポクロマート・レンズ |
| GB8918337D0 (en) * | 1989-08-11 | 1989-09-20 | British Telecomm | Digital signal processing |
| US5271090A (en) * | 1990-03-21 | 1993-12-14 | At&T Bell Laboratories | Operational speed improvement for neural network |
| EP0622727A1 (en) * | 1993-04-29 | 1994-11-02 | International Business Machines Corporation | System for optimizing argument reduction |
| US6373316B1 (en) * | 2000-01-18 | 2002-04-16 | International Business Machines Corporation | Digital cosine and sine multiplication circuits |
| JP5304483B2 (ja) * | 2009-06-30 | 2013-10-02 | 富士通株式会社 | 演算処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL164403C (nl) * | 1970-10-19 | 1980-12-15 | Hollandse Signaalapparaten Bv | Digitale sinus/cosinus generator. |
| US3813528A (en) * | 1972-06-02 | 1974-05-28 | Singer Co | High-speed function generator |
| JPS5858627A (ja) * | 1981-10-01 | 1983-04-07 | Hitachi Ltd | 三角関数発生回路 |
| DE3312796A1 (de) * | 1983-04-09 | 1984-10-11 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler oszillator zur erzeugung komplexer signale |
-
1987
- 1987-01-28 JP JP62019302A patent/JPS63186329A/ja active Granted
-
1988
- 1988-01-28 EP EP88101245A patent/EP0276856B1/en not_active Expired - Lifetime
- 1988-01-28 US US07/149,333 patent/US4870606A/en not_active Expired - Fee Related
- 1988-01-28 DE DE3854207T patent/DE3854207T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0276856A2 (en) | 1988-08-03 |
| JPS63186329A (ja) | 1988-08-01 |
| EP0276856A3 (en) | 1991-03-13 |
| EP0276856B1 (en) | 1995-07-26 |
| US4870606A (en) | 1989-09-26 |
| DE3854207D1 (de) | 1995-08-31 |
| DE3854207T2 (de) | 1996-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352887B2 (ja) | クランプ付除算器、このクランプ付除算器を備えた情報処理装置及び除算処理におけるクランプ方法 | |
| JP2835153B2 (ja) | 高基数除算器 | |
| JPH05241794A (ja) | 超越関数近似装置及びその方法 | |
| US4594680A (en) | Apparatus for performing quadratic convergence division in a large data processing system | |
| JPH0584928B2 (ja) | ||
| JPH0786826B2 (ja) | 整数除算回路 | |
| JPH03135627A (ja) | ファジイ演算装置 | |
| EP0268123B1 (en) | Processor for the calculation of transcendental functions | |
| JP2951685B2 (ja) | 固定小数点演算器 | |
| JP2664750B2 (ja) | 演算装置及び演算処理方法 | |
| JPH01304535A (ja) | 除算装置 | |
| JP3122622B2 (ja) | 除算装置 | |
| JP3074910B2 (ja) | 除算装置 | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JPS59160235A (ja) | 除算装置 | |
| JPH06180640A (ja) | 除算装置及び方法 | |
| JPS6129020B2 (ja) | ||
| JPH0285923A (ja) | 関数値計算装置 | |
| JP3068640B2 (ja) | 計算装置 | |
| JP2914813B2 (ja) | 誤り訂正復号装置 | |
| JPH0285922A (ja) | 演算回路 | |
| JPH08202534A (ja) | 演算処理装置 | |
| JPH07210373A (ja) | デジタル極座標変換回路 | |
| JPH02103625A (ja) | 十進乗算方式 | |
| JP2002032215A (ja) | １０進データ除算方法およびそのプログラム記録媒体 |