JPH0877079A - 外部記憶装置 - Google Patents
外部記憶装置Info
- Publication number
- JPH0877079A JPH0877079A JP6213084A JP21308494A JPH0877079A JP H0877079 A JPH0877079 A JP H0877079A JP 6213084 A JP6213084 A JP 6213084A JP 21308494 A JP21308494 A JP 21308494A JP H0877079 A JPH0877079 A JP H0877079A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- indication
- external storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 ライトキャッシュバッファ機能を有する外部
記憶装置において、書込み途中で電源オフとなることに
よるデータ破壊を防止する。 【構成】 コマンド判定回路１１にて本体装置１からの
書込みコマンドを検出し、電源切断制御回路１２にて一
定期間電源切断指示を無効化するための切断待機指示信
号Ｃを生成する。電源制御部１３はこの切断待機指示信
号Ｃの発生期間電源オフ指示ＢやＡＣ供給Ａの断を無効
化して、ＤＣ出力Ｆを記憶部１６へ供給する。当該信号
Ｃの発生期間は、バッファ１８から記憶媒体１９へ書込
みが完全に終了するまでの期間とする。
記憶装置において、書込み途中で電源オフとなることに
よるデータ破壊を防止する。 【構成】 コマンド判定回路１１にて本体装置１からの
書込みコマンドを検出し、電源切断制御回路１２にて一
定期間電源切断指示を無効化するための切断待機指示信
号Ｃを生成する。電源制御部１３はこの切断待機指示信
号Ｃの発生期間電源オフ指示ＢやＡＣ供給Ａの断を無効
化して、ＤＣ出力Ｆを記憶部１６へ供給する。当該信号
Ｃの発生期間は、バッファ１８から記憶媒体１９へ書込
みが完全に終了するまでの期間とする。
Description
【０００１】
【産業上の利用分野】本発明は外部記憶装置に関し、特
に情報処理装置に使用されてこの情報処理からの書込み
命令に応答して書込みデータを一時ライトキャッシュ等
のバッファに蓄えてから記憶媒体へ実際に書込みを行う
ように構成された外部記憶装置に関するものである。
に情報処理装置に使用されてこの情報処理からの書込み
命令に応答して書込みデータを一時ライトキャッシュ等
のバッファに蓄えてから記憶媒体へ実際に書込みを行う
ように構成された外部記憶装置に関するものである。
【０００２】
【従来の技術】従来のこの種の外部記憶装置における動
作電源の制御方式の例としては、一般には、外部記憶装
置の電源オンオフスイッチを介して外部記憶装置の入力
電源が上位装置である本体装置などのサービスコンセン
トより供給されていることが多く、この様な場合には、
本体装置の電源オンオフによって外部記憶装置の入力電
源の供給制御が直接になされることになる。そのため
に、オペレータが誤って外部記憶装置の書込み動作中に
本体装置の電源をオフとすると、データ破壊によりシス
テム異常が生じ、また記憶媒体にも傷が生じるという問
題がある。
作電源の制御方式の例としては、一般には、外部記憶装
置の電源オンオフスイッチを介して外部記憶装置の入力
電源が上位装置である本体装置などのサービスコンセン
トより供給されていることが多く、この様な場合には、
本体装置の電源オンオフによって外部記憶装置の入力電
源の供給制御が直接になされることになる。そのため
に、オペレータが誤って外部記憶装置の書込み動作中に
本体装置の電源をオフとすると、データ破壊によりシス
テム異常が生じ、また記憶媒体にも傷が生じるという問
題がある。
【０００３】そこで、特開平４−１６２１１５号公報や
特開平４−１１４２１８号公報等において、本体装置と
外部記憶装置との間のインタフェース信号により外部記
憶装置が書込み動作中であることを検出して書込み動作
終了後に電源を切断する手法が提案されている。
特開平４−１１４２１８号公報等において、本体装置と
外部記憶装置との間のインタフェース信号により外部記
憶装置が書込み動作中であることを検出して書込み動作
終了後に電源を切断する手法が提案されている。
【０００４】
【発明が解決しようとする課題】現状主流となりつつあ
るライトキャッシュ機能を有する外部記憶装置において
は、本体装置からの書込みデータを一旦ライトキャッシ
ュバッファに取込んで、しかる後にこのライトキャッシ
ュバッファから記憶媒体へ書込みデータを実際に書込む
動作が行われる。
るライトキャッシュ機能を有する外部記憶装置において
は、本体装置からの書込みデータを一旦ライトキャッシ
ュバッファに取込んで、しかる後にこのライトキャッシ
ュバッファから記憶媒体へ書込みデータを実際に書込む
動作が行われる。
【０００５】この様なライトキャッシュ機能を有する外
部記憶装置では、このデータ転送用のライトキャッシュ
バッファに書込みデータが取込まれた時点でインタフェ
ース信号は書込み終了を示す状態となるために、上述し
た各公開公報の技術では、このライトキャッシュバッフ
ァから実際に記憶媒体にデータを書込む前、または書込
み開始時に電源が切断される危険性は残っており、よっ
て通常の電源制御方式と同様な問題が依然として生ずる
ことになる。
部記憶装置では、このデータ転送用のライトキャッシュ
バッファに書込みデータが取込まれた時点でインタフェ
ース信号は書込み終了を示す状態となるために、上述し
た各公開公報の技術では、このライトキャッシュバッフ
ァから実際に記憶媒体にデータを書込む前、または書込
み開始時に電源が切断される危険性は残っており、よっ
て通常の電源制御方式と同様な問題が依然として生ずる
ことになる。
【０００６】そこで、本発明はこの様な従来技術の欠点
を解消すべくなされたものであって、その目的とすると
ころは、ライトキャッシュ機能を有する場合にも、デー
タ破壊やシステム異常等が生じない様な電源切断制御を
可能とした外部記憶装置を提供することにある。
を解消すべくなされたものであって、その目的とすると
ころは、ライトキャッシュ機能を有する場合にも、デー
タ破壊やシステム異常等が生じない様な電源切断制御を
可能とした外部記憶装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明による外部記憶装
置は、記憶媒体と、この記憶媒体に対する上位装置から
の書込み命令に応答して書込みデータを一時蓄積するバ
ッファ手段と、前記上位装置からの書込み命令に応答し
て、少なくとも前記バッファ手段からの書込みデータの
前記記憶媒体への書込み終了までの期間電源切断指示を
無効化する電源制御手段とを含むことを特徴としてい
る。
置は、記憶媒体と、この記憶媒体に対する上位装置から
の書込み命令に応答して書込みデータを一時蓄積するバ
ッファ手段と、前記上位装置からの書込み命令に応答し
て、少なくとも前記バッファ手段からの書込みデータの
前記記憶媒体への書込み終了までの期間電源切断指示を
無効化する電源制御手段とを含むことを特徴としてい
る。
【０００８】
【作用】上位装置からの書込み命令時に、外部記憶装置
バッファから記憶媒体への書込みデータの転送終了まで
は、電源切断指示があってもこれを無効化するようにし
て、記憶媒体へのデータ書込みが実際に終了してから電
源切断可能としたものである。
バッファから記憶媒体への書込みデータの転送終了まで
は、電源切断指示があってもこれを無効化するようにし
て、記憶媒体へのデータ書込みが実際に終了してから電
源切断可能としたものである。
【０００９】
【実施例】以下に本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１０】図１は本発明の実施例のブロック図であ
る。図において、上位装置である本体装置１と外部記憶
装置１０とはインタフェース信号Ｅにより接続されてお
り、また本体装置１からＡＣ（交流）電源Ａが外部記憶
装置１０へ供給されている。
る。図において、上位装置である本体装置１と外部記憶
装置１０とはインタフェース信号Ｅにより接続されてお
り、また本体装置１からＡＣ（交流）電源Ａが外部記憶
装置１０へ供給されている。
【００１１】外部記憶装置１０はデータの記憶をなす記
憶部１６と、インタフェース信号Ｅにより書込みコマン
ドを判定するコマンド判定回路１１と、この判定結果に
応答して一定時間は電源切断を無効化するための電切断
待機信号Ｃを生成する電源切断回路１２と、この電源切
断待機信号Ｃ、ＡＣ電源Ａ及び電源オンオフ指示Ｂを受
けて直流電源Ｆの供給制御をなす電源制御部１３とを有
する。
憶部１６と、インタフェース信号Ｅにより書込みコマン
ドを判定するコマンド判定回路１１と、この判定結果に
応答して一定時間は電源切断を無効化するための電切断
待機信号Ｃを生成する電源切断回路１２と、この電源切
断待機信号Ｃ、ＡＣ電源Ａ及び電源オンオフ指示Ｂを受
けて直流電源Ｆの供給制御をなす電源制御部１３とを有
する。
【００１２】記憶部１６はインタフェース信号Ｅとのイ
ンタフェースをなすインタフェース制御部１７と、書込
みデータを一時蓄えるバッファ１８と、記憶媒体１９と
を有している。
ンタフェースをなすインタフェース制御部１７と、書込
みデータを一時蓄えるバッファ１８と、記憶媒体１９と
を有している。
【００１３】コマンド判定回路１１にてインタフェース
信号Ｅが書込みコマンドであると判定されれば、電源切
断制御回路１２に対してその旨通知される。電源切断制
御回路１２はこの通知に応答して一定時間電源切断指示
を無効化するための待機指示Ｃを生成して電源制御部１
３へ出力する。
信号Ｅが書込みコマンドであると判定されれば、電源切
断制御回路１２に対してその旨通知される。電源切断制
御回路１２はこの通知に応答して一定時間電源切断指示
を無効化するための待機指示Ｃを生成して電源制御部１
３へ出力する。
【００１４】従って、本体装置１からのＡＣ電源Ａの供
給切断やオペレータによる電源オフ指示Ｂがあっても、
この待機指示Ｃが存在している間は電源制御部１３はＤ
Ｃ（直流）電源Ｆの出力を切断せずに継続し、待機指示
Ｃが消滅した時点で始めてＤＣ電源Ｆの出力を断とする
のである。
給切断やオペレータによる電源オフ指示Ｂがあっても、
この待機指示Ｃが存在している間は電源制御部１３はＤ
Ｃ（直流）電源Ｆの出力を切断せずに継続し、待機指示
Ｃが消滅した時点で始めてＤＣ電源Ｆの出力を断とする
のである。
【００１５】当該待機指示Ｃの生成期間としては、少な
くとも書込みコマンド検出時点からバッファ１８から記
憶媒体１９へのデータ書込みが終了するまでの間であ
り、この期間は記憶部１６の仕様により定まるので、そ
の仕様に応じてタイマ等を用いて設定するようにする。
くとも書込みコマンド検出時点からバッファ１８から記
憶媒体１９へのデータ書込みが終了するまでの間であ
り、この期間は記憶部１６の仕様により定まるので、そ
の仕様に応じてタイマ等を用いて設定するようにする。
【００１６】図２は電源制御部１３の一例を示すブロッ
ク図である。ＤＣ出力判定回路２０は、電源切断制御回
路１２からの切断待機指示Ｃと電源オンオフ指示Ｂと本
体装置１からのＡＣ供給Ａとを入力として、これ等各入
力Ａ〜Ｃの論理状態の組合せに応じてＤＣ出力許可Ｄを
生成するものである。
ク図である。ＤＣ出力判定回路２０は、電源切断制御回
路１２からの切断待機指示Ｃと電源オンオフ指示Ｂと本
体装置１からのＡＣ供給Ａとを入力として、これ等各入
力Ａ〜Ｃの論理状態の組合せに応じてＤＣ出力許可Ｄを
生成するものである。
【００１７】ＡＣ／ＤＣ変換回路２１は本体装置１から
のＡＣ供給Ａを受けてＤＣ電源を生成するものであり、
バッテリ２２は記憶媒体１９のバックアップ用の電池で
ある。この電池出力はＤＣ判定回路２０の動作電源とな
ると共に、ＤＣ出力回路２３への入力ともなっている。
のＡＣ供給Ａを受けてＤＣ電源を生成するものであり、
バッテリ２２は記憶媒体１９のバックアップ用の電池で
ある。この電池出力はＤＣ判定回路２０の動作電源とな
ると共に、ＤＣ出力回路２３への入力ともなっている。
【００１８】ＤＣ出力回路２３にはＡＣ／ＤＣ変換回路
２１のＤＣ出力も印加されており、論理的にオア入力と
されているものとする。このＤＣ出力回路２３はＤＣ出
力判定回路２０からのＤＣ出力許可信号Ｄに従って、バ
ッテリ出力かＡＣ／ＤＣ変換回路２１の出力かを択一的
に導出し、記憶部１６の動作電源とするものである。
２１のＤＣ出力も印加されており、論理的にオア入力と
されているものとする。このＤＣ出力回路２３はＤＣ出
力判定回路２０からのＤＣ出力許可信号Ｄに従って、バ
ッテリ出力かＡＣ／ＤＣ変換回路２１の出力かを択一的
に導出し、記憶部１６の動作電源とするものである。
【００１９】ＤＣ出力判定回路２０の３入力Ａ〜Ｃに対
する１出力Ｄの状態は、図３に示す如き関係にあるもの
とする。従って、切断待機指示信号Ｃが「有」でアクテ
ィブの間は、ＡＣ供給が断になっても電源オフ指示があ
っても、すべて無効化されてＤＣ出力が上述のタイマに
て定められた期間は、記憶部１６の電源はオフとならな
いのである。
する１出力Ｄの状態は、図３に示す如き関係にあるもの
とする。従って、切断待機指示信号Ｃが「有」でアクテ
ィブの間は、ＡＣ供給が断になっても電源オフ指示があ
っても、すべて無効化されてＤＣ出力が上述のタイマに
て定められた期間は、記憶部１６の電源はオフとならな
いのである。
【００２０】尚、図２に示したＤＣ出力判定回路２０の
入出力論理（図３）を実現するためのロジック回路の例
を図４に示し、図５に入出力の信号定義を示す。尚、図
４において、５１〜５２は２入力アンドゲート、５３は
２入力オアゲートを夫々示している。
入出力論理（図３）を実現するためのロジック回路の例
を図４に示し、図５に入出力の信号定義を示す。尚、図
４において、５１〜５２は２入力アンドゲート、５３は
２入力オアゲートを夫々示している。
【００２１】
【発明の効果】以上述べた如く、本発明によれば、オペ
レータによる電源オフ指示や上位装置からのＡＣ供給停
止があっても、直前に発行されたコマンドがライトコマ
ンドであれば、少なくともバッファから記憶媒体へデー
タが書込まれて終了するまではこれ等指示を無効化して
電源供給を続行するようしたので、データ破壊やシステ
ム異常等の問題は生じないという効果がある。
レータによる電源オフ指示や上位装置からのＡＣ供給停
止があっても、直前に発行されたコマンドがライトコマ
ンドであれば、少なくともバッファから記憶媒体へデー
タが書込まれて終了するまではこれ等指示を無効化して
電源供給を続行するようしたので、データ破壊やシステ
ム異常等の問題は生じないという効果がある。
【図１】本発明の実施例のシステムブロック図である。
【図２】図１のブロックの電源制御部１３の例を示すブ
ロック図である。
ロック図である。
【図３】図２のブロックのＤＣ出力判定回路２０の入出
力論理状態を示す図である。
力論理状態を示す図である。
【図４】図２のＤＣ出力判定回路２０の一例を示す回路
図である。
図である。
【図５】図４の回路の入出力信号の定義を示す図であ
る。
る。
１ 本体装置 １０ 外部記憶装置 １１ コマンド判定回路 １２ 電源切断制御回路 １３ 電源制御部 １６ 記憶装置 １７ インタフェース制御部 １８ バッファ １９ 記憶媒体
Claims (3)
- 【請求項１】 記憶媒体と、この記憶媒体に対する上位
装置からの書込み命令に応答して書込みデータを一時蓄
積するバッファ手段と、前記上位装置からの書込み命令
に応答して、少なくとも前記バッファ手段からの書込み
データの前記記憶媒体への書込み終了までの期間電源切
断指示を無効化する電源制御手段とを含むことを特徴と
する外部記憶装置。 - 【請求項２】 前記電源制御手段は、前記書込み命令を
判定するコマンド判定手段と、この判定に応答して前記
期間電源切断指示を無効化する無効化信号を生成する無
効化信号生成手段とを含むことを特徴とする請求項１記
載の外部記憶装置。 - 【請求項３】 前記電源制御手段は、前記記憶媒体の電
源オフ時のバックアップのためのバックアップ電源と、
前記上位装置からの交流電源の供給を受けて当該外部記
憶装置の動作直流出力を生成する電源回路と、この電源
回路及び前記バックアップ電源の各直流出力を択一的に
導出する手段とを有し、前記上位装置からの交流電源の
供給停止時に前記無効化信号の生成に応答して前記バッ
クアップ電源の直流出力を導出するよう構成されている
ことを特徴とする請求項１記載の外部記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213084A JPH0877079A (ja) | 1994-09-07 | 1994-09-07 | 外部記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213084A JPH0877079A (ja) | 1994-09-07 | 1994-09-07 | 外部記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877079A true JPH0877079A (ja) | 1996-03-22 |
Family
ID=16633294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6213084A Withdrawn JPH0877079A (ja) | 1994-09-07 | 1994-09-07 | 外部記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877079A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477441B1 (en) | 1997-02-19 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Numerical control system having a built-in personal computer |
| WO2010118696A1 (zh) * | 2009-04-16 | 2010-10-21 | 华为终端有限公司 | 电子设备和电子设备的电源管理装置 |
| CN109040817A (zh) * | 2018-08-01 | 2018-12-18 | 深圳创维－Rgb电子有限公司 | 更新电子节目指南的方法、装置、显示系统及电子设备 |
-
1994
- 1994-09-07 JP JP6213084A patent/JPH0877079A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477441B1 (en) | 1997-02-19 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Numerical control system having a built-in personal computer |
| WO2010118696A1 (zh) * | 2009-04-16 | 2010-10-21 | 华为终端有限公司 | 电子设备和电子设备的电源管理装置 |
| CN109040817A (zh) * | 2018-08-01 | 2018-12-18 | 深圳创维－Rgb电子有限公司 | 更新电子节目指南的方法、装置、显示系统及电子设备 |
| WO2020024605A1 (zh) * | 2018-08-01 | 2020-02-06 | 深圳创维－Rgb电子有限公司 | 更新电子节目指南的方法、装置、显示系统及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0877079A (ja) | 外部記憶装置 | |
| JP2000020182A (ja) | パワーマネージメント方法 | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JP2002358169A (ja) | 半導体ディスク装置 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JP2836336B2 (ja) | 電源断制御方式 | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JPH1124800A (ja) | 電源バックアップシステム及び電源バックアップ方法並びに電源バックアップ制御プログラムを記憶した記憶媒体 | |
| JP2633642B2 (ja) | 電源制御装置 | |
| JP2877091B2 (ja) | 電源制御装置、電源制御システムおよび電源制御方法 | |
| JPH06119087A (ja) | 電源オフ方式 | |
| JP2000047763A (ja) | 情報処理装置及びｃｄ−ｒｏｍ装置制御方法 | |
| JP3080849B2 (ja) | 入出力デバイスの電源オン／オフ回路 | |
| JP3271698B2 (ja) | 周辺装置電源切断システム | |
| JPH04195617A (ja) | 記録再生装置および情報処理装置 | |
| JP2834960B2 (ja) | 電源制御装置 | |
| JP2727940B2 (ja) | 二重化処理装置 | |
| JPS63131213A (ja) | 電源制御装置 | |
| JPH09322428A (ja) | 電源制御装置 | |
| JPS5868129A (ja) | バツフアメモリ装置 | |
| JP2002210095A (ja) | 電源断処理装置および電源断処理方法 | |
| JPH01258263A (ja) | 磁気ディスク制御装置 | |
| JPH03268020A (ja) | 半導体ディスクの無停止保守方式 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH07191786A (ja) | 電子計算機の電源障害対策システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |