JPH0883876A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH0883876A
JPH0883876A JP7098127A JP9812795A JPH0883876A JP H0883876 A JPH0883876 A JP H0883876A JP 7098127 A JP7098127 A JP 7098127A JP 9812795 A JP9812795 A JP 9812795A JP H0883876 A JPH0883876 A JP H0883876A
Authority
JP
Japan
Prior art keywords
lead
element mounting
resin
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7098127A
Other languages
English (en)
Other versions
JP3509274B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP09812795A priority Critical patent/JP3509274B2/ja
Priority to US08/461,442 priority patent/US5633529A/en
Priority to TW084105885A priority patent/TW293940B/zh
Priority to EP95109655A priority patent/EP0693779B1/en
Priority to DE69526543T priority patent/DE69526543T2/de
Priority to SG1995000813A priority patent/SG65533A1/en
Priority to KR1019950020417A priority patent/KR100386052B1/ko
Publication of JPH0883876A publication Critical patent/JPH0883876A/ja
Priority to HK98115083.9A priority patent/HK1013888B/en
Application granted granted Critical
Publication of JP3509274B2 publication Critical patent/JP3509274B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】高い放熱特性を有するだけでなく、信頼性が高
く、かつリードの共用化を図ることにより配線設計の自
由度が高いワイヤボンディングが可能な樹脂封止型半導
体装置およびその製造方法を提供すること。 【構成】樹脂封止型半導体装置１００は、素子設置面１
２を有する素子載置部１０と、前記素子設置面１２に接
合された半導体素子２０と、この半導体素子２０に対し
て離間して配設された複数のリード３０と、これらのリ
ード３０および半導体素子２０との間に位置しかつ両者
と非接触の状態で配設されたフレームリード３６と、種
々のワイヤ４０と、素子載置部１０、半導体素子２０、
リード３０の一部および前記フレームリード３６を、封
止する樹脂封止部と、を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リード構造に特徴を有
する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】論理Ｖ
ＬＳＩ等の集積度の高い半導体装置においては、半導体
チップにおける入出力用の電極（パッド）および電源用
電極の数が多くなる。したがって、それぞれの電極に接
続するため、この電極と同じ数のたくさんのリードが必
要となる。
【０００３】また、一つの半導体チップの複数箇所に電
源をとろうとするときに、それぞれの接続用のワイヤの
長さが異なると、その抵抗値が異なることとなる。そう
すると、それぞれの電圧降下が異なることから各電極に
同一の電圧を印加することが難しくなる。なお、各電極
と電源とを接続するワイヤの長さを、全て等しくするた
めには、最も長くなるものに他のものを合わせる必要が
あり、ワイヤが長くなってその電圧降下が大きくなって
しまう。
【０００４】そこで、この問題を解決するものとして、
特開平４−１７４５５１号公報に開示された半導体装置
がある。この半導体装置は、半導体チップの回路形成面
の上に共用インナーリードが絶縁性接着材を介して積層
され、かつ、半導体チップの外側に該半導体チップと電
気的に接続された複数の信号用インナーリードが設けら
れ、半導体チップが共用インナーリードで保持された形
でモールド樹脂で封止されていることに特徴を有する。
【０００５】この半導体装置によれば、半導体チップが
搭載されるタブを設けていないので、ボンディングワイ
ヤとタブとの短絡を防止できること、共用インナーリー
ドを例えば電源用リードとして用いることにより、リー
ドピンの共用化を容易に実現することができること、等
の利点を有する。
【０００６】特に、共用インナーリードを設けたこと
は、リードの数を減らすとともに、ワイヤの長さを短く
して電圧降下を低減させることになる。
【０００７】しかしながら、この半導体装置において
は、半導体チップ表面に共用インナーリードが積層され
るため、半導体チップ表面の電極パッドの配列設計に制
約があること、共用インナーリードと半導体チップとを
接続する絶縁性接着材によるチップの汚染や接着材の軟
化によるボンディング不良等が発生する可能性があるこ
と、等の問題があった。
【０００８】また、特公平６−６６３５１号公報には、
半導体チップの周囲に共用インナーリードを設けた半導
体装置が開示されている。この構成によれば、半導体チ
ップ表面に共用インナーリードを設けるのではないた
め、電極パッドの配列設計の制約をなくして、ボンディ
ング不良も避けることができる。
【０００９】しかし、この構成は、半導体チップを搭載
するタブがリードの一つに一体的に設けられており、こ
のタブの外周に共用リードが設けられるので、タブと共
用インナーリードとの間の絶縁を十分に図ることが難し
い。また、共用インナーリードを設けるとはいうもの
の、その形状は、タブが設けられるリードを避けて一部
が切断された形状としなければならず、形状に制約があ
る。そして、形状に制約があると、ボンディングを行う
位置も制約を受けるという問題があった。
【００１０】なお、近年、ＶＬＳＩ等の消費電力の増大
に伴い、低コストで放熱性の良好なプラスチックパッケ
ージの要求が高まっている。これに対処するために、材
料の面からは、リードフレームや封止用樹脂の熱伝導性
を高めることが検討され、構造の面からは、リードフレ
ーム・デザインの変更やヒートシンクすなわち放熱体の
付加による放熱性の向上が検討されている。特に、放熱
体の付加によるパッケージの放熱性の改善は、消費電力
が１チップあたり２Ｗ程度までのＬＳＩにおいては、も
っともオーソドックスな対策と考えられている。
【００１１】そこで、上述の放熱といった観点から、本
願発明の発明者は、既に特開平６−５３３９０号に係る
発明を創作した。この発明では、熱伝導性の高い放熱体
を用いて、その放熱体にダイパッドの代わりとなる素子
載置の機能をもたせた構造を採っていた。その際、イン
ナリードの支持といった観点から放熱体上に絶縁部材を
配置しその絶縁部材によりリードを支持させる構造を採
っていた。
【００１２】したがって、かかる構成も採用すれば、放
熱性においても優れた半導体装置を得ることができる。
【００１３】本発明の目的は、リードの共用化を図るこ
とにより、リードの数を減らし、ワイヤの長さを短くし
て電圧降下を低減して、配線設計の自由度が高い樹脂封
止型半導体装置及びその製造方法を提供することにあ
る。
【００１４】本発明の他の目的は、高い放熱特性を有す
る樹脂封止型半導体装置及びその製造方法を提供するこ
とにある。
【００１５】
【課題を解決するための手段および作用】本発明の樹脂
封止型半導体装置は、半導体素子を設置するための素子
設置面を有する素子載置部材と、この素子載置部材の前
記素子設置面に接合された半導体素子と、この半導体素
子から離間した位置で前記素子載置部に対して絶縁され
て配設される複数のリードと、前記半導体素子の周囲を
非接触状態で切れ間なく囲み、前記素子設置面から浮い
た状態で配設されるフレームリードと、少なくとも、前
記リードと前記半導体素子の電極部とを電気的に接続す
るワイヤ、前記リードと前記フレームリードとを電気的
に接続するワイヤおよび前記フレームリードと前記半導
体素子の電極部とを電気的に接続するワイヤを含むワイ
ヤ群と、前記素子載置部材、前記半導体素子、前記リー
ドの一部および前記フレームリードを封止する樹脂封止
部と、を含む。
【００１６】この半導体装置においては、半導体素子と
リードとの間にフレームリードを設け、このフレームリ
ードを例えば電源用リードとして用いることにより、少
ない本数のリードによって半導体素子の電極部に所定の
電圧を安定して供給することができ、電源ノイズを低下
させながら動作速度の高速化を達成することができる。
【００１７】そして、フレームリードによって共用化さ
れたリードに相当する本数のリードは例えば信号用リー
ドとして用いることができるため、配線設計の自由度が
向上する。
【００１８】前記半導体装置においては、前記素子載置
部材の素子設置面は、前記リードを構成するインナーリ
ードの先端が平面的にみて重なる位置まで延設されてい
ることが好ましい。このような構成によれば、インナー
リードのワイヤボンディングに際して前記素子設置面を
インナーリードの先端部を支持する台として兼用するこ
とができる。
【００１９】前記半導体装置においては、前記インナー
リードは、前記素子載置部材の素子設置面に対して弾性
変形の範囲で接触可能な自由端を確保した状態で絶縁性
のリード支持部によって支持され、このリード支持部を
介して前記素子載置部材と前記インナーリードとが接合
されていることが好ましい。この構成によれば、ワイヤ
ボンディングの工程において、インナーリードがリード
支持部を支点としてその自由端が下方に変形して前記素
子設置面に当接することにより、ワイヤの接続を確実か
つ安定に行うことができるとともに、インナーリードは
リード支持部によって確実に固定される。
【００２０】また、前記素子載置部材は、熱伝導性の高
い材質で構成して放熱性を高めることが好ましい。
【００２１】さらに、前記素子載置部材は、熱伝導性に
優れるだけでなく、導電性を有する材料、例えば銅，ア
ルミニウム，金または銀等の金属、あるいはこれらの各
金属を主成分とする合金によって形成されることによ
り、この素子載置部材を接地領域として用いることがで
きる。
【００２２】こうして、素子載置部材をマイナスの電位
とし、リードフレームをプラスの電位とする場合に、リ
ードフレームが素子載置部材から浮いた状態で配置され
るので、樹脂封止されると両者の間にコンデンサが接続
されたのと同様の状態となってノイズの低減を図ること
ができる。
【００２３】また、前記半導体装置においては、前記半
導体素子の電極部の接地が可能な第１導電層および前記
リードの接地が可能な第２導電層の少なくとも一方が、
前記素子設置面に形成されていることが望ましい。この
構成によれば、半導体素子の電極部の接地ならびにリー
ドの接地を任意の領域において行うことができ、その結
果接地用のリードを減らすことができ、この点からもリ
ードの配線設計の自由度が向上する。
【００２４】このような接地を可能とする導電層は、例
えば銀，金，パラジウム，アルミニウム等の金属を例え
ばメッキすることによって形成される。
【００２５】前記第１導電層および第２導電層は、互い
に離間して形成されていてもよく、あるいは連続的に形
成されていてもよい。
【００２６】さらに、前記半導体装置においては、前記
第１導電層および第２導電層が形成された領域以外の素
子載置部材の表面に、絶縁層が形成されていることが望
ましい。このような絶縁層は、例えば素子載置部材を構
成する金属を酸化処理して得られた金属酸化膜から構成
されることが好ましい。この絶縁層を形成することによ
り、リードおよびフレームリードと導電性を有する素子
載置部材との短絡を防止することができる。さらに、前
記絶縁層が金属酸化膜から形成されている場合には、通
常この酸化膜は黒色等の暗色を呈しているため、ワイヤ
ボンディングにおける画像認識でのリードの認識が容易
となるだけでなく、この金属酸化膜は金属に比べて樹脂
封止部を構成する樹脂との密着性がよく、パッケージの
機械的強度が向上する利点がある。
【００２７】前記半導体装置においては、前記素子載置
部材は、樹脂封止部内に埋設されたタイプ、あるいは一
部が露出するタイプのいずれでもよいが、放熱効率の点
からすれば、露出するタイプが好ましい。
【００２８】例えば、前記素子載置部材は、前記素子設
置面を含む大径部とこの大径部より突出する小径部とか
らなる、断面形状がほぼ凸状をなすことが好ましい。さ
らに、前記小径部の端面は樹脂封止部から露出している
ことが好ましい。この構成によれば、素子載置部材の表
面積を大きくすることができるため、半導体素子で発生
した熱は、素子載置部材を介して効率よく分散され、さ
らに、樹脂封止部より露出した面を介して外部に放出さ
れることにより、効率のよい放熱が行われる。さらに、
この素子載置部材によれば、半導体素子が搭載される素
子設置面と樹脂封止部から露出する面との距離を大きく
することができるため、半導体素子や配線に悪影響を与
えるガスあるいは水分等の侵入を抑制することができ
る。また、素子載置部材と樹脂封止部との接合力を高め
るために、例えば、前記素子載置部材の小径部にアンダ
ーカットを形成したり、小径部の領域を除く大径部にお
いて厚さ方向に連通する樹脂連通孔を形成することが好
ましい。
【００２９】前記半導体装置においては、前記フレーム
リードは、ワイヤボンディングの画像認識においてマー
キングとして機能する認識用突起を有することが好まし
い。このような認識用突起を形成することにより、ワイ
ヤボンディング時の画像認識によるボンディング位置の
認識が正確かつ容易となる利点がある。
【００３０】前記リードフレームは、複数のリードによ
って確実に支持され、かつ短絡を防止するために前記素
子載置部材と離間した状態で設けられることが好まし
い。また、このフレームリードは、連続したフレーム部
材から構成されていてもよく、あるいは不連続部分を有
するフレーム部材から構成されていてもよい。
【００３１】本発明の樹脂封止型半導体装置の製造方法
は、以下の工程（ａ）ないし（ｄ）を含むことが好まし
い。
【００３２】（ａ） 素子載置部材の素子設置面の所定
位置に導電性の接着剤によって半導体素子を接合する工
程、（ｂ） 前記素子載置部材の素子設置面上に絶縁性
のリード支持部を配設し、このリード支持部の上に、イ
ンナーリード，アウターリードおよびフレームリードが
一体的に形成されたリードフレームを配置し、前記リー
ド支持部を介して前記素子載置部材と前記リードフレー
ムとを接着固定する工程、（ｃ） 少なくとも、前記リ
ードと前記半導体素子の電極部とを電気的に接続するワ
イヤ、前記リードと前記フレームリードとを電気的に接
続するワイヤ、および前記フレームリードと前記半導体
素子の電極部とを電気的に接続するワイヤを含むワイヤ
群を、ワイヤボンディング手段によって形成する工程、
および、（ｄ） 前記工程（ａ）〜（ｃ）で形成された
部材を金型にセットし、モールディングによって樹脂封
止部を形成する工程。
【００３３】また、前記工程（ｃ）において、前記リー
ドと前記半導体素子の電極部とを接続するワイヤは、リ
ード押えにより前記リードを押下してその先端部を前記
素子載置部材の素子設置面に当接させた状態で形成され
ることが好ましい。
【００３４】これらの製造方法によれば、本発明の半導
体装置を効率よく製造することができる。
【００３５】
【実施例】
（第１実施例）図１は、本発明の第１実施例にかかる半
導体装置を、樹脂封止部を除いた状態で模式的に示す平
面図であり、図２は、図１のII−II線に沿って切断した
状態を模式的に示す断面図である。
【００３６】本実施例の半導体装置１００は、素子載置
部１０と、この素子載置部１０の素子設置面１２に接合
された半導体素子２０と、前記素子載置部１０に対して
リード支持部５０を介して固定された複数のリード（リ
ード群）３０と、前記半導体素子２０の外側に配設され
たフレームリード３６と、を有している。
【００３７】前記素子載置部１０は、図２に明らかに示
すように、大径部１０ａと、この大径部１０ａより突出
する小径部１０ｂとからなり、断面形状がほぼ凸状を成
している。そして、大径部１０ａの下面が素子設置面１
２を構成し、小径部１０ｂの上面が露出面１４を構成し
ている。
【００３８】前記素子設置面１２には、図１に示すよう
に、半導体素子２０が設置される領域を含みこの領域よ
り大きい表面積を有する第１導電層１８ａと、この第１
導電層１８ａと離間した位置に複数のスポット状の第２
導電層１８ｂとが形成されている。そして、これらの導
電層１８ａ，１８ｂを除く素子載置部１０の表面には絶
縁層１６が形成されている。
【００３９】前記素子載置部１０は、エポキシ基板やセ
ラミックからなるものでもよいが、熱伝導率が高く導電
性を有する材料、例えば銅，アルミニウム，銀または金
等の金属あるいはこれらの各金属を主成分とする合金か
ら構成されることが望ましい。特に、経済性を考慮すれ
ば銅が好ましい。
【００４０】前記導電層１８ａ，１８ｂの材質としては
特に制限されないが、例えば、銀，金，パラジウム，ア
ルミニウム等を例示することができ、導電性および半導
体素子２０との接着性を考慮すると、特に銀が好まし
い。これらの導電層１８ａ，１８ｂは、例えばメッキ，
接着等の方法によって形成することができる。これらの
導電層１８ａ，１８ｂは、後に詳述するが、接地面とし
て用いられる。
【００４１】また、前記絶縁層１６は、良好な絶縁性を
有する限りにおいてその材質は特に制限されないが、例
えば素子載置部１０を構成する金属を酸化処理して得ら
れた金属酸化膜であることが好ましい。例えば、素子載
置部１０が銅で構成されている場合、強アルカリ性の処
理液を用いて表面を酸化処理することによって絶縁層を
得ることができる。この絶縁層１６を設けることによ
り、リード３０およびフレームリード３６と素子載置部
１０との短絡を防止することができる。さらに、例えば
酸化銅によって構成された絶縁層１６は、通常黒色ない
し茶色などの暗色を呈し、そのためワイヤボンディング
における画像認識においてリード３０の認識が容易とな
るだけでなく、樹脂封止部６０を構成する樹脂との密着
性がよいため、パッケージの機械的強度が向上する。
【００４２】前記半導体素子２０は、前記素子載置部１
０の素子設置面１２に形成された第１導電層１８ａ上
に、例えば銀ペーストによって接着固定されている。そ
して、半導体素子２０の表面には、所定の配列で複数の
電極パッド２２が形成されている。
【００４３】また、前記素子設置面１２には、その周縁
に沿って連続的にリード支持部５０が接着によって固定
されている。このリード支持部５０は、絶縁性を有する
樹脂、例えばポリイミド樹脂，エポキシ樹脂等の熱硬化
性樹脂等のテープ状部材から構成されている。
【００４４】前記リード３０を構成するインナーリード
３２は、図３に拡大して示すように、その先端から所定
距離Ｌ離れた位置においてリード支持部５０に接着によ
って固定され、したがって、インナーリード３２はリー
ド支持部５０を介して先端がフリーの状態で素子載置部
１０に固定されていることになる。
【００４５】言い換えると、リード支持部５０は、イン
ナーリード３２の一部だけを支持するように、素子載置
部１０の外周部に小さな幅で設けられている。リード支
持部５０は、樹脂にて構成されており、その性質上水分
を吸収するものであるが、上記のように小さく構成する
ことで、吸収する水分をできるだけ減少させることがで
きる。
【００４６】さらに詳しくは、リード支持部５０は、イ
ンナーリード３２におけるワイヤボンディングされる領
域を避けて設けられている。
【００４７】そして、インナーリード３２と半導体素子
２０の電極パッド２２とは、金，銀等のワイヤ４０（例
えば信号用ワイヤ４２）によって電気的に接続されてい
る。
【００４８】インナーリード３２と電極パッド２２との
ワイヤボンディングの様子を、図４および図５に示す。
なお、ワイヤボンディングは、ワイヤの短いものから順
に行うこととすれば、ワイヤを挟持する治具がボンディ
ング済みのワイヤを引っかけて切断してしまうことを避
けられる。
【００４９】まず、図４に示すように、リード押さえ１
Ａ，１Ｂにより各インナーリード３２の自由端３２ａを
上方から押下すると、各インナーリード３２は先端がフ
リーの状態にあるためリード支持部５０を支点として自
由端３２ａが下方に変形し、端部が素子設置面１２に当
接する。この状態で、ワイヤボンディングを行うことに
より、ワイヤ４０の接続を確実かつ安定に行うことがで
きる。
【００５０】つまり、リード支持部５０は、樹脂にて構
成されていることからワイヤボンディングの際の熱で柔
らかくなりやすいが、上述したようにリード支持部５０
が、ワイヤボンディングする領域を避けて設けられてい
るので、熱の影響を受けにくくなっている。そして、リ
ード支持部５０がクッションになってワイヤボンディン
グを行いにくいという不都合を解消できる。
【００５１】ワイヤボンディングが終了した後は、リー
ド押さえ１Ａ，１Ｂを離すことにより、図５に示すよう
に、各インナーリード３２はその弾性により元の水平な
状態に戻って支持される。そして、各インナーリード３
２と素子載置部１０とは絶縁性のリード支持部５０によ
って電気的に絶縁されている。
【００５２】このようなボンディングプロセスおよびイ
ンナーリードの機械的安定性を考慮すると、インナーリ
ード３２は、その自由端３２ａは、弾性変形の範囲でそ
の端部が素子設置面１２に当接するのに充分の長さを有
すること、ならびにボンディング終了後に元の水平状態
に完全に復帰できる機械的強度を有すること、等が要求
される。これらの条件を満足させるように、インナーリ
ード３２の自由端３２ａはその長さや機械的強度が設定
されればよく、これらの条件はデバイスのサイズ、半導
体素子の設計事項およびリードの強度などによって各種
の態様を取り得るものである。また、リード支持部５０
は、インナーリード３２を安定に支持できること、イン
ナーリード３２の自由端３２ａと素子載置部１０との距
離を電気的に絶縁できる十分な厚みを有すること、なら
びに熱加工時に変形，変質が少ないこと、等が要求され
る。
【００５３】以上の点を考慮すると、図３に示すよう
に、リード支持部５０の幅をＷ、リード支持部５０の厚
さをＴ、インナーリード３２の自由端３２ａの長さを
Ｌ、インナーリード３２の厚さをｔとすると、設計ルー
ルの一例として以下の数値を挙げることができる。
【００５４】Ｗ：０．５〜２ｍｍ Ｔ：０．０２５〜０．１２５ｍｍ ｔ：０．１０〜０．３０ｍｍ Ｌ：２．０ｍｍ以上 次に、接地用ワイヤの接続について、図１および図３を
参照しながら述べる。前記素子載置部１０の導電層１８
ａおよび１８ｂは、接地面として機能する。すなわち、
第１導電層１８ａの露出面と複数の接地用電源パッド２
２とを接地用ワイヤ４４ａによって接続することによ
り、第１導電層１８ａの露出面を接地用として共用化で
きる。また、第２導電層１８ｂとインナーリード３２と
を接地用ワイヤ４４ｂによって接続することにより、第
２導電層１８ｂをリードの接地面として用いることがで
きる。このように導電層１８ａおよび１８ｂは、接地用
電極パッド２２およびインナーリード３２の個別または
共用化された接地面としてそれぞれ機能する。その結
果、接地用として共用化されたリードに相当する本数の
リードを例えば信号用リードとして使用することがで
き、配線設計の自由度が増す。
【００５５】導電層１８ａおよび１８ｂによる接地の態
様としては種々あるが、例えば以下の場合を例示するこ
とができる。
【００５６】ａ． 半導体素子２０サイドの接地がな
く、１あるいは複数のインナーリード３２が接地された
場合には、半導体素子２０の裏面電位を接地電位とする
ことができる。
【００５７】ｂ． 半導体素子２０の複数の電極パッド
２２が接地され、１ないし少数のインナーリード３２が
接地された場合には、１ないし少数のリードで多くの半
導体素子の接地点が得られ、かつ安定した接地電位が得
られる。
【００５８】ｃ．半導体素子２０の１つの電極パッドと
１つのインナーリード３２とが接地された場合には、半
導体素子の裏面、半導体素子の接地用電極パッドおよび
リードの接地が共通となってこれらを同電位に設定でき
るため、半導体素子の電位が安定して動作が安定化す
る。
【００５９】なお、接地用ワイヤの接続も、ワイヤボン
ディングと同様に、ワイヤの短いものから順に行うこと
が好ましい。
【００６０】前記フレームリード３６は、半導体素子２
０とインナーリード３２との間に両者と非接触の状態で
設置され、好ましくは短絡を防止するために導電層１８
ａ，１８ｂに対して平面的に見てずれた位置に設けられ
ている。このフレームリード３６は、４本の支持リード
３８によって安定的に支持されている。そして、支持リ
ード３８はそれぞれ前記リード支持部５０によってその
一部が固定されている。
【００６１】また、フレームリード３６には、所定の位
置に複数の認識用突起３６ａが形成されている。この認
識用突起３６ａは、ワイヤボンディングの際におけるボ
ンディング位置の認識を容易とする。すなわち、ワイヤ
ボンディングは、半導体素子２０上の電極パッド２２の
基準座標と、リードフレームのボンディング位置の基準
座標とをあらかじめ記憶しておき、さらに、画像認識に
よって実際にボンディングする電極パッドおよびリード
フレームの各位置座標との差を検出して、これをもとに
補正座標を計算した後、自動的かつ連続的に行われる
が、前記認識用突起３６ａは画像認識によるボンディン
グ位置の検出時のマーキングとして機能する。
【００６２】このフレームリード３６は、例えば電源電
圧（Ｖｃｃ）リードまたは基準電圧（Ｖｓｓ）リードと
して使用される。このフレームリード３６を例えばＶｃ
ｃリードとして用いる場合には、複数の電源用電極パッ
ド２２および少数のリード３０とフレームリード３６と
を電源用ワイヤ４６によってそれぞれ接続することによ
り、電源用に使用されるリードの数を大幅に減少させる
ことができる。したがって、信号用リードとして使用で
きるリードを相対的に増加させることができ、半導体素
子の電極パッドとリードとのワイヤ配線の自由度を高め
ることができ、設計上有利となる。
【００６３】また、フレームリード３６を有することに
より、半導体素子２０表面のどの位置においても所定の
電源電圧または基準電圧を供給することができ、電源ノ
イズを低減した状態で動作速度の高速化を図ることがで
きる。
【００６４】さらに、フレームリード３６は半導体素子
２０の外側に位置し、空間的な制約が少ないため、フレ
ームリード３６の幅を充分大きくすることができる。し
たがって、フレームリード３６を電源用リードとして用
いたときにはその電気的抵抗を小さくすることができ、
どの位置でも安定した電圧を供給することができる。さ
らに、フレームリード３６を電源用リードとして用いた
ときには、フレムリード３６に対して導電層１８ａおよ
び導電層１８ｂが向かい合っているため、コンデンサと
同様の状態となり、電源ノイズの減少とともに高速対応
が可能となる。
【００６５】次に、本実施例の半導体装置１００の製造
方法について説明する。
【００６６】まず、図６を参照しながら、リードフレー
ム１０００について説明する。リードフレーム１０００
は、例えば、基板フレーム７０に、インナーリード３２
およびアウターリード３４からなるリード３０、フレー
ムリード３６および支持リード３８が所定のパターンで
一体的に支持されて形成されている。そして、アウター
リード３４は相互にダムバー部７２によって連結され、
リードフレームの補強がなされている。インナーリード
３２は中央の所定領域（デバイスホール）を残すように
アウターリード３４から延設されている。そして、この
領域内にフレームリード３６が配置され、このフレーム
リード３６の四隅は支持リード３８によって支持され、
各支持リード３８はダムバー部７２に接続されている。
【００６７】なお、本実施例においては、フレームリー
ド３６は４本の支持リード３８によって支持されている
が、支持リード３８はフレームリード３６を安定に支持
できればよく、例えば対向する位置に２本のみ配置する
等、その本数や配置についてはこの例に限定されない。
【００６８】一方、素子載置部１０は、図１および図２
に示すように、大径部１０ａと小径部１２ｂとからなる
素子載置部本体の所定領域に、例えば銀メッキによって
導電層１８ａ，１８ｂが形成される。そして、これらの
導電層１８ａ，１８ｂをマスキングした状態で素子載置
部本体を例えばメルテックス株式会社製の「エボノール
（商品名）」に数秒間浸漬して表面を酸化処理すること
により絶縁層１６を形成する。このようにして形成され
た絶縁層は、例えば２〜３μｍの膜厚を有し、その電気
抵抗率が１０13Ωｃｍ以上と、良好な絶縁性を有するこ
とが確認された。
【００６９】また、上述の方法とは逆に、絶縁層１６を
形成した後に導電層１８ａ，１８ｂを形成してもよいこ
とはもちろんである。
【００７０】このようにして得られた素子載置部１０の
素子設置面１２の所定位置に銀ペースト等の導電性接着
剤を用いて半導体素子２０を接合する。その後、素子載
置部１０、リード支持部５０およびリードフレーム１０
００を位置合わせして重ね合わせ、３者を例えばエポキ
シ樹脂等の接着剤を用いて熱圧着し、相互を固定する。
次いで、通常の手法により、ワイヤボンディング装置を
用いて信号用ワイヤ４２、接地用ワイヤ４４ａ，４４ｂ
および電源用ワイヤ４６を所定のパターンでボンディン
グする。
【００７１】このワイヤボンディングにおいては、例え
ば、接地用ワイヤのボンディング、電源用ワイヤのボン
ディング、続いて信号ワイヤのボンディングというよう
に、ボンディング距離の短い箇所からボンディングを行
うことにより、例えば隣接するワイヤとの接触をボンデ
ィングプロセスにおいて防ぐことができ、その結果確実
なワイヤボンディングを行うことができる。
【００７２】さらに、通常用いられているモールディン
グプロセスによってエポキシ系樹脂等を用いて樹脂封止
部６０を形成する。このとき、素子載置部１０の露出面
１４が樹脂封止部６０より露出する状態でモールドが行
われる。
【００７３】図７は、モールディングプロセスにおける
金型８０と素子載置部１０およびリード支持部５０との
関係の一例を示す模式図である。同図に示すように、素
子載置部１０の高さｈ１とリード支持部５０の高さ（厚
さ）ｈ２との和ｈ１＋ｈ２は、下金型８２のキャビティ
８４の深さＨとほぼ等しいことが好ましい。具体的に
は、例えばリード支持部５０の厚さｈ２が０．０５〜
０．５ｍｍである場合には、キャビティ８４の深さＨと
素子載置部１０の高さｈ１との差Ｈ−ｈ１は０〜０．５
ｍｍであることが好ましい。このように素子載置部１０
の高さｈ１、リード支持部５０の厚さｈ２およびキャビ
ティ８４の深さＨを設定することにより、半導体素子２
０およびリードフレーム１０００を正確に位置決めした
状態で樹脂のモールディングが可能となり、かつ素子載
置部１０の露出面１４が樹脂封止部６０より確実に露出
した状態で形成されることになる。
【００７４】ついで、基板フレーム７０およびダムバー
部７２が切断され、さらに必要に応じてアウターリード
３４の成形が行われる。
【００７５】本実施例の半導体装置１００の主要な機能
あるいは作用をまとめると、以下のようになる。
【００７６】 この半導体装置１００においては、半
導体素子２０で発生した熱は熱伝導性の高い素子載置部
１０を介して効率よく分散され、しかも樹脂封止部６０
より露出する露出面１４を介して外部に放出される。そ
して、素子載置部１０の形状を断面ほぼ凸状の形状とす
ることにより、素子載置部１０の表面積を増大させるこ
とができ、放熱効果を高めることができる。
【００７７】また、半導体素子２０が搭載された素子設
置面１２と反対側の面を段差構造とすることにより、露
出面１４から素子設置面１２に至る距離を大きくするこ
とができ、外部からのガスあるいは水分等の侵入による
素子特性の劣化を抑制することができる。
【００７８】さらに、素子載置部１０の表面に絶縁層１
６を有することにより、リード３０およびフレームリー
ド３６と素子載置部１０との短絡を防止することができ
る。また、絶縁層１６は暗色を呈することからワイヤボ
ンディングにおけるリード認識が容易になるばかりでな
く、絶縁層１６は樹脂封止部６０との密着を高める効果
も有している。
【００７９】 半導体素子２０とリード３０との間に
フレームリード３６を設け、このフレームリード３６を
例えば電源用リード（ＶｃｃあるいはＶｓｓリード）と
して用いることにより、少ないリード３０によって半導
体素子２０の任意の位置に形成された電源用電極パッド
２２に所定の電圧を安定に供給することができ、電源ノ
イズを低下させ、動作速度の高速化を達成することがで
きる。
【００８０】また、フレームリード３６によって電源用
リードを共有化することができ、その共有化された分の
リードを例えば信号用リードとして用いることができる
ため、配線設計の自由度が向上する。
【００８１】さらに、フレームリード３６には、認識用
突起３６ａが形成されているため、ワイヤボンディング
時の画像認識によるボンディング位置の認識が確実かつ
容易となる。
【００８２】 素子載置部１０の素子設置面１２に、
導電性を有する素子載置部本体と電気的に接続された導
電層１８ａまたは１８ｂを設けることにより、接地用ワ
イヤ４４ａ，４４ｂを介して半導体素子２０の接地用電
極パッド２２あるいはリード３０と前記導電層１８ａあ
るいは１８ｂとをそれぞれ接続することにより、接地を
任意の領域において行うことができる。その結果、接地
用のリードを減らすことができるため、その分のリード
を例えば信号用リードとして利用することができ、この
点からもリードの配線設計の自由度が向上する。
【００８３】（第２実施例）本実施例の半導体装置２０
０について、図８および図９を参照しながら説明する。
なお、これらの図において、前記第１実施例の半導体装
置１００と実質的に同一の機能を有する部材には同一の
符号を付し、その詳細な説明を省略する。
【００８４】本実施例の半導体装置２００が、前記第１
実施例の半導体装置１００と異なる第１の点は、素子載
置部１０の平面形状が長辺と短辺とからなる長方形状で
あって、リード支持部が短辺側、つまり長辺に対して対
向する一対のリード支持部５２，５４から構成されてい
る点である。
【００８５】このように、部分的に支持リード部５２，
５４を設けた理由は、半導体素子２０およびフレームリ
ード３６を設けるための領域を確保するためには、短辺
方向のインナーリード３２の長さを長辺方向のインナー
リード３２より短く形成せざるをえないからである。す
なわち、短辺方向のインナーリード３２に対してリード
支持部を設けると、ワイヤボンディングにおいて必要と
される自由端３２ａの長さＬ（図３参照）を確保でき
ず、したがって確実なワイヤボンディングを行うことが
できないおそれがある。ただし、図９に明らかに示すよ
うに、短辺方向のインナーリード３２は長辺方向のイン
ナーリード３２に比べてその長さが短いため、リードフ
レームおよびリード自身の有する機械的強度によってリ
ード支持部に相当する構成がなくとも、ワイヤボンディ
ング時の安定性を充分確保することができる。
【００８６】本実施例の半導体装置２００が前記第１実
施例と異なる第２の点は、インナーリード３２の接地面
を構成する第２の導電層１８ｂがスポット状ではなく、
フレームリード３６の辺に沿って連続的にのびるベルト
形状を有していることである。このような細長い形状を
有する第２導電層１８ｂによれば、接地用ワイヤ４４ｂ
の形成領域が拡大し、配線設計がより容易となる利点が
ある。
【００８７】本実施例の半導体装置２００が前記第１実
施例と異なる第３の点は、小径部１０ｂの領域を除く大
径部１０ａにおいて、厚さ方向に連通する樹脂連通孔６
２を形成したことである。この樹脂連通孔６２を形成す
ることにより、樹脂封止部６０を構成する樹脂がこの樹
脂連通孔６２に流入することにより、素子載置部１０と
樹脂封止部６０との接合強度が強固となり、パッケージ
の機械的強度がより大きくなる。
【００８８】本実施例によっても、前記第１実施例と基
本的に同様の機能を達成できる。すなわち、第１に、素
子載置部１０を設けることにより、良好な放熱効果を有
すること、素子載置部１０の表面に絶縁層１６を設ける
ことにより、リード３０およびリードフレーム３６と素
子載置部１０との短絡を防止することができること等、
第２に、フレームリード３６を設けることにより、例え
ば電源リードを共有化できること、半導体素子２０の電
源用電極パッド２２に所定の電圧を安定的に供給するこ
とができること等、第３に、素子載置部１０に導電層１
８ａ、１８ｂを設けることにより、共有化された接地面
を形成することができ、少数のリードで多くの接地点を
確保することができること、等の作用効果を有する。
【００８９】（接地面の変形例）接地面を構成する素子
載置部１０の導電層のパターンは前記実施例に限定され
ず、種々の態様を取り得る。例えば、図１０（ａ），
（ｂ）に示すように、半導体素子２０の接地領域とイン
ナーリード３２の接地領域とを連続的に形成してなる導
電層１８ｃによって接地面を構成してもよい。この実施
例の場合には、フレームリード３６が導電層１８ｃ上に
形成されることになるので、両者の短絡が防止されるよ
うに、例えばフレーム３６の支持を強固とする等の配慮
が行われることが望ましい。
【００９０】（第３実施例）図１１は、本発明の第３実
施例にかかる半導体装置３００の要部を模式的に示す平
面図である。この半導体装置３００は、フレームリード
の形状において、図１に示す第１実施例の半導体装置１
００と異なる。そして、フレームリード以外の構成は、
図１に示す半導体装置１００と同様であるので、同一の
符号を付して説明する。
【００９１】図１１において、フレームリード３３６
は、図１におけるフレームリード３６の認識用突起３６
ａを省略したものである。上述したように、この認識用
突起３６ａは、ボンディング位置の認識を容易にするた
めのものであるが、これを省略してもフレームリード自
体の機能としては何ら劣るものではない。
【００９２】ただし、ボンディング位置の認識はしにく
くなるので、他の手段でこれを補うことが好ましい。例
えば、まず、ボンディング位置を認識しやすい箇所とし
て、半導体素子１０の電極パッド２２とインナーリード
３２とを先に接続しておいて、このワイヤを基準にして
フレームリード３３６におけるボンディング位置を認識
するなどの手段がある。
【００９３】（第４実施例）図１２は、本発明の第４実
施例にかかる半導体装置４００の要部を模式的に示す平
面図である。この半導体装置４００は、第２導電層の形
状において、図１１に示す第３実施例の半導体装置３０
０と異なる。そして、第２導電層以外の構成は、図１１
に示す半導体装置３００と同様であるので、同一の符号
を付して説明する。
【００９４】図１１において、複数の第２導電層１８ｂ
がスポット状に形成されていたのに対して、図１２にお
いて第２導電層４１８ｂは、インナーリード３２とフレ
ームリード３３６との間の領域で、角リング状に形成さ
れている。
【００９５】こうすることで、複数箇所で第２導電層を
形成するよりも簡単に、フレームリード３３６の周囲を
囲む形状の導電層を形成することができる。
【００９６】（第５実施例）図１３は、本発明の第５実
施例にかかる半導体装置５００の要部を模式的に示す断
面図である。この半導体装置５００は、第１導電層の形
状において、図２に示す半導体装置１００と異なる。そ
して、第１導電層以外の構成は、図２に示す半導体装置
１００と同様であるので、同一の符号を付して説明す
る。
【００９７】図２において、第１導電層１８ａが、半導
体素子２０が設置される領域より大きい表面積となって
いるのに対して、図１３において、第１導電層５１８ａ
は、半導体素子２０が設置される領域より小さい表面積
となっている。
【００９８】このようにしたのは次の理由からである。
つまり、上述したように第１導電層１８ａは銀メッキ等
により形成されるが、この銀メッキ等は、樹脂封止部６
０を構成する樹脂との接着性が悪いものである。なお、
逆に、絶縁層１６は、酸化処理によって形成されたもの
で、樹脂との接着性が良いものである。
【００９９】したがって、図２に示すように、第１導電
層１８ａが半導体素子２０の外側にはみだすように形成
されると、この部分において樹脂封止部６０との接着性
が悪くなる。そして、樹脂封止部６０が第１導電層１８
ａから剥がれてしまい、これに伴って半導体素子２０裏
面が第１導電層１８ａから離れて両者の導通が図れなく
なることも想定される。このことは、第１導電層１８ａ
を介して半導体素子２０裏面を、例えばＧＮＤに接続し
ようとするときに、電気的接続を保証できないというこ
とである。
【０１００】そこで、図１３に示すように、第１導電層
５１８ａを、半導体素子２０が設置される領域より小さ
い表面積として、第１導電層５１８ａが半導体素子２０
からはみ出さないようにした。こうすることで、樹脂封
止部６０が第１導電層５１８ａに接触しないため、樹脂
封止を完全に行うことができ、半導体素子２０裏面と第
１導電層１８ａとの導通も確実となる。
【０１０１】なお、第１導電層５１８ａをこのように構
成すると、接地用ワイヤ４４ａを接続できないので、こ
の第１導電層５１８ａとは別の導電層５１８ｂ（図１３
参照）を形成することが好ましい。この導電層５１８ｂ
は、半導体素子２０の裏面から隔たった領域にして、樹
脂封止部６０との接着不良の影響を半導体素子２０に与
えないように形成されるものである。
【０１０２】（第６実施例）図１４（ａ），（ｂ）は、
本発明の第６実施例にかかる半導体装置６００を模式的
に示す断面図である。この半導体装置６００において、
前記第１実施例の半導体装置１００と実質的に同一の機
能を有する部材には同一の符号を付してその詳細な説明
を省略する。
【０１０３】本実施例において、半導体装置１００と異
なる特徴的な部分は、素子載置部１０の形状が異なって
いる点である。具体的には、小径部１０ｂは、露出面１
４の幅Ｘがそれより下方に位置する前記露出面１４と平
行な面の幅Ｙより大きく形成され、いわゆるアンダーカ
ット状に構成されている点にある。このようなアンダー
カット形状に構成することにより、この小径部１０ｂが
樹脂封止部６０の抜け止めとして機能し、パッケージの
機械的強度がさらに向上する。
【０１０４】また、アンダーカット形状となっているこ
とから、露出面１４から大径部１０ａに至る距離が長く
なって、水分の侵入を多少なりとも防止できる。
【０１０５】なお、本実施例においては、素子載置部１
０の表面に導電層ならびに絶縁層は形成されていない。
【０１０６】次に、本実施例の素子載置部１０の製造方
法の一例を図１５を参照しながら説明する。
【０１０７】まず図１５（ａ）に示すように、形成しよ
うとする素子載置部１０と同じ厚さを有する銅等の金属
板８０の一面に、素子載置部１０の露出面１４に相当す
る部分に第１レジスト膜８２を所定の間隔で配設し、さ
らに金属板８０の下面に第２レジスト膜８４を形成す
る。
【０１０８】ついで、図１５（ｂ）に示すように、前記
レジスト膜８２，８４をマスクとして、例えば塩化第二
鉄を主成分とするエッチング液を用いた湿式エッチング
により、金属板８０を素子載置部１０の小径部１０ｂの
厚さに相当する深さまでエッチングを行う。
【０１０９】さらに、図１５（ｃ）に示すように、前記
レジスト膜８２および８４を除去した後、図１５（ｄ）
に示すように、素子載置部１０の大径部１０ａに相当す
る所定の間隔で金属板８０をプレス加工あるいは切削加
工等の機械加工により分割して、素子載置部１０を形成
する。
【０１１０】以上に述べた工程においては、湿式エッチ
ングにおいて等方的なエッチングが行われるので、エッ
チング側面は曲面状に抉られたアンダーカット形状を構
成する。
【０１１１】また、上記のような湿式エッチングを行う
ことで、エッチングされた表面には酸化膜が形成され
て、絶縁膜となるとともに樹脂封止部６０を構成する樹
脂との密着性の高い膜となる。
【０１１２】（第７実施例）本発明の第７実施例にかか
る半導体装置７００を、図１６を参照しながら説明す
る。図１６において、前記第６実施例と実質的に同一な
部分には同一の符号を付し、その詳細な説明を省略す
る。
【０１１３】本実施例において特徴的なことは、素子載
置部１０の表面に例えばハンダからなる導電層６４が形
成されていることである。この導電層６４は、例えばア
ウターリード３４の表面に形成されるハンダメッキ層３
４ａの形成時に同一の工程で形成される。このような導
電層６４を形成することにより、素子載置部１０の露出
面１４の防蝕作用を高めることができる。また、導電層
６４を有することにより素子載置部１０に接地電位を含
む所定の電位を付与する場合の配線接続や、図示しない
放熱フィンの取り付けが容易となる利点がある。
【０１１４】放熱フィンの取り付けに関して詳しくいう
と、接着剤にて放熱フィンを取り付けると熱で剥がれや
すく、クリップで放熱フィンを取り付けると素子載置部
１０と放熱フィンとの接触面積が小さくなるので、ハン
ダからなる導電層６４を形成して放熱フィンを取り付け
ることは有効な取付手段となる。
【０１１５】具体的には、予め放熱フィンにもハンダを
付けておき、導電層６４側を１８０℃程度に加熱し、放
熱フィン側を３００℃程度に加熱して、両者を接触させ
れば１８０℃程度でハンダが溶けて両者の取り付けが完
了する。そして、放熱フィン側のみを高温とし半導体装
置７００側を比較的低温とするので、半導体素子２０を
熱から守ることができる。
【０１１６】（第８実施例）本発明の第８実施例にかか
る半導体装置８００を図１７を参照しながら説明する。
【０１１７】図１７において、前記第１実施例と実質的
に同一な部分には同一の符号を付し、その詳細な説明を
省略する。なお、図１７においては、接地用ワイヤの記
載を省略してある。
【０１１８】本実施例において特徴的なことは、素子載
置部１０が樹脂封止部６０より露出しておらず、樹脂封
止部６０内に封入された状態で設置されていることであ
る。このように素子載置部１０を内蔵しているタイプの
半導体装置においては、放熱効率は露出タイプのものよ
りも劣るが、樹脂封止部６０によって半導体素子および
その周辺の配線部分がほぼ完全に封入され、これら半導
体素子や配線等に悪影響を与える物質の侵入をより効果
的に防止できる利点を有する。
【０１１９】さらに、本実施例においては、リード３０
に一体的に形成された支持アーム３０ａを有するため、
リード３０が確実に支持がされ、その変形が防止され
る。なお、前記支持アーム３０ａは、導電性を有するた
め、その先端が接触する素子載置部１０の領域には少な
くとも絶縁層１６が形成されている必要がある。
【０１２０】この素子載置部１０を内蔵するタイプの半
導体装置においては、前記支持アーム３０ａを有するこ
とが望ましいが、リードフレームの強度を高めることな
どによって支持アームを必ずしも必要としない。
【０１２１】次に、図１８は、半導体素子の電極パッド
にワイヤボンディングを行う順序を説明する図である。
【０１２２】図１等に示されるように、半導体素子２０
の表面の周端部には複数の電極パッド２２が設けられて
おり、この電極パッド２２に接続されるワイヤ４０は、
半導体素子２０の中心から放射状に配設される。
【０１２３】つまり、正方形をなす半導体素子２０の一
辺において、中央付近の電極パッド２２に接続されるワ
イヤ４０は、辺に対してほぼ直角方向に配設されるのに
対して、コーナー付近の電極パッド２２に接続されるワ
イヤ４０は、辺に対して斜めに配設される。しかも、一
辺の中央からコーナーに近づくほど、その斜めの傾斜が
大きくなる。
【０１２４】逆に言うと、ワイヤ４０は、コーナー付近
において大きく傾斜して配設され、電極パッドの配列に
沿って中央方向に向かうに従って傾斜が起きあがってき
て、中央付近では前記配列に対してほぼ直角にワイヤが
配設される。
【０１２５】そこで、これを多少誇張して示すのが図１
８である。
【０１２６】ここで、提案しようとするワイヤボンディ
ングの順序は、コーナーに近いものから中央方向へ順に
行うというものである。言い換えると、電極パッドの配
列に対して大きく傾斜して配設されるワイヤ（コーナー
に近いもの）から、前記配列に対して直角に近い角度で
配設されるワイヤ（中央に近いもの）へ、という順で、
かつ、傾斜から直角方向に起き上がっていく方向に、ワ
イヤボンディングを行うというものである。
【０１２７】具体的には、図１８において、電極パッド
２２ａ、２２ｂ、２２ｃ、…の順で、ワイヤ４０ａ、４
０ｂ、４０ｃ、…を接続していくのである。
【０１２８】このようにする理由は、逆の方向にワイヤ
ボンディングを行うと、ワイヤ４０を挟持する治具が、
既に接続されたワイヤ４０に当たってしまい切断してし
まうことがあり得るからである。
【０１２９】例えば、電極パッド２２を、中央からコー
ナー方向に２２ｃ、２２ｂ、２２ａの順でワイヤ４０
ｃ、４０ｂ、４０ａを接続する場合を考える。そうする
と、まず、ワイヤ４０ｃを接続した後にワイヤ４０ｂを
接続するときに、ワイヤを挟持する治具（同図において
破線の円で示す）が、ワイヤ４０ｃに接触してしまう。
同様に、ワイヤ４０ｂを接続した後にワイヤ４０ａを接
続するときに、ワイヤを挟持する治具が、ワイヤ４０ｂ
に接触することとなる。
【０１３０】このように、半導体素子２０の一辺におい
て、中央からコーナー方向にワイヤボンディングを行う
と、既設のワイヤに治具が当たってしまうようになる。
【０１３１】これに対して、半導体素子２０の一辺にお
いて、コーナーから中央方向にワイヤボンディングを行
う場合には、かかる問題は生じない。つまり、まず、ワ
イヤ４０ａを接続した後にワイヤ４０ｂするときに、こ
のワイヤ４０ｂを挟持する治具（同図において破線の円
で示す）は既設のワイヤ４０ａに接触することはない。
同様に、ワイヤ４０ｂを接続した後にワイヤ４０ｃする
ときに、このワイヤ４０ｃを挟持する治具は既設のワイ
ヤ４０ｂに接触することはない。こうして、良好なワイ
ヤボンディングを行うことができる。
【０１３２】次に、図１９は、樹脂封止に関して好適な
実施例を示す図である。
【０１３３】（ａ）まず、図１９（ａ）に示すように、
素子載置部１０、半導体素子２０、リード支持部５０お
よびリード３０を所定の配置で接合し、さらに半導体素
子２０とリード３０とをワイヤ４０によって接続してお
く。
【０１３４】（ｂ）次に、図１９（ｂ）に示すように、
半導体素子２０、リード３０、及びワイヤ４０を覆う領
域のみに、溶融あるいは溶液状態の樹脂をポッティング
して樹脂封止部９０を形成する。このようなポッティン
グによれば、樹脂を注入するときの圧力でワイヤ４０を
切断してしまうことがない。
【０１３５】（ｃ）次に、図１９（ｃ）に示すように、
リード３０を挟んだ状態で金型９２、９４内に、上記部
材を備えた素子載置部１０を配置し、樹脂を注入する。
ここで、ワイヤ４０は既にポッティングによる樹脂封止
部９０内に封止されているので、通常の樹脂注入を行っ
ても注入時の圧力からワイヤ４０が守られ、切断を防止
できるようこととなる。
【０１３６】こうして、図１９（ｄ）に示すように、樹
脂封止部９６を形成して、半導体装置１００が製造され
る。
【０１３７】
【発明の効果】本発明によれば、特定のフレームリード
を有することにより、リードの共用化を図ることができ
配線設計の自由度が高く、かつ信頼性が高いワイヤボン
ディングが可能な樹脂封止型半導体装置、およびこの半
導体装置を効率よく製造することができる製造方法を提
供することができる。
【０１３８】
【図面の簡単な説明】
【図１】本発明の第１実施例の要部を模式的に示す平面
図である。
【図２】図１におけるII−II線に沿って切断した状態を
模式的に示す断面図である。
【図３】図１に示す要部を拡大して示す断面図である。
【図４】インナーリードのワイヤボンディング工程を示
す説明図である。
【図５】図４におけるワイヤボンディングが終了した状
態を示す説明である。
【図６】第１実施例の半導体装置の製造において用いら
れたリードフレームを模式的に示す平面図である。
【図７】第１実施例の半導体装置の製造プロセスにおけ
るモールディングを説明するための図である。
【図８】本発明の第２実施例にかかる半導体装置の要部
を模式的に示す平面図である。
【図９】図８におけるIX−IX線に沿って切断した状態を
模式的に示す断面図である。
【図１０】接地面の変形例を示し、同図（ａ）はその縦
断面図、同図（ｂ）はその平面図である。
【図１１】本発明の第３実施例にかかる半導体装置の要
部を模式的に示す平面図である。
【図１２】本発明の第４実施例にかかる半導体装置の要
部を模式的に示す平面図である。
【図１３】本発明の第５実施例にかかる半導体装置の要
部を模式的に示す断面図である。
【図１４】本発明の第６実施例を示し、同図（ａ）はそ
の縦断面図、同図（ｂ）は素子載置部を拡大して示す図
である。
【図１５】（ａ）〜（ｄ）は、図１４に示す素子載置部
の製造プロセスを示す説明図である。
【図１６】本発明の第７実施例を模式的に示す縦断面図
である。
【図１７】本発明の第８実施例を模式的に示す縦断面図
である。
【図１８】半導体素子の電極パッドにワイヤボンディン
グを行う順序を説明する図である。
【図１９】樹脂封止に関して好適な実施例を示す図であ
る。
【符号の説明】
１０ 素子載置部 １２ 素子設置面 １４ 露出面 １６ 絶縁層 １８ａ，１８ｂ 導電層 ２０ 半導体素子 ２２ 電極パッド ３０ リード ３２ インナーリード ３４ アウターリード ３６ フレームリード ３６ａ 認識用突起 ３８ 支持リード ４０ ワイヤ ４２ 信号用ワイヤ ４４ 接地用ワイヤ ４６ 電源用ワイヤ ５０ リード支持部 ６０ 樹脂封止部 ６２ 樹脂連通孔 １００ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｂ 6921−4Ｅ 23/29

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を設置するための素子設置面
    を有する素子載置部材と、 この素子載置部材の前記素子設置面に接合された半導体
    素子と、 この半導体素子から離間した位置で前記素子載置部に対
    して絶縁されて配設される複数のリードと、 前記半導体素子の周囲を非接触状態で切れ間なく囲み、
    前記素子設置面から浮いた状態で配設されるフレームリ
    ードと、 少なくとも、前記リードと前記半導体素子の電極部とを
    電気的に接続するワイヤ、前記リードと前記フレームリ
    ードとを電気的に接続するワイヤおよび前記フレームリ
    ードと前記半導体素子の電極部とを電気的に接続するワ
    イヤを含むワイヤ群と、 前記素子載置部材、前記半導体素子、前記リードの一部
    および前記フレームリードを封止する樹脂封止部と、 を含む樹脂封止型半導体装置。
  2. 【請求項２】 請求項１において、 前記素子載置部材の素子設置面には、前記リードの一部
    を構成するインナーリードの先端が平面的にみて重なる
    位置まで延設されている樹脂封止型半導体装置。
  3. 【請求項３】 請求項２において、 前記インナーリードは、前記素子載置部材の素子設置面
    に対して弾性変形の範囲で接触可能な自由端を確保した
    状態で絶縁性のリード支持部によって支持され、このリ
    ード支持部を介して前記素子載置部材と前記インナーリ
    ードとが接合されている樹脂封止型半導体装置。
  4. 【請求項４】 請求項３において、 前記リード支持部は、前記素子設置面の縁周全体に沿っ
    て連続的に形成されている樹脂封止型半導体装置。
  5. 【請求項５】 請求項３において、 前記リード支持部は、前記素子設置面の縁周に部分的に
    形成されている樹脂封止型半導体装置。
  6. 【請求項６】 請求項１ないし請求項５のいずれかにお
    いて、 前記素子載置部材は、熱伝導性の高い材質からなる樹脂
    封止型半導体装置。
  7. 【請求項７】 請求項６において、 前記素子載置部材は、銅，アルミニウム，銀または金の
    単体、あるいはこれらの各金属を主成分とする合金から
    なる樹脂封止型半導体装置。
  8. 【請求項８】 請求項１ないし請求項７のいずれかにお
    いて、 前記半導体素子の電極部の接地が可能な第１導電層、ま
    たは前記リードの接地が可能な第２導電層の少なくとも
    一方が、前記素子設置面に形成されている樹脂封止型半
    導体装置。
  9. 【請求項９】 請求項８において、 前記第１導電層および第２導電層は、銀，金，パラジウ
    ムおよびアルミニウムから選択される少なくとも１種の
    金属から構成された樹脂封止型半導体装置。
  10. 【請求項１０】 請求項８において、 前記第１導電層と前記第２導電層とは離間して形成され
    ている樹脂封止型半導体装置。
  11. 【請求項１１】 請求項８において、 前記第１導電層と前記第２導電層とは連続的に形成され
    ている樹脂封止型半導体装置。
  12. 【請求項１２】 請求項８ないし請求項１１のいずれか
    において、 前記第１導電層および前記第２導電層が形成された領域
    以外の素子載置部材の表面には絶縁層が形成されている
    樹脂封止型半導体装置。
  13. 【請求項１３】 請求項１２において、 前記絶縁層は前記素子載置部材を構成する金属を酸化処
    理して得られた金属酸化膜からなる樹脂封止型半導体装
    置。
  14. 【請求項１４】 請求項１ないし請求項１３のいずれか
    において、 前記素子載置部材は、前記素子設置面を含む大径部とこ
    の大径部より突出する小径部とからなる、断面形状がほ
    ぼ凸状をなす樹脂封止型半導体装置。
  15. 【請求項１５】 請求項１４において、 前記素子載置部材は、その小径部が樹脂封止部より露出
    する状態で設置される樹脂封止型半導体装置。
  16. 【請求項１６】 請求項１４または請求項１５におい
    て、 前記素子載置部材の小径部は、その厚さ方向にアンダー
    カット形状を有する樹脂封止型半導体装置。
  17. 【請求項１７】 請求項１４ないし請求項１６のいずれ
    かにおいて、 前記素子載置部材は、前記小径部の領域を除く大径部に
    おいて、厚さ方向に連通する樹脂連通孔を有する樹脂封
    止型半導体装置。
  18. 【請求項１８】 請求項１５ないし請求項１７のいずれ
    かにおいて、 前記素子載置部材は、その露出する面上にハンダ層を有
    する樹脂封止型半導体装置。
  19. 【請求項１９】 請求項１ないし請求項１３のいずれか
    において、前記素子載置部材は樹脂封止部内に埋設され
    ている樹脂封止型半導体装置。
  20. 【請求項２０】 請求項１ないし請求項１９のいずれか
    において、 前記フレームリードは、ワイヤボンディングの画像認識
    においてマーキングとして機能する認識用突起を有する
    樹脂封止型半導体装置。
  21. 【請求項２１】 請求項１ないし請求項２０のいずれか
    において、 前記フレームリードは、連続したフレーム部材からなる
    樹脂封止型半導体装置。
  22. 【請求項２２】 請求項１ないし請求項２０のいずれか
    において、 前記フレームリードは、不連続部分を有するフレーム部
    材からなる樹脂封止型半導体装置。
  23. 【請求項２３】 請求項１ないし請求項２２のいずれか
    において、 前記フレームリードは、複数の支持リードによって支持
    され、かつ前記素子載置部材と離間した状態で設けられ
    た樹脂封止型半導体装置。
  24. 【請求項２４】 請求項１ないし請求項２３のいずれか
    において、 前記フレームリードは、電源用リードとして用いられる
    樹脂封止型半導体装置。
  25. 【請求項２５】 以下の工程（ａ）ないし（ｄ）を含む
    樹脂封止型半導体装置の製造方法。 （ａ） 素子載置部材の素子設置面の所定位置に導電性
    の接着剤によって半導体素子を接合する工程、 （ｂ） 前記素子載置部材の素子設置面上に絶縁性のリ
    ード支持部を配設し、このリード支持部の上に、インナ
    ーリード，アウターリードおよびフレームリードが一体
    的に形成されたリードフレームを配置し、前記リード支
    持部を介して前記素子載置部材と前記リードフレームと
    を接着固定する工程、 （ｃ） 少なくとも、前記リードと前記半導体素子の電
    極部とを電気的に接続するワイヤ、前記リードと前記フ
    レームリードとを電気的に接続するワイヤ、および前記
    フレームリードと前記半導体素子の電極部とを電気的に
    接続するワイヤを含むワイヤ群を、ワイヤボンディング
    手段によって形成する工程、および、 （ｄ） 前記工程（ａ）〜（ｃ）で形成された部材を金
    型にセットし、モールディングによって樹脂封止部を形
    成する工程。
  26. 【請求項２６】 請求項２５において、 前記工程（ｃ）において、前記リードと前記半導体素子
    の電極部とを接続するワイヤは、リード押えにより前記
    リードを押下してその先端部を前記素子載置部材の素子
    設置面に当接させた状態で形成される樹脂封止型半導体
    装置の製造方法。
JP09812795A 1994-07-13 1995-03-30 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3509274B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP09812795A JP3509274B2 (ja) 1994-07-13 1995-03-30 樹脂封止型半導体装置およびその製造方法
US08/461,442 US5633529A (en) 1994-07-13 1995-06-05 Resin sealing type semiconductor device and method of making the same
TW084105885A TW293940B (ja) 1994-07-13 1995-06-09
DE69526543T DE69526543T2 (de) 1994-07-13 1995-06-21 Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
EP95109655A EP0693779B1 (en) 1994-07-13 1995-06-21 Resin sealing type semiconductor device and method of making the same
SG1995000813A SG65533A1 (en) 1994-07-13 1995-07-06 Resin sealing type semiconductor device and method of making the same
KR1019950020417A KR100386052B1 (ko) 1994-07-13 1995-07-12 수지봉지형반도체장치및그제조방법
HK98115083.9A HK1013888B (en) 1994-07-13 1998-12-23 Resin sealing type semiconductor device and method of making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-183854 1994-07-13
JP18385494 1994-07-13
JP09812795A JP3509274B2 (ja) 1994-07-13 1995-03-30 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0883876A true JPH0883876A (ja) 1996-03-26
JP3509274B2 JP3509274B2 (ja) 2004-03-22

Family

ID=26439327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09812795A Expired - Fee Related JP3509274B2 (ja) 1994-07-13 1995-03-30 樹脂封止型半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US5633529A (ja)
EP (1) EP0693779B1 (ja)
JP (1) JP3509274B2 (ja)
KR (1) KR100386052B1 (ja)
DE (1) DE69526543T2 (ja)
SG (1) SG65533A1 (ja)
TW (1) TW293940B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
WO1998001907A1 (fr) * 1996-07-03 1998-01-15 Seiko Epson Corporation Dispositif a semi-conducteur encapsule dans la resine et procede de fabrication associe
US6538303B1 (en) 1999-06-02 2003-03-25 Sharp Kabushiki Kaisha Lead frame and semiconductor device using the same
KR100743335B1 (ko) * 1999-06-30 2007-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP2007273698A (ja) * 2006-03-31 2007-10-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008300492A (ja) * 2007-05-30 2008-12-11 Rohm Co Ltd 半導体装置
US8336588B2 (en) 2000-03-31 2012-12-25 Bridgestone Americas Tire Operations, Llc Patch and electronic monitoring device for tire
JP2015079789A (ja) * 2013-10-15 2015-04-23 株式会社デンソー 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139116C (zh) * 1995-01-24 2004-02-18 英特尔公司 集成电路封装及具有该封装的计算机系统
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6212077B1 (en) 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US7309447B2 (en) * 2003-02-03 2007-12-18 Tessera, Inc. Method for making a microelectronic package using pre-patterned, reusable mold and method for making the mold
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US20070200225A1 (en) * 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
US8643172B2 (en) 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200554A (ja) * 1987-02-16 1988-08-18 Nec Corp 半導体装置
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ja) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JPH0653346A (ja) * 1992-06-02 1994-02-25 Fujitsu Ltd 半導体装置
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JP2848151B2 (ja) 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06151485A (ja) * 1992-11-12 1994-05-31 Sumitomo Electric Ind Ltd 半導体装置用パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200554A (ja) * 1987-02-16 1988-08-18 Nec Corp 半導体装置
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
WO1998001907A1 (fr) * 1996-07-03 1998-01-15 Seiko Epson Corporation Dispositif a semi-conducteur encapsule dans la resine et procede de fabrication associe
US6133623A (en) * 1996-07-03 2000-10-17 Seiko Epson Corporation Resin sealing type semiconductor device that includes a plurality of leads and method of making the same
CN1132244C (zh) * 1996-07-03 2003-12-24 精工爱普生株式会社 树脂封装型半导体装置及其制造方法
US6538303B1 (en) 1999-06-02 2003-03-25 Sharp Kabushiki Kaisha Lead frame and semiconductor device using the same
KR100878939B1 (ko) * 1999-06-30 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100864781B1 (ko) * 1999-06-30 2008-10-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100743335B1 (ko) * 1999-06-30 2007-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
KR100885606B1 (ko) * 1999-06-30 2009-02-24 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8336588B2 (en) 2000-03-31 2012-12-25 Bridgestone Americas Tire Operations, Llc Patch and electronic monitoring device for tire
JP2007273698A (ja) * 2006-03-31 2007-10-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008300492A (ja) * 2007-05-30 2008-12-11 Rohm Co Ltd 半導体装置
JP2015079789A (ja) * 2013-10-15 2015-04-23 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
HK1013888A1 (en) 1999-09-10
EP0693779B1 (en) 2002-05-02
KR100386052B1 (ko) 2003-08-09
TW293940B (ja) 1996-12-21
KR960005972A (ko) 1996-02-23
US5633529A (en) 1997-05-27
JP3509274B2 (ja) 2004-03-22
EP0693779A2 (en) 1996-01-24
SG65533A1 (en) 1999-06-22
DE69526543T2 (de) 2002-10-31
EP0693779A3 (en) 1997-01-08
DE69526543D1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
JP3509274B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3944913B2 (ja) 樹脂封止型半導体装置
JPWO1998001907A1 (ja) 樹脂封止型半導体装置およびその製造方法
US4620215A (en) Integrated circuit packaging systems with double surface heat dissipation
JPH06105721B2 (ja) 半導体装置
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JP3542677B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0722454A (ja) 半導体集積回路装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3321006B2 (ja) 半導体装置
JP2954297B2 (ja) 樹脂封止型半導体装置
JP2756436B2 (ja) 半導体装置およびその製造方法
JP2577879B2 (ja) 半導体装置
JP3420673B2 (ja) 半導体装置及びその製造方法
JP2633513B2 (ja) 半導体装置の製造方法
JP2577880B2 (ja) 半導体装置
JP2633514B2 (ja) 半導体装置およびその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
HK1013888B (en) Resin sealing type semiconductor device and method of making the same
HK1013734B (en) Resin sealing type semiconductor device and method of making the same
JPS6298753A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees