JPH088611A

JPH088611A - アイソレータ

Info

Publication number: JPH088611A
Application number: JP13321494A
Authority: JP
Inventors: Takekazu Okada; 剛和岡田; Takashi Hasegawa; 長谷川　　隆
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1994-06-15
Filing date: 1994-06-15
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】膜抵抗の測定、トリミングを容易に、精度よく
行うことができ、よって、安価で、高性能なアイソレー
タを提供する。【構成】多層基板１３の凹部面に形成されたアース電極
１は、２つの部分１ｂ，１ｃに分割（分離）され、アー
ス電極１ｃには終端ポートの中心電極が接続され、アー
ス電極１ｂには他の２つのポートの中心電極が接続され
ている。すなわち、終端ポートのアース電極１ｃと他の
ポートのアース電極１ｂは分離（オープン）され、終端
抵抗の両端は直流的にオープンとなり、そのトリミング
を容易に行える。そして、終端抵抗トリミング後、これ
らのアース電極１ｃ，１ｂはアイソレータの共通アース
となる下ヨーク１１の内壁面にはんだ付けされ接続され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車電話、携帯電話
等の通信機器に使用されるアイソレータに関する。

【０００２】

【従来の技術】アイソレータは、信号を伝送方向のみに
通過させ、逆方向への伝送を阻止する機能を有してお
り、自動車電話、携帯電話等の移動体通信機器の送信回
路部に使用されている。これらの通信機器の小形化にと
もない、アイソレータの小型、薄形化の要求が益々増大
している。

【０００３】このようなアイソレータとして、例えば図
４及び図５に示すような構造のものがある。以下の図に
おいて、各種電極（パターン）形成部には点塗り潰しを
施して示す。図４はアイソレータの全体構成を示す分解
斜視図、図５は多層基板の分解斜視図である。なお、図
４及び図５は実装面側を上側にして示してある。

【０００４】このアイソレータは、図４に示すように、
下ヨーク１１内の底壁上にフェライト１２を配置し、こ
のフェライト１２を覆うように、その中央部にフェライ
ト１２が嵌合する凹部が設けられた多層基板１３が載置
され、内壁面に永久磁石１４が取り付けられた上ヨーク
１５を下ヨーク１１に装着して磁気閉回路を形成すると
ともに、永久磁石１４により上記フェライト１２に直流
磁界を印加するように構成されている。下ヨーク１１及
び上ヨーク１５は磁性体金属からなり、その表面にはＡ
ｇ等がメッキされている。下ヨーク１１の底壁面と多層
基板１３の凹部面のアース電極１とは、はんだ付けして
接合されている。つまり、下ヨーク１１の底壁面は、こ
のアイソレータのアース面となっている。

【０００５】なお、この多層基板１３は、図５に示すよ
うに、厚さ数十μｍ程度の多数の誘電体セラミックグリ
ーンシートの表面に各種電極をパターン印刷等により形
成し、この各シートを積層して圧着し、焼成して一体化
されたものであり、各シートに形成された各種電極は、
スルーホールまたはビアホール等により所定箇所で接続
されて構成されている。

【０００６】具体的には、シート２１〜２６にはアース
電極１、ポート電極２ａ、２ｂ及び接続電極等が形成さ
れ多層基板１３の入出力部を形成している。

【０００７】シート３２には３つの容量電極が形成さ
れ、これらの容量電極とシート３１、３３に形成された
アース電極１、１との間のそれぞれ２つの電極間容量に
より各ポートの整合回路（整合容量）が形成されてい
る。

【０００８】シート４１、４２、４３にはそれぞれ中心
電極４ａ，４ｂ，４ｃが形成され、各中心電極４ａ，４
ｂ，４ｃは互いに１２０度の角度をなすように積層さ
れ、その一端部はそれぞれポート電極２ａ、２ｂ、２ｃ
に、他端部はアース電極１にビアーホール等で接続され
ている。

【０００９】シート５１は終端抵抗を接続するものであ
り、多層基板１３の上面となるシート５１の裏面にはア
ース電極１及び終端ポート電極２ｃが形成され、終端ポ
ート電極２ｃとアース電極１間に終端抵抗として、印刷
等により形成した抵抗Ｒ（以下、膜抵抗と記す）が接続
されている。この膜抵抗Ｒはエポキシ等の樹脂によりオ
ーバーコートされている。

【００１０】シート２５、３１、３３、５１に形成され
た各アース電極１は全てビアーホールで接続されてい
る。

【００１１】このように形成された多層基板１３の等価
回路図を図６に示す。図６において、各ポートＰ１，Ｐ
２，Ｐ３のインダクタンスＬ１，Ｌ２，Ｌ３は中心電極
４ａ，４ｂ，４ｃを等価的に示すものであり、各ポート
Ｐ１，Ｐ２，Ｐ３のそれぞれの整合容量Ｃはシート３２
の３つの容量電極とシート３１、３３のアース電極１に
より形成されたものである。ポートＰ３には終端抵抗Ｒ
が接続されている。

【００１２】

【発明が解決しようとする課題】上記のように終端抵抗
として膜抵抗を用いた場合は、小形化（薄形化）には寄
与できるが、精度のよい抵抗値を得ることができないと
いう問題がある。このため、予め、小さめの抵抗値とな
るように膜抵抗を形成し、抵抗形成後に抵抗値を測定し
ながらトリミングにより抵抗値を調整する作業が必ず必
要である。また、この抵抗値測定には電圧の印加が必要
である。

【００１３】ところが、上記図５に示す多層基板１３で
は、図６の等価回路図に示すように、終端抵抗が接続さ
れる終端ポート電極とアース電極は直流的に短絡（ショ
ート）しており、抵抗値の測定ができないという問題が
あった。このため、図７に示すように、多層基板１３の
上面のアース電極１の一部を削り取るか、あるいは予め
形成せずに、膜抵抗Ｒの両端がショートしないようにし
て、膜抵抗をトリミングした後、導電ペースト等で導通
する方法を用いていた。

【００１４】しかし、この方法では、接続の信頼性が低
くなり、アース電極削除部を接続する等の作業工数が増
加し製造コストが高くなるという問題があった。

【００１５】そこで、本発明の目的は、以上のような従
来のアイソレータが持つ問題点を解消し、膜抵抗の測
定、トリミングを容易に行うことができ、安価で信頼性
が高く高品位なアイソレータを提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、誘電体多層基板に複数の中心電極と整合
回路を形成し、前記中心電極と整合回路からなるいずれ
か１つのポートに終端抵抗を接続してなるアイソレータ
において、前記終端抵抗として膜抵抗を用い、前記終端
抵抗が接続されたポートのアース電極と他のポートのア
ース電極とを分離して形成し、これらのアース電極をヨ
ークまたはアース板により接続したことを特徴とするも
のである。

【００１７】

【作用】上記構成によれば、多層基板に中心電極、整合
回路を形成し、かつ終端抵抗として膜抵抗を用いて、小
型化（薄形化）を図り、アイソレータを構成する終端ポ
ートのアースと他のポートのアースを分離して形成して
いるので、終端抵抗の両端は直流的にオープンとなり、
終端抵抗の測定、トリミングを容易に行うことができ、
終端抵抗トリミング後、新たな部品、作業工数を付加す
ることなく、終端ポートのアースと他のポートのアース
を共通アースとなるヨークまたはアース板により接続で
きる。

【００１８】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。図において、従来例と同一部分
または相当する部分については同一符号を付す。

【００１９】本発明の一実施例に係るアイソレータの構
成を図１及び図２に示す。図１はアイソレータの全体構
成を示す分解斜視図、図２は多層基板の分解斜視図であ
り、従来例の図４及び図５に対応するものである。

【００２０】図１に示すように、この実施例のアイソレ
ータの多層基板１３の凹部面に形成されたアース電極１
は、２つの部分１ｂ、１ｃに分割されて形成されてい
る。他の全体構成は、図４に示すものと同様の構成であ
り、その説明を省略する。つまり、図２に示すように、
この多層基板においては、シート２５に形成されたアー
ス電極１は、２つ部分１ｂ、１ｃに分割され、シート４
３の中心電極４ｃのアースに接続される一端（アース
端）は、一点鎖線で示すようにシート２５のアース電極
１ｃに接続され、シート４１、４２の各中心電極４ａ，
４ｂのアース端は、シート２５のアース電極１ｂに接続
されている。

【００２１】さらに、シート３１、３３に形成されたそ
れぞれのアース電極１には中心電極４ｃのアース端に対
応するビアーホールの周囲に電極非形成部が設けられ、
また、中心電極４ｃのアース端及びこれに対応するシー
ト５１の部分にはビアーホールを形成せずに構成され、
中心電極４ｃのアース端はシート３１、３３、５１のア
ース電極１とは分離（オープン）されている。他の構成
については、図５で示した従来のものと同様の構成であ
り、その説明を省略する。

【００２２】すなわち、シート４３の中心電極４ｃのア
ース端とシート４１、４２の各中心電極４ａ，４ｂのア
ース端とはオープンの状態で形成されている。この多層
基板の等価回路図を図３に示す。つまり、図３に示すよ
うに、この多層基板においては、終端ポートＰ３のアー
スと他のポートＰ１，Ｐ２のアースはオープンの状態と
なっている。

【００２３】そして、図１に示すように、アイソレータ
組立て時には、多層基板１３の凹部面とアース面となる
下ヨーク１１の内壁面は、はんだ付けされ接合されるの
で、多層基板１３の凹部面すなわちシート２５に形成さ
れたアース電極１ｂ，１ｃは接続（ショート）される。

【００２４】この構成においては、部品点数、作業工数
を増やすことなく、多層基板の段階では、終端ポートの
アースと他のポートのアースとはオープンとなってお
り、終端抵抗の抵抗値を容易に測定、トリミングするこ
とができるので、精度の高い膜抵抗を得ることができ、
アイソレータ組立て時に、終端ポートのアースと他のポ
ートのアースを接続できる。

【００２５】なお、上記実施例では、アイソレータの共
通アースとして下ヨークを用いた例で説明したが、これ
に限るものではなく、下ヨークの内壁上に金属製のアー
ス板を載置し、このアース板を共通アースとしてもよ
い。

【００２６】

【発明の効果】以上説明したように、本発明に係るアイ
ソレータによれば、アイソレータを構成する多層基板で
は、終端ポートのアースと他のポートのアースは分離し
て形成され、終端抵抗の両端は直流的にオープンとなっ
ており、終端抵抗の抵抗値を容易にトリミングすること
ができる。そして、終端抵抗のトリミング後のアイソレ
ータ組立て時に、新たな部品、工程を付加することな
く、終端ポートのアースと他のポートのアースをヨーク
またはアース板で安定に接続することができる。すなわ
ち、終端抵抗として膜抵抗を用いても、部品点数、作業
工数を増やすことなく、精度の高い膜抵抗を安価に得る
ことができ、よって、アイソレータの性能、信頼性を向
上することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るアイソレータの全体構
成を示す分解斜視図である。

【図２】本発明の一実施例に係るアイソレータの多層基
板の分解斜視図である。

【図３】図２に示す多層基板の等価回路図である。

【図４】従来のアイソレータの全体構成を示す分解斜視
図である。

【図５】従来のアイソレータの多層基板の分解斜視図で
ある。

【図６】図５に示す多層基板の等価回路図である。

【図７】従来の多層基板の膜抵抗トリミング時の外観斜
視図である。

【符号の説明】

１、１ｂ，１ｃアース電極２ａ，２ｂ，２ｃポート電極４ａ，４ｂ，４ｃ中心電極１１下ヨーク１２フェライト１３多層基板１４永久磁石１５上ヨーク２１〜５１セラミックシートＲ膜抵抗（終端抵抗）

Claims

【特許請求の範囲】

【請求項１】誘電体多層基板に複数の中心電極と整合
回路を形成し、前記中心電極と整合回路からなるいずれ
か１つのポートに終端抵抗を接続してなるアイソレータ
において、前記終端抵抗として膜抵抗を用い、前記終端抵抗が接続
されたポートのアース電極と他のポートのアース電極と
を分離して形成し、これらのアース電極をヨークまたは
アース板により接続したことを特徴とするアイソレー
タ。