JPH088646B2 - 画信号符号化・復号化大規模集積回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置等に用いられる画信号符
号化・復号化大規模集積回路に係り、特にMH,MRおよびM
MR符号化方式による符号化および復号化を行う画信号符
号化・復号化大規模集積回路に関する。

従来の技術 現在、ファクシミリにおける符号化方式としては、CC
ITT（国際電信電話諮問委員会）の勧告T.4により、一次
元符号化方式についてはMH符号化方式、二次元符号化に
ついてはMR符号化方式が国際的に標準化されている。

ここで、MH符号化方式とは、符号化ライン画信号の変
化点を検出し、そのランレングス及びランの黒、白の別
に対応するMH符号を用いる方式であり、このMH符号に
は、第７図（ａ）に示すように０〜63のランレングスに
対応するターミネーティング符号と、第７図（ｂ）に示
すように64〜2560までの64ラン毎のランレングスに対す
るメークアップ符号とがある。すなわち、64以上のラン
は、メークアップ符号とそれに続くターミネーティング
符号との組み合わせにより符号化される。また、MR符号
化方式とは、符号化ライン画信号の変化点と、参照ライ
ン（符号化ラインの直前のライン）画信号の変化点とを
検出し、その相対位置から符号化ラインを逐次符号化す
る方式である。このMR符号化方式において、符号化ライ
ン及び参照ラインの変化点は、次のように定義される。

a₀：符号化ラインの起点となる変化点 符号化ラインの始めでは、a₀はラインの最初の画素の直
前の仮想的白変化点上に置かれる。符号ラインの符号化
の間はa₀の位置は直前の符号モードにより規定される。

a₁：符号化ライン上でa₀より右の最初の変化点 a₂：符号化ライン上でa₁より右の最初の変化点 b₁：参照ライン上の変化画素のうちa₀より右でa₀と反対
の色を持つ最初の変化点 b₂：参照ライン上でb₁の右の最初の変化点 第８図は上述の変化点の位置関係の例を示す。また、
第９図は変化点の相対位置によるモードの区分と対応す
る符号を示す。

第９図を用いてモードを決める手順を説明する。

手順１ （ア） a₁の左側にb₂が存在するときパスモードとして
検出し、このモード符号語‘0001'を用いて符号化す
る。この後、b₂の真下の画素が新しい起点画素a₀とな
る。

（イ） パスモードが検出されないときは手順２へ進
む。

手順２ （ア） 相対距離a₁b₁の絶対値を決定する。

（イ） ｜a₁b₁｜≦３ならば垂直モードとして検出し第
９図に示すようにa₁b₁の距離を符号化する。その後、画
素a₁が新しい起点画素a₀となる。a₁b₁＞０はa₁がb₁の右
側にあることを示しV_Rで表し、a₁b₁＜０はa₁がb₁の左側
にあることを示しV_Lで表す。

（ウ） ｜a₁b₂｜＞３ならば水平モードとして検出し、
第９図に示すように符号‘001'に引き続いてa₀a₁および
a₁a₂をおのおのの一次元符号化Ｍ（a₀a₁）,M（a₁a₂）す
る。この後画素a₂が新しい起点画素a₀となる。

また、MMR符号化方式については、その符号化アルゴ
リズムはMR符号化方式と同一である。

従来のファクシミリ装置におけるMH・MR・MMR符号化
・復号化回路には、通常大規模集積化された専用ハード
ウェア回路（以下これをCODEC・LSIと称す）が使用され
ていた。

発明が解決しようとする課題 しかし、かかるCODEC・LSIの製造立上げ時には回路設
計上のミスや製造上のミスが発生する可能性があり、チ
ップテストを行う必要がある。

このため、CODEC・LSIに実際に一定の画信号を入力し
MH,MR,MMR符号化方式各々の符号コードを取り出し所定
の符号コードと比較する方法や、また逆にCODEC・LSIに
MH,MR,MMR符号化方式各々の所定の符号コードを入力し
復元された画信号を所定いの画信号と比較するという方
法が考えられるがこの場合には、CODEC・LSIチップ全体
としての良、不良の見分けしかつかないという問題があ
った。

本発明は、上述の問題点に鑑みて為されたもので、チ
ップテスト時にチップ全体の良、不良を見分けることの
みならず内部回路の所定のブロックについてその動作確
認をすることができる画信号符号化・復号化大規模集積
回路を提供することを目的とする。

課題を解決するための手段 上記課題は、符号データを入出力するシステムバスイ
ンターフェイス回路と、符号化ライン画信号と二次元符
号化時の参照ライン画信号、復元された画信号を入出力
するイメージバスインターフェイス回路と、二次元符号
化時に符号化ラインの変化点アドレスと参照ラインの変
化点アドレスとを入力して符号化モードを判定して出力
し、二次元復号化時には復号化モードと復号ランレング
スのアドレス情報を入力し、参照ラインの変化点アドレ
スを入力して、一次元復号化時には色情報と復号ランレ
ングスのアドレス情報を入力し、画像復元データを出力
するモード判定回路と、該画像復元データを入力して画
像を復元する画像復元回路と、二次元符号化時符号化ラ
イン画信号と参照ライン画信号を入力し前記符号化ライ
ンの変化点アドレスと前記参照ラインの変化点アドレス
を前記モード判定回路に出力すると共に、該符号化ライ
ンの変化点アドレスを出力し、一次元符号化時には符号
化ライン画信号を入力して色情報と変化点アドレスを出
力し、二次元復号化時には参照ライン画信号を入力して
前記モード判定回路に前記参照ラインの変化点アドレス
を出力する変化点検出回路と、二次元符号化時に前記符
号化モードと符号化ラインの符号ランレングスとを入力
し、一次元符号化時には前記色情報と符号化ラインの符
号ランレングスを入力してそれぞれ符号データを前記シ
ステムバスインターフェイス回路に出力し、前記システ
ムバスインターフェイス回路より符号データを入力し、
二次元復号化時には前記モード判定回路に前記復号化モ
ードを出力すると共に復号ランレングスを出力し、一次
元復号化時には色情報と復号ランレングスを出力するテ
ーブル検索回路と、データメモリと演算器を有し一次元
および二次元符号化時に前記符号化ライン信号の変化点
アドレスを入力し前記符号化ラインの符号ランレングス
を演算して前記テーブル検索回路に出力し、一次元およ
び二次元復号時前記復号ランレングスを入力し前記復号
ランレングスの前記アドレス情報を演算して前記モード
判定回路に出力すると共に前記各回路を制御するシーケ
ンサ回路と、からなり該シーケンサ回路の制御により、
前記システムバスインターフェイス回路よりパターンデ
ータを前記データメモリを介して前記変化点検出回路に
入力して変化点アドレスデータを前記モード判定回路に
出力し、該モード判定回路より符号化モードデータを前
記データメモリを介して前記システムバスインターフェ
イス回路に出力する画信号符号化・復号化大規模集積回
路によって達成される。また、前記システムバスインタ
ーフェイス回路、前記イメージバスインターフェイス回
路よりデータを入力でき前記変化点検出回路へ該データ
を出力する先入れ先出しメモリを設け、前記シーケンサ
回路の制御により、前記システムバスインターフェイス
回路よりパターンデータを前記先入れ先出しメモリを介
して前記変化点検出回路へ入力して変化点アドレス情報
を前記モード判定回路に出力し、該モード判定回路より
符号化モード情報を前記データメモリを介して前記シス
テムバスインターフェイス回路より出力する画信号化・
復号化大規模集積回路としてもよい。また、前記シーケ
ンサ回路の制御により、前記システムバスインターフェ
イス回路より画像復元データ情報を前記データメモリを
介して前記画像復元回路へ入力して復元した画像データ
を前記データメモリを介して前記システムバスインター
フェイス回路より出力する画信号符号化・復号化大規模
集積回路としてもよい。また、前記シーケンサ回路の制
御により、前記システムバスインターフェイス回路より
画像復元データ情報を前記データメモリを介して前記画
像復元回路へ入力して復元した画像データを前記イメー
ジバスインターフェイス回路より出力する画信号符号化
・復号化大規模集積回路としてもよい。また、前記シー
ケンサ回路の制御により、前記システムバスインターフ
ェイス回路より変化点アドレスデータを前記データメモ
リを介して前記モード判定回路へ入力して符号化モード
を前記データメモリを介して前記システムバスインター
フェイス回路より出力し、また、前記システムバスイン
ターフェイス回路より復号化モード情報と変化点アドレ
スデータを前記データメモリを介して前記モード判定回
路に入力して復元した画像データを前記データメモリを
介して前記システムバスインターフェイス回路より出力
する画信号符号化・復号化大規模集積回路としてもよ
い。また、前記シーケンサ回路の制御により、前記シス
テムバスインターフェイス回路より変化点アドレスデー
タ、復号化モード情報を前記データメモリを介して前記
モード判定回路に入力して画像復元データを前記画像復
元回路へ出力し、該画像復元回路より復元した画像を前
記データメモリを介して前記システムバスインターフェ
イス回路より出力する画信号符号化・復号化大規模集積
回路としてもよい。

作用 １） 符号化時 イメージバスインターフェイス回路に外部より符号化
ライン画信号と、二次元符号化時には参照ライン画信号
が入力され変化点検出回路へ出力される。変化点検出回
路は、イメージバスインターフェイス回路より符号化ラ
イン画信号と二次元符号化時には参照ライン画信号を入
力し、それぞれの変化点アドレスをモード判定回路に出
力すると共に符号化ラインの変化点アドレスをシーケン
サ回路に出力し、一次元符号化時には符号化ライン画信
号を入力して色情報と変化点アドレスを生成し色情報を
テーブル検索回路に出力し変化点アドレスをシーケンサ
回路に出力する。モード判定回路は、二次元符号化時に
は符号化ラインの変化点アドレスと参照ラインの変化点
アドレスを入力して符号化モードを判定しテーブル検索
回路に出力する。シーケンサ回路は各回路を制御すると
共に、変化点アドレスを入力して演算器により符号化ラ
インの符号ランレングスを演算してテーブル検索回路に
出力する。テーブル検索回路は、二次元符号化時には符
号化モードをモード判定回路より、符号ランレングスを
シーケンサ回路よりそれぞれ入力し、一次元符号化時に
は色情報を変化点検出回路より、符号ランレングスをシ
ーケンサ回路より入力し、それぞれ符号データをシステ
ムバスインターフェイス回路に出力する。システムバス
インターフェイス回路はこの符号データを外部に出力す
る。

２） 復号化時 システムバスインターフェイス回路に外部より符号デ
ータが入力されテーブル検索回路に出力される。テーブ
ル検索回路ではこの符号データに基づき二次元復号化時
には復号化モードと復号ランレングスを検索して、復号
化モードをモード判定回路に出力し、復号ランレングス
をシーケンサ回路に出力し、一次元復号化時には色情報
と復号ランレングスを検索して色情報をモード判定回路
に出力し、復号ランレングスをシーケンサ回路に出力す
る。シーケンサ回路は各回路を制御すると共に、復号ラ
ンレングスを入力して演算器によりアドレス情報を演算
してモード判定回路に出力する。モード判定回路は、二
次元復号化時にはテーブル検索回路より復号化モードを
入力し、シーケンサ回路より復号ランレングスのアドレ
ス情報を入力し、変化点検出回路より参照ライン画信号
の変化点アドレスを入力し、一次元復号化時にはテーブ
ル検索回路より色情報を入力し、シーケンサ回路より復
号ランレングスのアドレス情報を入力して画像復元デー
タを画像復元回路に出力する。画像復元回路は画像復元
データを入力してイメージバスインターフェイス回路に
復元された画信号を出力する。変化点検出回路は、二次
元復号化時には参照ライン画信号をイメージバスインタ
ーフェイス回路より入力して参照ラインの変化点アドレ
スをモード判定回路に出力する。イメージバスインター
フェイス回路は復元された画信号を外部へ出力する。

３） モード判定回路、変化点検出回路テスト−１ シーケンサ回路の制御により、システムバスインター
フェイス回路よりパターンデータをシーケンサ回路のデ
ータメモリに一旦入力し、変化点検出回路に出力する。
変化点検出回路では変化点を検出し、モード判定回路へ
変化点アドレスデータを出力する。モード判定回路では
符号化モードを決定し、データメモリに入力した後シス
テムバスインターフェイス回路に出力する。このように
してモード判定回路、変化点検出回路の機能テストが行
える。

４） モード判定回路、変化点検出回路テスト−２ モード判定回路、変化点検出回路テスト−１の回路構
成に加えてシステムバスインターフェイス回路、イメー
ジバスインターフェイス回路よりデータを入力でき、こ
のデータを変化点検出回路へ出力する先入れ先出しメモ
リを設けたことにより、シーケンサ回路の制御によっ
て、システムバスインターフェイス回路よりパターンデ
ータを先入れ先出しメモリに一旦入れた後変化点検出回
路へ入力する。変化点検出回路ではこのパターンデータ
に基づき変化点アドレス情報をモード判定回路に出力
し、モード判定回路は符号化モードをシーケンサ回路の
データメモリに出力する。データメモリより符号化モー
ド情報をシステムバスインターフェイス回路を介して出
力することによりモード判定回路および変化点検出回路
の機能をテストする。

５） 画像復元回路テスト−１ モード判定回路、変化点検出回路テスト−１の回路構
成を用いて、システムバスインターフェイス回路より画
像復元データをシーケンサ回路のデータメモリに入力し
た後画像復元回路へ出力して復元した画像データとし、
この復元した画像データをデータメモリに再び入力した
後システムバスインターフェイス回路より出力すること
により画像復元回路の機能をテストする。

６） 画像復元回路テスト−２ モード判定回路、変化点検出回路テスト−１の回路構
成を用いて、システムバスインターフェイス回路より画
像復元データをシーケンサ回路のデータメモリに入力し
た後画像復元回路へ出力して復元した画像データとし、
この復元した画像データをイメージバスインターフェイ
ス回路より出力することに画像復元回路の機能をテスト
する。

７） モード判定回路テスト モード判定回路、変化点検出回路テスト−１の回路構
成を用いて、システムバスインターフェイス回路より変
化点アドレスデータをシーケンサ回路のデータメモリに
入力した後、モード判定回路に出力して符号化モードと
し、この符号化モードをデータメモリに再び入力した後
システムバスインターフェイス回路より出力する。ま
た、システムバスインターフェイス回路より復号化モー
ド情報、変化点アドレスデータをシーケンサ回路のデー
タメモリに入力した後、モード判定回路に入力して復元
した画像データを生成し、この画像復元データをデータ
メモリに再び入力した後システムバスインターフェイス
回路より出力する。これによりモード判定回路の機能を
テストする。

８） モード判定回路、画像復元回路テスト モード判定回路、変化点検出回路テスト−１の回路構
成を用いて、システムバスインターフェイス回路より変
化点アドレスデータ、復号化モード情報をシーケンサ回
路のデータメモリに入力した後、モード判定回路に入力
して画像復元データを生成して画像復元回路に出力し、
画像復元回路より復元した画像をデータメモリに再び入
力した後システムバスインターフェイス回路より出力す
る。これによりモード判定回路、画像復元回路の機能を
テストする。

実施例 以下、本発明の第１〜第６実施例を第１図〜第６図に
より説明する。

第１図は本発明の第１実施例によるCODEC・LSIの概略
構成を示すものである。その構成は、外部のマイクロコ
ンピュータに接続され、このバスに対し符号データを入
出力できると共に制御レジスタを備えたシステムバスイ
ンターフェイス回路１、二次元符号化時に符号化モード
とそのランレングスから符号化テーブルを検索し符号デ
ータを出力し、一次元符号化時には色情報とランレング
スから符号データを出力し、復号化時に符号データから
復号化テーブルを検索し二次元復号化時には復号化モー
ドとそのランレングスを出力し、一次元復号化時には色
情報とランレングスを出力するテーブル検索回路２、演
算機能を有しCODEC・LSI全体の制御を行うマイクロプロ
グラム方式の回路３であってその詳細はシーケンサのア
ドレスを決定するシーケンサアドレス制御回路3a、命令
コードが格納されているマイクロプログラムROM3b、命
令コードを内部クロックの１サイクルの間保持する命令
レジスタ3c、内部データバス７に接続されるRAM3d、命
令コードにより指令された演算を行う演算器3eより構成
されるシーケンサ回路３、符号化方式を検出するモード
判定回路4a、復元画像を生成する画像復元回路4b、符号
化ライン画信号、参照ライン画信号から変化点を検出
し、一次元符号化時には符号化ライン画信号より変化点
と色情報を検出する変化点検出回路4c、外部メモリ回路
に接続され、参照ライン画信号、符号化ライン画信号、
復元された画信号を入出力するイメージバスインターフ
ェイス回路５より成る。以上のように構成された画信号
符号化・復号化大規模集積回路について、以下その動作
を説明する。シーケンサ回路３では、マイクロプログラ
ムROM3b内に格納された命令コードがシーケンサアドレ
ス制御回路3aにより示されるアドレスによって逐次出力
され、命令レジスタ3cで内部クロックの１サイクルの間
保持される。シーケンサアドレス制御回路3aでは通常内
部クロックの１サイクル毎にアドレスをインクリメント
していくが、命令レジスタ3cより命令コードを入力し、
これにより無条件ジャンプや条件ジャンプを行う。この
場合のジャンプアドレスも命令コードで指定する。ま
た、シーケンサアドレス制御回路3a内にアドレスのスタ
ックメモリを設けると、サブルーチンやループ動作を行
うことができる。演算器3eでは命令コードにより演算を
行い、結果を内部データバス７を通じRAM3dや各回路へ
転送する。RAM3dも命令コードで制御され内部データバ
ス７上のデータを入出力する。命令レジスタ3cからの命
令コードは内部制御信号バス６を通じ各回路に出力さ
れ、また、この内部制御信号バス６を通じ各回路からの
状態信号、応答信号をシーケンサ回路３から入力し、全
体の制御を行う。次に全体の回路の動作を説明する。

符号化時は、まず外部のCPUからシステムバスインタ
ーフェイス回路１内の制御レジスタを設定する。これに
より、シーケンサ回路３では符号化プログラムが動作
し、イメージバスインターフェイス回路５へ参照ライン
画信号、符号化ライン画信号（MH符号化方式の場合は符
号化ライン画信号のみ）を入力するよう要求する。入力
した画信号は変化点検出回路4cへ転送され、ここで変化
点を検出し、一次元符号化時には色情報も検出し、その
変化点アドレスをモード判定回路4a及びシーケンサ回路
３へ出力する。モード判定回路4aでは符号化モードを判
定してこれをテーブル検索回路２へ出力する。シーケン
サ回路３では変化点アドレスの減算を演算器3eでおこな
うことでそのランレングスを求め、これをテーブル検索
回路２へ出力する。テーブル検索回路２では、二次元符
号化時には符号化モード及びランレングス情報から、一
次元符号化時には色情報とランレングス情報から符号化
テーブルを検索し、符号データを求め、この符号データ
のビット揃えを行って、システムバスインターフェイス
回路１へ出力する。符号データはここより外部へ出力す
る。

復号化時は、同じく外部のCPUからシステムバスイン
ターフェイス回路１内の制御レジスタを設定し、これに
よりシーケンサ回路３では復号化プログラムが動作す
る。符号データはシステムバスインターフェイス回路１
を通し、テーブル検索回路２へ入力する。テーブル検索
回路２では、符号データより復号化テーブルを検索し、
二次元符号化時には復号化モードとそのランレングスを
決定し、一次元復号化時には色情報とランレングスを決
定する。復号化モードおよび色情報はモード判定回路4a
へ出力され、ランレングス情報はシーケンサ回路３へ出
力される。シーケンサ回路３では、このランレングスを
演算器3cで加算し、この演算結果であるアドレス情報を
モード判定回路4aへ転送する。また、二次元復号化時に
は、イメージバスインターフェイス回路５より参照ライ
ン画信号を入力し、これを変化点検出回路4cへ転送し
て、ここで参照ラインの変化点を検出し、その変化点ア
ドレスをモード判定回路4aへ出力する。モード判定回路
4aではこれらから復元画信号の色（黒または白）及び復
元先頭アドレス、終了アドレスを画像復元回路4bへ出力
し、画像復元回路4bではこの指示に従って順次画像を復
元する。復元された画信号はイメージバスインターフェ
イス回路５を通して外部へ出力する。

ここでチップテストを行う場合、当然実際にデータを
入力してCODEC・LSIが出力する符号化、復号化されたデ
ータをチェックするという方法が実施可能である。さら
にシステムバスインターフェイス回路１を通し、シーケ
ンサ回路３内のRAM3dにパターンデータを入力する。こ
の場合のシーケンサ回路３の制御としては、イメージバ
スインターフェイス回路５の参照ライン画信号、符号化
ライン画信号入力の代わりに、RAM3dに格納されたデー
タを変化点検出回路4cに入力する。変化点検出回路4cで
は入力された画信号の変化点を検出し、モード判定回路
4aへ変化点アドレスデータを出力する。モード判定回路
4aではこれにより符号化モードを決定し、この符号化モ
ードデータをシーケンサ回路３内のRAM3dに格納してい
く。予めRAM3dに入力したパターンデータについての変
化点検出から符号化モード判定に到る動作が終了した
ら、RAM3dに格納されている符号化モード情報データを
システムバスインターフェイス回路１を通じ外部へ出力
する。これによりモード判定回路4a、変化点検出回路4c
の機能テストをシステムバスインターフェイス回路１か
ら行える。

第２図は本発明の第２実施例によるCODEC・LSIの概略
構成を示し、第１図と同一符号は同一内容を表示する。

第１図と第２図との相違は、システムバスインターフ
ェイス回路１、イメージバスインターフェイス回路５よ
りデータを入力でき変化点検出回路へこのデータを出力
する先入れ先出しメモリを設けた点であり、符号化時、
復号化時の動作はイメージバスインターフェイス回路５
よりデータを変化点検出回路4cへ転送するだけであり、
第１図の場合と変わりないので回路全体の動作説明は省
略する。

チップテストを行う場合、当然実際にデータを入力し
てCODEC・LSIが出力する符号化、復号化されたデータを
チェックするという方法が実施できる。さらに、システ
ムバスインターフェイス回路１を通し、FIFOメモリ4dに
パターンデータを入力する。この場合のシーケンサ回路
３の制御としては、イメージバスインターフェイス回路
５の参照ライン画信号、符号化ライン画信号入力を中止
して、FIFOメモリ4dへイメージバスインターフェイス回
路５より画信号を入力しないようにする。FIFOメモリ4d
に格納されたパターンデータは順次変化点検出回路4cに
入力され、ここでこのパターンデータの変化点を検出さ
れ、モード判定回路4aへ変化点アドレスが出力される。
モード判定回路4aではこれから符号化モードを決定し、
このデータをシーケンサ回路３内のRAM3dに格納してお
く。予めFIFOメモリ4dに入力したパタンデータの符号化
モード判定が終了したら、RAM3dに格納されている符号
化モード情報データをシステムバスインターフェイス回
路１を通し外部へ出力する。

FIFOメモリ4dの容量が少ない場合には、以上の動作を
幾度か繰り返すことも可能である。また、パターンデー
タをFIFOメモリ4dに入力する場合、一旦RAM3dにパター
ンデータを格納した後にFIFOメモリ4dに転送することも
可能である。これによりモード判定回路4a、変化点検出
回路4cの機能テストを行うことができる。

第３図は本発明の第３実施例によるCODEC・LSIの概略
構成図を示し、第１図と同一符号は同一内容を表示す
る。第１図と第３図の相違は内部データバス７より画像
復元回路4bへデータを入出力できるようにした点であ
る。

符号化時、復号化時の動作は第１図と同じであり、テ
スト方法が異なるのでテスト方法につき説明する。ここ
でチップテストを行う場合、当然実際にデータを入力し
てLSIが出力する符号化、復号化されたデータをチェッ
クするという方法が実施可能である。さらに、システム
バスインターフェイス回路１を通し、シーケンサ回路３
内のRAM3dに画像復元データ情報を格納する。この場合
シーケンサ回路３の制御により、モード判定回路4aから
の画像復元データ情報の代わりにRAM3dに格納されてい
る画像復元データ情報、つまり復元画像の先頭アドレ
ス、終了アドレス及び色情報を画像復元回路4bに入力す
る。画像復元回路4bではこの指示に従って画像を復元
し、この復元した画像データをシーケンサ回路３内のRA
M3dに格納していく。予めRAM3dに入力した画像復元デー
タ情報についての画像復元が終了したら、RAM3dに格納
されている復元画像データをシステムバスインターフェ
イス回路１を通じ外部へ出力する。これにより画像復元
回路4bの機能をテストすることができる。

第４図は本発明の第４実施例によるCODEC・LSIの概略
構成を示し、第１図と同一符号は同一内容を表示する。

第１図と第４図との相違は、内部データバス７より画
像復元回路4bにデータを入力できるようにした点であ
る。

符号化時、復号化時の動作は第１図の場合と同じであ
るが、画像復元回路4bのテスト方法が異なるのでこのテ
スト方法について説明する。

ここで、チップテストを行う場合、当然実際にデータ
を入力してLSIが出力する符号化、復号化されたデータ
をチェックするという方法が実施可能である。さらに、
システムバスインターフェイス回路１を通し、シーケン
サ回路３内のRAM3dに画像復元データ情報を格納する。
この場合シーケンサ回路３の制御により、モード判定回
路4aからの画像復元データ情報の代わりにRAM3dに格納
されている画像復元データ情報つまり復元画像の先頭ア
ドレス、終了アドレス及び色情報を画像復元回路4bに入
力する。画像復元回路4bではこの指示に従って画像を復
元し、この復元した画像データをイメージバスインター
フェイス回路１を通じ外部へ出力する。これにより画像
復元回路4bの機能をテストすることができる。

第５図は本発明の第５実施例によるCODEC・LSIの概略
構成を示し、第１図と同一符号は同一内容を表示する。

第１図との相違は内部データバス７よりモード判定回
路4bへデータを入出力できるようにしたことと、二次元
符号化、復号化時のモード判定回路4aの詳細構成の一例
を示した点である。

二次元符号化、復号化時のモード判定回路4aは、参照
ライン画信号変化点アドレスと符号化ライン画信号変化
点アドレスとの演算を行う演算器4a1と、この演算結果
から符号化モードを判定し出力するモード出力回路4a2
と、復号化モードと参照ライン画信号変化点アドレスか
ら復元画像のアドレスを求める演算器4a3と、復元画像
のアドレスとして演算器4a3の出力か、シーケンサ回路
３からの出力か選択するマルチプレクサ4a4と、シーケ
ンサ回路３からの指示に従いモード判定回路4aを制御す
るモード判定制御回路4a5、とからなる。

次に動作を説明する。

符号化時の動作は、まず外部のCPUからシステムバス
インターフェイス回路１内の制御レジスタを設定する。
これにより、シーケンサ回路３では符号化プログラムが
動作し、イメージバスインターフェイス回路５へ参照ラ
イン画信号、符号化ライン画信号（MH符号化方式の場合
は符号化ライン画信号のみ）を入力するよう要求する。
入力した画信号は変化点検出回路4cへ転送され、二次元
符号化時にはここで変化点を検出し、その変化点アドレ
スをモード判定回路4a及びシーケンサ回路３へ出力す
る。一次元符号化時には変化点と色情報を検出し、変化
点アドレスをシーケンサ回路３へ、色情報をテーブル検
索回路２へ出力する。モード判定回路4aでは演算器4a1
に参照ライン画信号及び符号化ライン画信号の変化点ア
ドレスを入力し、これを比較して二次元符号化のモード
（パスモード、垂直モード、水平モード）をモード出力
回路4a2よりテーブル検索回路２へ出力する。シーケン
サ回路３では符号化ライン画信号の変化点アドレスの減
算を演算器3eで行うことでそのランレングスを求め、こ
れをテーブル検索回路２へ出力する。テーブル検索回路
２では、符号化モード又は色情報及びランレングス情報
から符号化テーブルを検索し、符号化データを求めこの
符号化データのビット揃えを行って、システムバスイン
ターフェイス回路１へ出力する。符号データはここより
外部へ出力する。

復号化時の動作は、同様に外部のCPUからシステムバ
スインターフェイス回路１内の制御レジスタを設定し、
これによりシーケンサ回路３では復号化プログラムが動
作する。符号データはシステムバスインターフェイス回
路１を通し、テーブル検索回路２へ入力する。テーブル
検索回路２では、符号データより復号テーブルを検索
し、二次元復号化時には復号化モードとランレングスを
決定し、一次元復号化時には色情報とランレングスを決
定する。復号化モード又は色情報はモード判定回路4aへ
出力され、ランレングス情報はシーケンサ回路３へ出力
される。シーケンサ回路３では、このランレングスを演
算器3eで加算し、この演算結果であるアドレス情報をモ
ード判定回路4aへ転送する。また、二次元復号化モード
の場合は、イメージバスインターフェイス回路５より参
照ライン画信号を入力し、これを変化点検出回路4cへ転
送して、ここで参照ライン画信号の変化点を検出し、そ
の変化点アドレスをモード判定回路4a内の演算器4a3へ
出力する。演算器4a3では復号化モードと参照ライン画
信号の変化点アドレスから復元画像のアドレスを生成す
る。マルチプレクサー4a4では一次元復号化モードの場
合はシーケンサ回路３より出力する復元画像アドレス
を、二次元復号化モードの場合は演算器4a3から出力す
る復元画像のアドレスを選択し、画像復元回路4bへ出力
する。画像復元回路4bでは、この指示に従って順次画像
を復元していく。復元された画信号は、イメージバスイ
ンターフェイス回路５を通して外部へ出力する。

ここでチップテストを行う場合、当然実際にデータを
入力してCODEC・LSIが出力する符号化、復号化されたデ
ータをチェックするという方法が実施可能である。さら
に、システムバスインターフェイス回路１を通し、シー
ケンサ回路３内のRAM3dに変化点情報データを入力す
る。この場合シーケンサ回路３の制御により、変化点検
出回路4cからの出力の代わりにRAM3dに格納したデータ
をモード判定回路4aに入力する。モード判定回路4aでは
これより符号化モードを決定し、これをシーケンサ回路
３内のRAM3dに格納していく。予めRAM3dに入力した変化
点アドレスデータについて符号化モード判定が終了した
ら、RAM3dに格納されている符号化モードデータをシス
テムバスインターフェイス回路１を通して外部へ出力す
る。また、システムバスインターフェイス回路１を通
し、シーケンサ回路内のRAM3dに復号化モード情報及び
変化点アドレスデータを入力する。この場合シーケンサ
回路３の制御により、テーブル検索回路２からの復号化
モード出力の代わりに、RAM3dに格納した復号化モード
情報をモード判定回路4aに入力し、変化点検出回路4cか
ら出力する参照ライン画信号変化点アドレスの代わりに
RAM3dに格納した変化点アドレスをモード判定部4aに入
力する。モード判定回路4aではこれにより復元画像のア
ドレスを生成し、これをシーケンサ回路３内のRAM3dに
格納していく。以後、同様にこのデータを外部へ出力す
る。これによりモード判定回路4aの機能をテストするこ
とができる。

第６図は本発明の第６実施例によるCODEC・LSIの概略
構成を示し、第１図、第５図と同一符号は同一内容を表
示する。第５図と相違するのは画像復元回路4bより内部
データバス７へデータを出力できるようにした点であ
る。符号化、復号化時の動作は第５図と変わらないので
この説明は省略する。

チップテストを行う場合、当然実際にデータを入力し
てCODEC・LSIが出力する符号化、復号化されたデータを
チェックするという方法が実施可能である。さらに、シ
ステムバスインターフェイス回路１を通し、シーケンサ
回路３内のRAM3dに変化点アドレスデータと復号化モー
ド情報を入力する。この場合シーケンサ回路３の制御に
より、変化点回路６からの参照ライン画信号変化点アド
レス出力の代わりにRAM3dに格納した変化点アドレスデ
ータをモード判定回路4aに入力し、テーブル検索回路２
からの復号化モード出力の代わりにRAM3dに格納した復
号化モード情報をモード判定回路4aに入力する。モード
判定回路4aではこれにより復元画像のアドレスを発生し
画像復元回路4bへ出力する。画像復元回路4bではこの情
報から復元画像を生成し、これをシーケンサ回路３内の
RAM3dに格納していく。一定の動作が終了したら、RAM3d
に格納されている復元画像データをシステムバスインタ
ーフェイス回路１を通し外部へ出力する。これによりモ
ード判定回路4a、画像復元回路4bの機能テストが行え
る。

発明の効果 本発明によれば、システムバスインターフェイス回
路、イメージバスインターフェイス回路、テーブル検索
回路、モード判定回路、画像復元回路、変化点検出回
路、シーケンサ回路よりなる画信号符号化・復号化大規
模集積回路において、チップ全体のテストのみならずモ
ード判定回路、画像復元回路、変化点検出回路の単独又
は複合機能テストが行え、それらの単独又は複合機能の
良否の判定が容易にできるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は本発明の第２実施例を示すブロック図、第３図は本発
明の第３実施例を示すブロック図、第４図は本発明の第
４実施例を示すブロック図、第５図は本発明の第５実施
例を示すブロック図、第６図は本発明の第６実施例を示
すブロック図、第７図（ａ）はターミネーティング符号
を示し、第７図（ｂ）はメークアップ符号を示す図、第
８図はMR、MMR符号化方式における変化点の位置関係を
示す図、第９図は二次元符号を表す図である。 １……システムバスインターフェイス回路、２……テー
ブル検索回路、３……シーケンサ回路、3a……シーケン
サアドレス制御回路、3b……マイクロプログラムROM、3
c……命令レジスタ、3d……RAM、3e……演算器、4a……
モード判定回路、4a1,4a3……演算器、4a2……モード出
力回路、4a4……MPX、4a5……モード判定制御回路、4b
……画像復元回路、4c……変化点検出回路、4d……FIFO
メモリ、５……イメージバスインターフェイス回路、６
……内部制御信号バス、７……内部データバス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 秀行 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内 (72)発明者 西田 俊子 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】符号データを入出力するシステムバスイン
   ターフェイス回路と、符号化ライン画信号と二次元符号
   化時の参照ライン画信号、復元された画信号を入出力す
   るイメージバスインターフェイス回路と、二次元符号化
   時に符号化ラインの変化点アドレスと参照ラインの変化
   点アドレスとを入力して符号化モードを判定して出力
   し、二次元復号化時には復号化モードと復号ランレング
   スのアドレス情報を入力し、参照ラインの変化点アドレ
   スを入力して、一次元復号化時には色情報と復号ランレ
   ングスのアドレス情報を入力し、画像復元データを出力
   するモード判定回路と、該画像復元データを入力して画
   像を復元する画像復元回路と、二次元符号化時符号化ラ
   イン画信号と参照ライン画信号を入力し前記符号化ライ
   ンの変化点アドレスと前記参照ラインの変化点アドレス
   を前記モード判定回路に出力すると共に、該符号化ライ
   ンの変化点アドレスを出力し、一次元符号化時には符号
   化ライン画信号を入力して色情報と変化点アドレスを出
   力し、二次元復号化時には参照ライン画信号を入力して
   前記モード判定回路に前記参照ラインの変化点アドレス
   を出力する変化点検出回路と、二次元符号化時に前記符
   号化モードと符号化ラインの符号ランレングスとを入力
   し、一次元符号化時には前記色情報と符号化ラインの符
   号ランレングスを入力してそれぞれ符号データを前記シ
   ステムバスインターフェイス回路に出力し、前記システ
   ムバスインターフェイス回路より符号データを入力し、
   二次元復号化時には前記モード判定回路に前記復号化モ
   ードを出力すると共に復号ランレングスを出力し、一次
   元復号化時には色情報と復号ランレングスを出力するテ
   ーブル検索回路と、データメモリと演算器を有し一次元
   および二次元符号化時に前記符号化ライン信号の変化点
   アドレスを入力し前記符号化ラインの符号ランレングス
   を演算して前記テーブル検索回路に出力し、一次元およ
   び二次元復号時前記復号ランレングスを入力し前記復号
   ランレングスの前記アドレス情報を演算して前記モード
   判定回路に出力すると共に前記各回路を制御するシーケ
   ンサ回路と、からなり該シーケンサ回路の制御により、
   前記システムバスインターフェイス回路よりパターンデ
   ータを前記データメモリを介して前記変化点検出回路に
   入力して変化点アドレスデータを前記モード判定回路に
   出力し、該モード判定回路より符号化モードデータを前
   記データメモリを介して前記システムバスインターフェ
   イス回路に出力することを特徴とする画信号符号化・復
   号化大規模集積回路。
2. 【請求項２】前記システムバスインターフェイス回路、
   前記イメージバスインターフェイス回路よりデータを入
   力でき前記変化点検出回路へ該データを出力する先入れ
   先出しメモリを設け、前記シーケンサ回路の制御によ
   り、前記システムバスインターフェイス回路よりパター
   ンデータを前記先入れ先出しメモリを介して前記変化点
   検出回路へ入力して変化点アドレス情報を前記モード判
   定回路に出力し、該モード判定回路より符号化モード情
   報を前記データメモリを介して前記システムバスインタ
   ーフェイス回路より出力することを特徴とする請求項１
   記載の画信号化・復号化大規模集積回路。
3. 【請求項３】前記シーケンサ回路の制御により、前記シ
   ステムバスインターフェイス回路より画像復元データ情
   報を前記データメモリを介して前記画像復元回路へ入力
   して復元した画像データを前記データメモリを介して前
   記システムバスインターフェイス回路より出力すること
   を特徴とする請求項１記載の画信号符号化・復号化大規
   模集積回路。
4. 【請求項４】前記シーケンサ回路の制御により、前記シ
   ステムバスインターフェイス回路より画像復元データ情
   報を前記データメモリを介して前記画像復元回路へ入力
   して復元した画像データを前記イメージバスインターフ
   ェイス回路より出力することを特徴とする請求項１記載
   の画信号符号化・復号化大規模集積回路。
5. 【請求項５】前記シーケンサ回路の制御により、前記シ
   ステムバスインターフェイス回路より変化点アドレスデ
   ータを前記データメモリを介して前記モード判定回路に
   入力して符号化モードを前記データメモリを介して前記
   システムバスインターフェイス回路より出力し、また、
   前記システムバスインターフェイス回路より復号化モー
   ド情報と変化点アドレスデータを前記データメモリを介
   して前記モード判定回路に入力して復元した画像データ
   を前記データメモリを介して前記システムバスインター
   フェイス回路より出力することを特徴とする請求項１記
   載の画信号符号化・復号化大規模集積回路。
6. 【請求項６】前記シーケンサ回路の制御により、前記シ
   ステムバスインターフェイス回路より変化点アドレスデ
   ータ、復号化モード情報を前記データメモリを介して前
   記モード判定回路に入力して画像復元データを前記画像
   復元回路へ出力し、該画像復元回路より復元した画像を
   前記データメモリを介いして前記システムバスインター
   フェイス回路より出力することを特徴とする請求項１記
   載の画信号符号化・復号化大規模集積回路。