JPH0244967A - 画信号符号化・復号化大規模集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置等に用いられる画信号符号
化・復号化大規模集積回路に係り、特にＭＨ，ＭＲおよ
びＭＭＲ符号化方式による符号化および復号化を行う画
信号符号化・復号化大規模集積回路に関する。

従来の技術 現在、ファクシミリにおける符号化方式としては、ＣＣ
ＩＴＴ　（国際電信電話諮問委員会）の勧告Ｔ、４によ
り、一次元符号化方式についてはＭＨ符号化方式、二次
元符号化についてはＭＲ符号化方式が国際的に標準化さ
れている。

ここで、ＭＨ符号化方式とは、符号化ライン画信号の変
化点を検出し、そのランレングス及びランの黒、白の別
に対応するＭｕ符号を用いる方式であシ、このＭＨ符号
には、第７図（ａ）に示すように０〜６３のランレング
スに対応するターミネーティング符号と、第７図（ｂ）
に示すように６４〜２５６０までの６４ラン毎のランレ
ングスに対するメータアノブ符号とがある。すなわち、
６４以上のランは、メークアップ符号とそれに続くター
ミネーティング符号との組み合わせにより符号化される
。また、Ｍｌ’？、符号化方式とは、符号化ライン画信
号の変化点と、参照ライン（符号化ラインの直前のライ
ン）画信号の変化点とを検出し、その相対位置から符号
化ラインを逐次符号化する方式である。このＭＲ符号化
方式において、符号化ライン及び参照ラインの変化点は
、次のように定義される。

ａｏ、符号化ラインの起点となる変化点符号化ラインの
始めでは、ａｏはラインの最初の画素の直前の仮想的白
変化点上に置かれる。符号ラインの符号化の間はａ、）
の位置は直前の符号モードにより規定される。

ａｌ　　　符号化ライン上でａ。より右の最初の変化点 Ｃ２：　　符号化ライン上でａｌより右の最初の変化点 ｂ＋　’　参照ライン上の変化画素のうちａ。より右で
ａ。と反対の色を持つ最初の変化点ｂ２：　　参照ライ
ン上でｂｌの右の最初の変化点第８図は上述の変化点の
位置関係の例を示す。

まだ、第９図は変化点の相対位置によるモードの区分と
対応する符号を示す。

第９図を用いてモードを決める手順を説明する。

手順１ （７）　ａｌの左側にｂ２が存在するときバスモードと
して検出し、このモード符号語’０００１’を用いて符
号化する。この後、ｂ２の真下の画素が新しい起点画素
ａ。となる。

（イ）パスモードが検出されないときは手順２へ進む。

手順２ に）相対距離ａ、　ｂ、の絶対値を決定する。

（イ）　ｌａｌｔ）＋ｌ≦３ならば垂直モードとして検
出し第９図に示すようにａ、　ｂ、の距離を符号化する
。その後、画素ａ、が新しい起点画素ａ。と々る。

ａｌ　ｂ、　＞ｏはａｌがｂｌ　　の右側にあることを
示しＶＲで表し、ａ、　ｂ、　＜Ｏはａ、がｂｌの左側
にあることを示しｖＬで表す。

（’７）　　ｌａｌ　ｂ２　１＞３ならば水平モードと
して検出し、第９図に示すように符号’００１’に引き
続いてａ。ａ、およびａ、　Ｃ２をおのおのの一次元符
号化Ｍ　（ａｏ　ａ、　）　、　Ｍ　（ａ、　Ｃ２）す
る。この後画素ａ２が新しい起点画素ａ。と々る。

また、ＭＭＲ符号化方式については、その符号化アルゴ
リズムはＭＲ符号化方式と同一である。

従来のファクシミリ装置におけるＭＨ−ＭＲ・ＭＭＲ符
号化・復号化回路には、通常大規模集積化された専用ハ
ードウェア回路（以下これをＣ０ＤＥＣ−ＬＳ　Ｉと称
す）が使用されていた。

発明が解決しようとする課題 しかし、かかるＣ０ＤＥＣ−ＬＳＩの製造立上げ時には
回路設計上のミスや製造上のミスが発生する可能性があ
り、チンブチストを行う必要がある。

このため、Ｃ０ＤＥＣ−ＬＳＩに実際に一定の画信号を
入力しＭｕ、ＭＲ，ＭＭＲ符号化方式各々の符号コード
を取り出し所定の符号コードと比較する方法や、また逆
にＣ０ＤＥＣ−ＬＳＩにＭ　Ｈ。

ＭＲ，ＭＭＲ符号化方式各々の所定の符号コードを入力
し復元された画信号を所定いの画信号と比較するという
方法が考えられるがこの場合には、Ｃ０ＤＥＣ−ＬＳＩ
チップ全体としての良、不良の見分けしかつかないとい
う問題があった。

本発明は、上述の問題点に鑑みて為されたもので、チッ
プテスト時にチップ全体の良、不良を見分けることのみ
ならず内部回路の所定のブロックについてその動作確認
をすることができる画信号符号化・復号化大規模集積回
路を提供することを目的とする。

課題を解決するだめの手段 上記課題は、符号データを入出力するシステムバスイン
ターフェイス回路と、符号化ライン画信号と二次元符号
化時の参照ライン画信号、復元された画信号を入出力す
るイメージバスインターフェイス回路と、二次元符号化
時に符号化ラインの変化点アドレスと参照ラインの変化
点アドレスとを入力して符号化モードを判定して出力し
、二次元復号化時には復号化モードと復号ランレングス
のアドレス情報を入力し、参照ラインの変化点アドレス
を入力して、一次元復号化時には色情報と復号ランレン
グスのアドレス情報を入力し、画像復元データを出力す
るモード判定回路と、該画像復元データを入力して画像
を復元する画像復元回路と、二次元符号化時符号化ライ
ン画信号と参照ライン画信号を入力し前記符号化ライン
の変化点アドレスと前記参照ラインの変化点アドレスを
前記モード判定回路に出力すると共に、該符号化ライン
の変化点アドレスを出力し、一次元符号化時には符号化
ライン画信号を入力して色情報と変化点アドレスを出力
し、二次元復号化時には参照ライン画信号を入力して前
記モード判定回路に前記参照ラインの変化点アドレスを
出力する変化点検出回路と、二次元符号化時に前記符号
化モードと符号化ラインの符号ランレングスとを入力し
、次元符号化時には前記色情報と符号化ラインの符号ラ
ンレングスを入力してそれぞれ符号データを前記システ
ムバスインターフェイス回路に出力し、前記システムバ
スインターフェイス回路より符号データを入力し、二次
元復号化時には前記モード判定回路に前記復号化モード
を出力すると共に復号ランレングスを出力し、一次元復
号化時には色情報と復号ランレングスを出力するテーブ
ル検索回路と、データメモリと演算器を有し一次元およ
び二次元符号化時に前記符号化ライン信号の変化点アド
レスを入力し前記符号化ラインの符号ランレングスを演
算して前記テーブル検索回路に出力し、一次元および二
次元復号時前記復号うンサンクスを入力し前記復号ラン
レングスの前記アドレス情報を演算して前記モード判定
回路に出力すると共に前記各回路を制御するシーケンサ
回路と、からなり該シーケンサ回路の制御により、前記
システムバスインターフェイス回路よリハターンデタを
前記データメモリを介して前記変化点検出回路に入力し
て変化点アドレスデータを前記モード判定回路に出力し
、該モード判定回路より符号化モードデータを前記デー
タメモリを介して前記システムバスインターフェイス回
路に出力する画信号符号化・復号化大規模集積回路によ
って達成される。また、前記システムバスインターフェ
イス回路、前記イメージバスインターフェイス回路より
データを入力でき前記変化点検出回路へ該ブタを出力す
る先入れ先出しメモリを設け、前記シーケンサ回路の制
御によし、前記システムバスインターフェイス回路より
パターンデータを前記先入れ先出しメモリを介して前記
変化点検出回路へ入力して変化点アドレス情報を前記モ
ード判定回路に出力し、該モード判定回路より符号化モ
ード情報を前記データメモリを介して前記システムバス
インターフェイス回路より出力する画信号化・復号化大
規模集積回路としてもよ−。丑だ、前記シーケンサ回路
の制御により、前記システムバスインターフェイス回路
より画像復元データ情報を前記データメモリを介して前
記画像復元回路へ入力して復元した画像データを前記デ
ータメモリを介して前記システムバスインターフェイス
回路より出力する画信号符号化・復号化大規模集積回路
としてもよい。また、前記シーケンサ回路の制御ニヨリ
、前記システムバスインターフェイス回路より画像復元
データ情報を前記データメモリを介して前記画像復元回
路へ入力して復元した画像データを前記イメージバスイ
ンターフェイス回路より出力する画信号符号化・復号化
大規模集積回路としてもよい。また、前記シーケンサ回
路の制御により、前記システムバスインターフェイス回
路より変化点アドレスデータを前記データメモリを介し
て前記モード判定回路に入力して符号化モードを前記デ
ータメモリを介して前記システムバスインターフェイス
回路より出力し、また、前記システムバスインターフェ
イス回路より復号化モード情報と変化点アドレスデータ
を前記データメモリを介して前記モード判定回路に入力
して復元した画像データを前記データメモリを介して前
記システムバスインターフェイス回路より出力する画信
号符号化・復号化大規模集積回路としてもよい。

−また、前記シーケンサ回路の制御により、前記システ
ムバスインターフェイス回路より変化点アドレスデータ
、復号化モード情報を前記データメモリを介して前記モ
ード判定回路に入力して画像復元データを前記画像復元
回路へ出力し、該画像復元回路より復元した画像を前記
データメモリを介して前記システムバスインターフェイ
ス回路より出力する画信号符号化・復号化大規模集積回
路としてもよい。

作用 １）符号化時 イメージバスインターフェイス回路に外部より符号化ラ
イン画信号と、二次元符号化時には参照ライン画信号が
入力され変化点検出回路へ出力される。変化点検出回路
は、イメージバスインターフェイス回路より符号化ライ
ン画信号と二次元符号化時には参照ライン画信号を入力
し、それぞれの変化点アドレスをモード判定回路に出力
すると共に符号化ラインの変化点アドレスをシーケンサ
回路に出力し、一次元符号化時には符号化ライン画信号
を入力して色情報と変化点アドレスを生成し色情報をテ
ーブル検索回路に出力し変化点アドレスをシーケンサ回
路に出力する。モード判定回路は、二次元符号化時には
符号化ラインの変化点アドレスと参照ラインの変化点ア
ドレスを入力して符号化モードを判定しテーブル検索回
路に出力する。シーケンサ回路は各回路を制御すると共
に、変化点アドレスを入力して演算器により符号化ライ
ンの符号ランレングスを演算してチーフル検索回路に出
力する。テーブル検索回路は、二次元符号化時には符号
化モードをモード判定回路より、符号ランレングスをシ
ーケンサ回路よりそれぞれ入力し、一次元符号化時には
色情報を変化点検出回路より、符号ランレングスをシー
ケンサ回路より入力し、それぞれ符号データをシステム
バスインターフェイス回路に出力する。システムバスイ
ンターフェイス回路はこの符号データを外部に出力する
。

２）復号化時 システムバスインターフェイス回路に外部より符号デー
タが入力されテーブル検索回路に出力される。テーブル
検索回路ではこの符号データに基づき二次元復号化時に
は復号化モードと復号ランレングスを検索して、復号化
モードをモード判定回路に出力し、復号ランレングスを
シーケンサ回路に出力し、一次元復号化時には色情報と
復号ランレングスを検索して色情報をモード判定回路に
出力し、復号ランレングスをシーケンサ回路に出力する
。シーケンサ回路は各回路を制御すると共に、復号ラン
レングスを入力して演算器によりアドレス情報を演算し
てモード判定回路に出力する。モード判定回路は、二次
元復号化時にはテーブル検索回路より復号化モードを入
力し、シーケンサ回路より復号ランレングスのアドレス
情報を入力し、変化点検出回路より参照ライン画信号の
変化点アドレスを入力し、一次元復号化時にはテブル検
索回路より色情報を入力し、シーケンサ回路より復号ラ
ンレングスのアドレス情報を入力して画像復元データを
画像復元回路に出力する。

画像復元回路は画像復元データを入力してイメージバス
インターフェイス回路に復元された画信号を出力する。

変化点検出回路は、二次元復号化時には参照ライン画信
号をイメージバスインターフェイス回路より入力して参
照ラインの変化点アドレスをモード判定回路に出力する
。イメージバスインターフェイス回路は復元された画信
号を外部へ出力する。

３）モード判定回路、変化点検出回路テスト−１シ一ケ
ンサ回路の制御により、システムバスインターフェイス
回路よりパターンデータをシケンサ回路のデータメモリ
に一旦入力し、変化点検出回路に出力する。変化点検出
回路では変化点を検出し、モード判定回路へ変化点アド
レスデータを出力する。モード判定回路では符号化モー
ドを決定し、データメモリに入力した後システムバスイ
ンターフェイス回路に出力する。このようにしてモード
判定回路、変化点検出回路の機能テストが行える。

４）モード判定回路、変化点検出回路テスト−２モ一ド
判定回路、変化点検出回路テスト−１の回路構成に加え
てシステムバスインターフェイス回路、イメージバスイ
ンターフェイス回路よりデータを入力でき、このデータ
を変化点検出回路へ出力する先入れ先出しメモリを設け
たことによリ、シーケンサ回路の制御によって、システ
ムバスインターフェイス回路よりパターンデータを先入
れ先出しメモリに一旦入れた後変化点検出回路へ入力す
る。変化点検出回路ではこのパターンブタに基づき変化
点アドレス情報をモード判定回路に出力し、モード判定
回路は符号化モードをシケンサ回路のデータメモリに出
力する。データメモリより符号化モード情報をシステム
・（メインターフェイス回路を介して出力することによ
りモード判定回路および変化点検出回路の機能をテスト
する。

５）画像復元回路テスト−１ モード判定回路、変化点検出回路テスト−１の回路構成
を用いて、システムバスインターフェイス回路より画像
復元データをシーケンサ回路のデータメモリに入力した
後画像復元回路へ出力して復元した画像データとし、こ
の復元した画像ブタをデータメモリに再び入力した後シ
ステムノ（メインターフェイス回路より出力することに
より画像復元回路の機能をテストする。

６）画像復元回路テスト−２ モード判定回路、変化点検出回路テスト−１の回路構成
を用いて、システムバスインターフェイス回路より画像
復元データをシーケンサ回路のデータメモリに人力した
後画像復元回路へ出力して復元した画像データとし、こ
の復元した画像ブタをイメージバスインターフェイス回
路より出力することに画像復元回路の機能をテストする
。

７）モード判定回路テスト モード判定回路、変化点検出回路テスト−１の回路構成
を用いて、システムバスインターフェイス回路より変化
点アドレスデータをシーケンサ回路のデータメモリに入
力した後、モード判定回路に出力して符号化モードとし
、この符号化モードをデータメモリに再び入力した後シ
ステムノ（メインターフェイス回路より出力する。また
、システムバスインターフェイス回路より復号化モード
情報、変化点アドレスデータをシーケンサ回路のデータ
メモリに入力した後、モード判定回路に入力して復元し
た画像データを生成し、この画像復元データをデータメ
モリに再び入力した後システムバスインターフェイス回
路より出力する。これにより−ケンサ回路の機能をテス
トする。

８）モード判定回路、画像復元回路テストモード判定回
路、変化点検出回路テストの回路構成を用いて、システ
ムバスインターフェイス回路より変化点アドレスデータ
、復号化モト情報をシーケンサ回路のデータメモリに入
力した後、モード判定回路に入力して画像復元データを
生成して画像復元回路に出力し、画像復元回路より復元
した画像をデータメモリに再び入力した後システムバス
インターフェイス回路より出力する。これによりモード
判定回路、画像復元回路の機能をテストする。

実施例 以下、本発明の第１〜第６実施例を第１図〜第６図によ
り説明する。

第１図は本発明の第１実施例によるＣ０ＤＥＣ・ＬＳＩ
の概略構成を示すものである。その構成は、外部のマイ
クロコンビーータに接続され、このバスに対し符号デー
タを入出力できると共に制御レジスタを備えたシステム
バスインターフェイス回路１、二次元符号化時に符号化
モードとそのランレングスから符号化テーブルを検索し
符号データを出力し、一次元符号化時には色情報とラン
レングスから符号データを出力し、復号化時に符号デー
タから復号化テーブルを検索し二次元復号化時には復号
化モードとそのランレングスを出力し、一次元復号化時
には色情報とランレングスを出力するテーブル検索回路
２、演算機能を有しＣ０ＤＥＣ−ＬＳＩ全体の制御を行
うマイクロプログラム方式の回路３であってその詳細は
シーケンサのアドレスを決定するシーケンサアドレス制
御回路３ａ、命令コードが格納されているマイクロプロ
グラムＲＯＭ３　ｂ、命令コードを内部クロックの１サ
イクルの間保持する命令レジスタ３Ｃ３内部データバス
７に接続されるＲＡＭ３　ｄ、命令コードにより指定さ
れた演算を行う演算器３ｅより構成される７−ケンサ回
路３、符号化方式を検出するモード判定回路４ａ、復元
画像を生成する画像復元回路４ｂ、符号化ライン画信号
、参照ライン画信号から変化点を検出し、一次元符号化
時には符号化ライン画信号より変化点と色情報を検出す
る変化点検出回路４ｃ、外部メモリ回路に接続され、参
照ライン画信号、符号化ライン画信号、復元された画信
号を入出力するイメージバスインターフェイス回路５よ
り成る。以上のように構成された画信号符号化・復号化
大規模集積回路について、以下その動作を説明する。シ
ーケンサ回路３では、マイクロプログラムＲＯＭａｂ内
に格納された命令コードがシーケンサアドレス制御回路
３ａにより示されるアドレスによって逐次出力され、命
令レジスタ３ｃで内部クロックの１サイクルの間保持さ
れる。シーケンサアドレス制御回路３ａでは通常内部ク
ロックの１ザイクル毎にアドレスをインクリメントして
いくが、命令レジスタ３ｃより命令コードを入力し、こ
れにより無条件ジャンプや条件ジャンプを行う。この場
合のジャンプアドレスも命令コードで指定する。捷だ、
シーケンサアドレス制御回路３ａ内にアドレスのスタノ
クノモリを設けると、ザブルーチンやルーフ動作を行う
ことができる。演算器３ｅでは命令コードにより演算を
行い、結果を内部データバス７を通じＲＡＭ３ｄや各回
路へ転送する。ＲＡＭ３ｄも命令コードで制御され内部
データバス７上のデータを入出力する。命令レジスタ３
ｃからの命令コードは内部制御信号バス６を通じ各回路
に出力され、また、この内部制御信号バス６を通じ各回
路からの状態信号、応答信号をシーケンサ回路３から入
力し、全体の制御を行う。次に全体の回路の動作を説明
する。

符号化時は、まず外部のＣＰＵからシステムバスインタ
ーフェイス回路１内の制御レジスタを設定する。これに
より、シーケンサ回路３では符号化プログラムが動作し
、イメージバスインターフェイス回路５へ参照ライン画
信号、符号化ライン画信号（ＭＨ符号化方式の場合は符
号化ライン画信号のみ）を入力するよう要求する。入力
した画信号は変化点検出回路４ｃへ転送され、ここで変
化点を検出し、一次元符号化時には色情報も検出し、そ
の変化点アドレスをモード判定回路４ａ及びシーケンサ
回路３へ出力する。モード判定回路４ａでは符号化モー
ドを判定してこれをテーブル検索回路２へ出力する。シ
ーケンサ回路３では変化点アドレスの減算を演算器３ｅ
でおこなうことでそのランレングスを求め、これをテー
ブル検索回路２へ出力する。テーブル検索回路２では、
二次元符号化時には符号化モード及びランレングス情報
から、一次元符号化時には色情報とランレングス情報か
ら符号化テーブルを検索し、符号データを求め、この符
号データのビット揃えを行って、システムバスインター
フェイス回路１へ出力スル。

符号データはここより外部へ出力する。

復号化時は、同じく外部のＣＰＵからシステムバスイン
ターフェイス回路Ｉ内の制御レジスタを設定し、これに
よりシーケンサ回路３では復号化プログラムが動作する
。符号データはシステムバスインターフェイス回路１を
通し、テーブル検索回路２へ入力する。テーブル検索回
路２では、符号データより復号化テーブルを検索し、二
次元符号化時には復号化モードとそのランレングスを決
定し、一次元復号化時には色情報とランレングスを決定
する。復号化モードおよび色情報はモード判定回路４ａ
へ出力され、ランレングス情報はシーケンサ回路３へ出
力される。シーケンサ回路３では、このランレングスを
演算器３Ｃで加算し、この演算結果であるアドレス情報
をモード判定回路４ａへ転送する。また、二次元復号化
時には、イメージバスインターフェイス回路５より参照
ライン画信号を入力し、これを変化点検出回路４Ｃへ転
送して、ここで参照ラインの変化点を検出し、その変化
点アドレスをモード判定回路４ａへ出力する。モード判
定回路４ａではこれらから復元画信号の色（黒または白
）及び復元先頭アドレス、終了アドレスを画像復元回路
４ｂへ出力し、画像復元回路４ｂではこの指示に従って
順次画像を復元する。復元された画信号はイメージバス
インターフェイス回路５を通して外部へ出力する。

ここでチップテストを行う場合、当然実際にブタを入力
してＣ０ＤＥＣ−ＬＳ、Ｉが出力する符号化、復号化さ
れたデータをチエツクするという方法が実施可能である
。さらにシステムバスインターフェイス回路１を通し、
シーケンサ回路３内のＲＡＭ３　ｄにパターンデータを
入力する。この場合のシーケンサ回路３の制御としては
、イメージバスインターフェイス回路５の参照ライン画
信号、符号化ライン画信号入力の代わりに、ＲＡＭ３ｄ
に格納されたデータを変化点検出回路４ｃに入力する。

変化点検出回路４ｃでは入力された画信号の変化点を検
出し、モード判定回路４ａへ変化点アドレスデータを出
力する。モード判定回路４ａではこれにより符号化モー
ドを決定し、この符号化モードデータをシーケンサ回路
３内のＲＡＭ３ｄに格納していく。予めＲＡＭ３　ｄに
入力したパターンデータについての変化点検出から符号
化モード判定に到る動作が終了したら、ＲＡＭ３ｄに格
納されている符号化モード情報データをシステムバスイ
ンターフェイス回路１を通じ外部へ出力する。これによ
りモード判定回路４ａ、変化点検出回路４ｃの機能テス
トをシステムバスインターフェイス回路１から行える。

第２図は本発明の第２実施例によるＣ０ＤＥＣ・ＬＳＩ
の概略構成を示し、第１図と同一符号は同一内容を表示
する。

第１図と第２図との相違は、システムバスインターフェ
イス回路１、イメージバスインターフェイス回路５より
データを入力でき変化点検出回路へこのデータを出力す
る先入れ先出しメモリを設けた点であり、符号化時、復
号化時の動作はイメージバスインターフェイス回路５よ
り、データを変化点検出回路４Ｃへ転送するだけであり
、第１図の場合と変わりないので回路全体の動作説明は
省略する。

チップテストを行う場合、当然実際にデータを入力して
Ｃ０ＤＥＣ−ＬＳＩが出力する符号化、復号化されたデ
ータをチエツクするという方法が実施できる。さらに、
システムバスインターフェイス回路１を通し、ＦＩＦＯ
メモリ４ｄにノ（タンデータを入力する。この場合のシ
ーケンサ回路３の制御としては、イメージバスインター
フェイス回路５の参照ライン画信号、符号化ライン画信
号入力を中止して、ＦＩＦＯメモリ４ｄヘイメージノく
スインターフェイス回路５より画信号を入力しないよう
にする。ＦＩＦＯメモ’Ｊ　４　ｄに格納されたバタン
データは順次変化点検出回路４Ｃに入力され、ここでこ
のバタンデータの変化点を検出され、モード判定回路４
ａへ変化点アドレスが出力される。モード判定回路４ａ
ではこれから符号化モードを決定し、このデータをシー
ケンサ回路３内のＲＡＭ３　ｄに格納しておく。予めＦ
ＩＦＯメモリ４ｄに入力したバタンデータの符号化モー
ド判定が終了したら、ＲＡＭ３ｄに格納されている符号
化モード情報データをシステムバスインターフェイス回
路１を通し外部へ出力する。

ＦＩＦＯメモ’Ｊ　４．　ｄの容量が少ない場合には、
以上の動作を幾度か繰り返すことも可能である。

また、パターンデータをＦＩＦＯメモリ４ｄに入力する
場合、−旦ＲＡＭ３ｄにパターンデータを格納した後に
ＦＩＦＯメモリ４ｄに転送することも可能である。これ
によりモード判定回路４ａｓ変化点検出回路４ｃの機能
テストを行うことができる。

第３図は本発明の第３実施例によるＣ０ＤＥＣ・ＬＳＩ
の概略構成図を示し、第１図と同一符号は同一内容を表
示する。第１図と第３図の相違は内部データバス７より
画像復元回路４ｂへデータを入出力できるようにした点
である。

符号化時、復号化時の動作は第１図と同じであり、テス
ト方法が異々るのでテスト方法につき説明する。ここで
チップテストを行う場合、当然実際にデータを入力して
ＬＳＩが出力する符号化、復号化されたデータをチエツ
クするという方法が実施可能である。さらに、システム
バスインターフェイス回路１を通し、シーケンサ回路３
内のＲＡＭ３ｄに画像復元データ情報を格納する。この
場合シーケンサ回路３の制御により、モード判定回路４
ａからの画像復元データ情報の代わりにＲＡＭ３ｄに格
納されている画像復元データ情報、つまり復元画像の先
頭アドレス、終了アドレス及び色情報を画像復元回路４
ｂに入力する。画像復元口路４ｂではこの指示に従って
画像を復元し、この復元した画像データをシーケンサ回
路３内のＲＡＭ３ｄに格納していく。予めＲＡＭ３　ｄ
に入力した画像復元データ情報についての画像復元が終
了したら、ＲＡＭ３　ｄに格納されている復元画像デー
タをシステムバスインターフェイス回路１を通じ外部へ
出力する。これにより画像復元回路４ｂの機能をテスト
することができる。

第４図は本発明の第４実施例によるＣ０ＤＥＣ・ＬＳＩ
の概略構成を示し、第１図と同一符号は同一内容を表示
する。

第１図と第４図との相違は、内部データバス７より画像
復元回路４ｂにデータを入力できるようにした点である
。

符号化時、復号化時の動作は第１図の場合と同じである
が、画像復元回路４ｂのテスト方法が異なるのでこのテ
スト方法について説明する。

ここでチップテストを行う場合、当然実際にデータを入
力してＬＳＩが出力する符号化、復号化されたデータを
チエツクするという方法が実施可能である。さらに、シ
ステムバスインターフェイス回路１を通し、シーケンサ
回路３内のＲＡＭ３ｄに画像復元データ情報を格納する
。この場合シーケンサ回路３の制御により、モード判定
回路４ａからの画像復元データ情報の代わりにＲＡＭ３
ｄに格納されている画像復元データ情報つまり復元画像
の先頭アドレス、終了アドレス及び色情報を画像復元回
路４ｂに入力する。画像復元回路４ｂではこの指示に従
って画像を復元し、この復元した画像データをイメージ
バスインターフェイス回路１を通じ外部へ出力する。こ
れにより画像復元回路４ｂの機能をテストすることがで
きる。

第５図は本発明の第５実施例によるＣ０ＤＥＣ・ＬＳＩ
の概略構成を示し、第１図と同一符号は同一内容を表示
する。

第１図との相違は内部データバス７よりモード判定回路
４ｂへデータを入出力できるようにしたことと、二次元
符号化、復号化時のモード判定回路４ａの詳細構成の一
例を示した点である。

二次元符号化、復号化時のモード判定回路４ａは、参照
ライン画信号変化点アドレスと符号化ライン画信号変化
点アドレスとの演算を行う演算器４ａｌと、この演算結
果から符号化モードを判定し出力するモード出力回路４
ａ２と、復号化モトと参照ライン画信号変化点アドレス
から復元画像のアドレスを求める演算器４ａ３と、復元
画像のアドレスとして演算器４ａ３の出力か、シーケン
サ回路３からの出力か選択するマルチプレクサ４ａ４と
、シーケンサ回路３からの指示に従いモード判定回路４
ａを制御するモード判定制御回路４ａ５、とからなる。

次に動作を説明する。

符号化時の動作は、まず外部のＣＰＵからシステムバス
インターフェイス回路１内の制御レジスタを設定する。

これにより、シーケンサ回路３では符号化プログラムが
動作し、イメージバスインターフェイス回路５へ参照ラ
イン画信号、符号化ライン画信号（ＭＨ符号化方式の場
合は符号化ライン画信号のみ）を入力するよう要求する
。入力した両信号は変化点検出回路４ｃへ転送され、次
元符号化時にはここで変化点を検出し、その変化点アド
レスをモード判定回路４ａ及びシーケンサ回路３へ出力
する。一次元符号化時には変化点と色情報を検出し、変
化点アドレスをシーケンサ回路３へ、色情報をテーブル
検索回路２へ出力する。モード判定回路４ａでは演算器
４ａｌに参照ライン画信号及び符号化ライン画信号の変
化点アドレスを入力し、これを比較して二次元符号化の
モード（バスモード、垂直モード、水平モート）をモー
ド出力回路４ａ２よりテーブル検索回路２へ出力する。

シーケンサ回路３では符号化ライン画信号の変化点アト
ｌ／スの減算を演算器３ｅで行うことでそのランレング
スを求め、これをチーフル検索回路２へ出力する。テー
ブル検索回路２では、符号化モード又は色情報及びラン
レングス情報から符号化テーブルを検索し、符号化デー
タを求めこの符号化データのビット揃えを行って、シス
テムバスインターフェイス回路１へ出力スル。

符号データはここより外部へ出力する。

復号化時の動作は、同様に外部のＣｐ　Ｕからシステム
バスインターフェイス回路１内の制御レジスタを設定し
、これによりシーケンサ回路３では復号化プログラムが
動作する。相号データはシステムバスインターフェイス
回路１を通し、チーフル検索回路２へ入力する。テーブ
ル検索回路２では、符号データより復号テーブルを検索
し、二次元復号化時には復号化モードとランレングスを
決定し、一次元復号化時には色情報とランレングスを決
定する。復号化モード又は色情報はモード判定回路４ａ
へ出力され、ランレングス情報はシケンサ回路３へ出力
される。シーケンサ回路３では、このランレングスを演
算器３ｅで加算し、この演算結果であるアドレス情報を
モード判定回路４ａへ転送する。また、二次元復号化モ
ードの場合は、イメージバスインターフェイス回路５よ
り参照ライン画信号を入力し、これを変化点検出回路４
Ｃへ転送して、ここで参照ライン画信号の変化点を検出
し、その変化点アドレスをモード判定回路４ａ内の演算
器４ａ３へ出力する。演算器４ａ３では復号化モードと
参照ライン画信号の変化点アドレスから復元画像のアド
レスを生成する。

マルチプレクサ−４ａ４では一次元復号化モードの場合
はシーケンサ回路３より出力する復元画像アドレスを、
二次元復号化モードの場合は演算器４ａ３から出力する
復元画像のアドレスを選択し、画像復元回路４ｂへ出力
する。画像復元回路４ｂでは、この指示に従って順次画
像を復元していく。

復元された画信号は、イメージバスインターフェイス回
路５を通して外部へ出力する。

ここでチップテストを行う場合、当然実際にブタを入力
してＣ０ＤＥＣ−ＬＳ　Ｉが出力する符号化、復号化さ
れたデータをチエツクするという方法が実施可能である
。さらに、システムバスインターフェイス回路１を通し
、シーケンサ回路３内のＲＡＭ３　ｄに変化点情報デー
タを入力する。この場合シーケンサ回路３の制御により
、変化点検出回路４ｃからの出力の代わりにＲＡＭ３ｄ
に格納したデータをモード判定回路４ａに入力する。モ
ード判定回路４ａではこれより符号化モードを決定し、
これをシーケンサ回路３内のＲＡＭ３　ｄに格納してい
く。予めＲＡＭ３ｄに入力した変化点アドレスデータに
ついて符号化モード判定が終了したら、ＲＡＭ３ｄに格
納されている符号化モードデーｖをシステムバスインタ
ーフェイス回路１を通し外部へ出力する。また、システ
ムバスインターフェイス回路１を通し、シーケンサ回路
内のＲＡＭ３ｄに復号化モード情報及び変化点アドレス
データを入力する。この場合シーケンサ回路３の制御に
より、テーブル検索回路２からの復号化モード出力の代
わりに、ＲＡＭ３ｄに格納した復号化モード情報をモー
ド判定回路４ａに入力し、変化点検出回路４ｃから出力
する参照ライン画信号変化点アドレスの代わりにＲＡＭ
３ｄに格納した変化点アドレスをモード判定部４ａに入
力する。モード判定回路４ａではこれにより復元画像の
アドレスを生成し、これをシーケンサ回路３内のＲＡＭ
３ｄに格納していく。以後、同様にこのデータを外部へ
出力する。これによりモード判定回路４ａの機能をテス
トすることができる。

第６図は本発明の第６実施例によるＣ０ＤＥＣ３８・＼
−・ ・ＬＳＩの概略構成を示し、第１図、第５図と同符号は
同一内容を表示する。第５図と相違するのは画像復元回
路４ｂより内部データバス７ヘデータを出力できるよう
にした点である。符号化、復号化時の動作は第５図と変
わらないのでこの説明は省略する。

チップテストを行う場合、当然実際にデータを入力して
Ｃ０ＤＥＣ−ＬＳＩが出力する符号化、復号化されたデ
ータをチエツクするという方法が実施可能である。さら
に、システムバスインターフェイス回路１を通し、シー
ケンサ回路３内のＲＡＭ３ｄに変化点アドレスデータと
復号化モード情報を入力する。この場合シーケンサ回路
３の制御により、変化点回路６からの参照ライン画信号
変化点アドレス出力の代わシにＲＡＭ３ｄに格納した変
化点アドレスデータをモード判定回路４ａに入力し、テ
ーブル検索回路２からの復号化モード出力の代わシにＲ
ＡＭ３ｄに格納した復号化モード情報をモード判定回路
４ａに入力する。モード判定回路４ａではこれにより復
元画像のアドレスを発生し画像復元回路４ｂへ出力する
。画像復元回路４ｂではこの情報から復元画像を生成し
、これをシーケンサ回路３内のＲＡＭ３ｄに格納してい
く。

一定の動作が終了したら、ＲＡＭ３ｄに格納されている
復元画像データをシステムバスインターフェイス回路１
を通し外部へ出力する。これによりモード判定回路４ａ
ｓ画像復元回路４ｂの機能テストが行える。

発明の効果 本発明によれば、システムバスインターフェイス回路、
イメージバスインターフェイス回路、テーブル検索回路
、モード判定回路、画像復元回路、変化点検出回路、シ
ーケンサ回路よりなる画信号符号化・復号化大規模集積
回路において、チノフ全体のテストのみならずモード判
定回路、画像復元回路、変化点検出回路の単独又は複合
機能テストが行え、それらの単独又は複合機能の良否の
判定が容易にできるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は本発明の第２実施例を示すブロック図、第３図は本発
明の第３実施例を示すブロック図、第４図は本発明の第
４実施例を示すブロック図、第５図は本発明の第５実施
例を示すブロック図、第６図は本発明の第６実施例を示
すブロック図、第７図（ａ）はターミネーティング符号
を示し、第７図（ｂ）はメークアップ符号を示す図、第
８図はＭＲ，ＭＭＲ符号化方式における変化点の位置関
係を示す図、第９図は二次元符号を表す図である。 １°°゛システムバスインタ一フエイス回路、２テ一ブ
ル検索回路、３　・シーケンサ回路、３ａシ一ケンサア
ドレス制御回路、３ｂ・・・マイクロプログラムＲＯＭ
、３ｃ・・命令レジスタ、３ｄ・・ＲＡ　Ｍ％　　３　
ｅ・演算器、４ａ・・モード判定回路、４、ａｌ、４ａ
３・・・演算器、４ａ２・・・モード出力回路、４ａ４
・・・Ｍ　Ｐ　Ｘ　、　　４　ａ　５・・・モード判定
制御回路、４ｂ・・画像復元回路、４Ｃ・・・変化点検
出回路、４ｄ・・・ＦＩＦＯメモリ、５・・イメージバ
スインターフェイス回路、６・・内部制御信号バス、７
・・・内部データバス。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名」 塚 −ｑ 談

Claims (1)

1. 【特許請求の範囲】 １、符号データを入出力するシステムバスインターフェ
   イス回路と、符号化ライン画信号と二次元符号化時の参
   照ライン画信号、復元された画信号を入出力するイメー
   ジバスインターフェイス回路と、二次元符号化時に符号
   化ラインの変化点アドレスと参照ラインの変化点アドレ
   スとを入力して符号化モードを判定して出力し、二次元
   復号化時には復号化モードと復号ランレングスのアドレ
   ス情報を入力し、参照ラインの変化点アドレスを入力し
   て、一次元復号化時には色情報と復号ランレングスのア
   ドレス情報を入力し、画像復元データを出力するモード
   判定回路と、該画像復元データを入力して画像を復元す
   る画像復元回路と、二次元符号化時符号化ライン画信号
   と参照ライン画信号を入力し前記符号化ラインの変化点
   アドレスと前記参照ラインの変化点アドレスを前記モー
   ド判定回路に出力すると共に、該符号化ラインの変化点
   アドレスを出力し、一次元符号化時には符号化ライン画
   信号を入力して色情報と変化点アドレスを出力し、二次
   元復号化時には参照ライン画信号を入力して前記モード
   判定回路に前記参照ラインの変化点アドレスを出力する
   変化点検出回路と、二次元符号化時に前記符号化モード
   と符号化ラインの符号ランレングスとを入力し、一次元
   符号化時には前記色情報と符号化ラインの符号ランレン
   グスを入力してそれぞれ符号データを前記システムバス
   インターフェイス回路に出力し、前記システムバスイン
   ターフェイス回路より符号データを入力し、二次元復号
   化時には前記モード判定回路に前記復号化モードを出力
   すると共に復号ランレングスを出力し、一次元復号化時
   には色情報と復号ランレングスを出力するテーブル検索
   回路と、データメモリと演算器を有し一次元および二次
   元符号化時に前記符号化ライン信号の変化点アドレスを
   入力し前記符号化ラインの符号ランレングスを演算して
   前記テーブル検索回路に出力し、一次元および二次元復
   号時前記復号ランレングスを入力し前記復号ランレング
   スの前記アドレス情報を演算して前記モード判定回路に
   出力すると共に前記各回路を制御するシーケンサ回路と
   、からなり該シーケンサ回路の制御により、前記システ
   ムバスインターフェイス回路よりパターンデータを前記
   データメモリを介して前記変化点検出回路に入力して変
   化点アドレスデータを前記モード判定回路に出力し、該
   モード判定回路より符号化モードデータを前記データメ
   モリを介して前記システムバスインターフェイス回路に
   出力することを特徴とする画信号符号化・復号化大規模
   集積回路。 ２、前記システムバスインターフェイス回路、前記イメ
   ージバスインターフェイス回路よりデータを入力でき前
   記変化点検出回路へ該データを出力する先入れ先出しメ
   モリを設け、前記シーケンサ回路の制御により、前記シ
   ステムバスインターフェイス回路よりパターンデータを
   前記先入れ先出しメモリを介して前記変化点検出回路へ
   入力して変化点アドレス情報を前記モード判定回路に出
   力し、該モード判定回路より符号化モード情報を前記デ
   ータメモリを介して前記システムバスインターフェイス
   回路より出力することを特徴とする請求項１記載の画信
   号化・復号化大規模集積回路。 ３、前記シーケンサ回路の制御により、前記システムバ
   スインターフェイス回路より画像復元データ情報を前記
   データメモリを介して前記画像復元回路へ入力して復元
   した画像データを前記データメモリを介して前記システ
   ムバスインターフェイス回路より出力することを特徴と
   する請求項１記載の画信号符号化・復号化大規模集積回
   路。 ４、前記シーケンサ回路の制御により、前記システムバ
   スインターフェイス回路より画像復元データ情報を前記
   データメモリを介して前記画像復元回路へ入力して復元
   した画像データを前記イメージバスインターフェイス回
   路より出力することを特徴とする請求項１記載の画信号
   符号化・復号化大規模集積回路。 ５、前記シーケンサ回路の制御により、前記システムバ
   スインターフェイス回路より変化点アドレスデータを前
   記データメモリを介して前記モード判定回路に入力して
   符号化モードを前記データメモリを介して前記システム
   バスインターフェイス回路より出力し、また、前記シス
   テムバスインターフェイス回路より復号化モード情報と
   変化点アドレスデータを前記データメモリを介して前記
   モード判定回路に入力して復元した画像データを前記デ
   ータメモリを介して前記システムバスインターフェイス
   回路より出力することを特徴とする請求項１記載の画信
   号符号化・復号化大規模集積回路。 ６、前記シーケンサ回路の制御により、前記システムバ
   スインターフェイス回路より変化点アドレスデータ、復
   号化モード情報を前記データメモリを介して前記モード
   判定回路に入力して画像復元データを前記画像復元回路
   へ出力し、該画像復元回路より復元した画像を前記デー
   タメモリを介いして前記システムバスインターフェイス
   回路より出力することを特徴とする請求項１記載の画信
   号符号化・復号化大規模集積回路。