JPH0887251A - 液晶駆動回路及び液晶表示装置 - Google Patents

液晶駆動回路及び液晶表示装置

Info

Publication number
JPH0887251A
JPH0887251A JP7120017A JP12001795A JPH0887251A JP H0887251 A JPH0887251 A JP H0887251A JP 7120017 A JP7120017 A JP 7120017A JP 12001795 A JP12001795 A JP 12001795A JP H0887251 A JPH0887251 A JP H0887251A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7120017A
Other languages
English (en)
Other versions
JP3774248B2 (ja
Inventor
Hiroyuki Nitta
博幸 新田
宏之 ▲真▼野
Hiroyuki Mano
Tsutomu Furuhashi
勉 古橋
Sumihisa Oishi
純久 大石
Satoru Tsunekawa
悟 恒川
Toshio Futami
利男 二見
Isao Takita
功 滝田
Makiko Ikeda
牧子 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12001795A priority Critical patent/JP3774248B2/ja
Publication of JPH0887251A publication Critical patent/JPH0887251A/ja
Application granted granted Critical
Publication of JP3774248B2 publication Critical patent/JP3774248B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 液晶表示装置において、液晶ドライバを液晶
パネルの片側に配置し実装面積を縮小しかつ列毎反転駆
動を行うことにより高画質表示を可能とすることを目的
とし、また、液晶駆動の基準電圧の交流化回路を液晶ド
ライバに内蔵することで電源回路の回路規模を縮小する
を目的とする。 【構成】 入力される基準電圧と交流化信号から交流化
駆動する２通りの交流化基準電圧を生成する電圧生成手
段と表示データ、前記２通りの交流化基準電圧と交流化
信号から液晶パネルに対して、各出力毎に交流化駆動の
異なる液晶印加電圧に変換して出力する手段を持つ構成
としたので、同一液晶ドライバ内の出力は互いに交流化
のタイミングが異なる液晶駆動電圧とすることができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶駆動回路および液
晶表示装置に関し、さらに詳しくは液晶ドライバにより
液晶パネルを駆動させて、表示デ−タを高画質でディス
プレイさせる装置に関するものである。
【０００２】
【従来の技術】従来の液晶表示装置を、具体的な例をい
くつか挙げて説明する。なお、以下における従来例の説
明において使用する符号は、各例ごとに独立したもので
ある。従って、ある従来例の説明において使用した符号
と同一の符号を、他の従来例の説明において全く異なる
部分に付して使用する場合もある。
【０００３】先ず第１の従来例を、図６０、図６１、図
６２、図６３、図６４、図６５を用いて説明する。
【０００４】図６０は従来の液晶ドライバの構成図、図
６１は液晶の電圧、輝度特性を示す図である。図６２は
液晶パネルの両側に液晶ドライバを配置した場合の液晶
表示装置の構成図、図６３は液晶基準電圧と交流化信号
とのタイミング図である。図６４は液晶パネルの片側に
液晶ドライバを配置した場合の液晶表示装置の構成図、
図６５は液晶基準電圧と交流化信号とのタイミング図で
ある。
【０００５】図６０において、２０１は液晶ドライバ、
２０２はシステムから転送される表示データ、２０３は
液晶ドライバを制御する制御信号群、２０４はタイミン
グ制御回路、２０５は表示データ２０２のラッチタイミ
ングを制御する制御信号、２０６は表示データ、２０７
は表示を行うタイミング信号、２０８はラッチアドレス
制御回路、２０９はラッチアドレス制御回路２０８で生
成したラッチ信号群、２１０は表示データ２０６を順次
ラッチするラッチ回路、２１１はラッチ回路２１０ラッ
チした表示データ、２１２は表示データ２１１をタイミ
ング信号２０７で同時にラッチするラッチ回路、２１３
はラッチ回路２１２にラッチした表示データ、２１４は
ロジック電圧レベルを液晶駆動電圧レベルに変換するレ
ベルシフタ、２１５はレベルシフタ２１４で電圧レベル
を変換した表示データ、２１６は液晶駆動電圧の基準電
圧、２１７は基準電圧２１６を基に液晶駆動電圧を生成
する液晶駆動回路、２１８は液晶パネルを駆動する液晶
駆動信号群である。
【０００６】図６２において、４０１は液晶駆動の基準
電圧を生成する電源回路、４０２は交流化のタイミング
を示す交流化信号、４０３、４０４はそれぞれ交流化さ
れ、互いにタイミングが異なる基準電圧、４０５は液晶
パネル４１１のゲート線を駆動する走査ドライバ、４０
６は走査ドライバ４０５で駆動する液晶パネル４１１の
ゲート線、４０７は液晶パネル４１１の上側に配置した
データ線を駆動する液晶ドライバ、４０８は液晶ドライ
バ４０７が駆動するデータ線、４０９は液晶パネル４１
１の下側に配置したデータ線を駆動する液晶ドライバ、
４１０は液晶ドライバ４０９が駆動するデータ線、４１
１は液晶パネルである。
【０００７】図６４において、６０１は液晶駆動の基準
電圧を生成する電源回路、６０２は交流化のタイミング
を示す交流化信号、６０３は交流化された基準電圧、６
０４は液晶パネル６０８のゲート線を駆動する走査ドラ
イバ、６０５は走査ドライバ６０４で駆動する液晶パネ
ル６０８のゲート線、６０６は液晶パネル６０８の上側
に配置したデータ線を駆動する液晶ドライバ、６０７は
液晶ドライバ６０６が駆動するデータ線、６０８は液晶
パネルである。
【０００８】次に、液晶ドライバの駆動動作について図
６０、図６１を用いて説明する。図６０において、シス
テムからの４画素、階調３ビット合計１２ビットの表示
データ２０２は順次転送され、４画素毎、４０回合計１
６０画素分の表示データがラッチアドレス制御回路２０
８で生成されるラッチ信号２０９でラッチ回路２１０に
ラッチされる。ラッチされた表示データ２１１は走査ド
ライバのゲート選択信号に同期したタイミング信号２０
７で１６０画素分同時にラッチ回路２１２にラッチされ
る。表示データ２１３はレベルシフタ２１４で電圧レベ
ルが変換され、液晶駆動レベルに電圧変換された表示デ
ータ２１５に変換される。液晶駆動回路２１７では、基
準電圧２１６のV７からV０の８レベルの内、表示データ
２１５に対応した電圧レベルが選択され液晶駆動信号２
１８として出力される。このようにすることで、液晶パ
ネルを駆動することができる。
【０００９】次に、図６１を用いて液晶駆動電圧と表示
輝度の説明をする。液晶は、共通電極に対して印加され
る電圧により表示輝度が異なり、V７からV０の８レベル
の電圧を印加することで８階調表示を実現している。さ
らに、共通電極に対して正極性、負極性の同じ電圧が印
加された場合は輝度が同じになり、液晶パネルの焼け付
きを防止するため周期的に印加電圧を正極性、負極性と
する交流駆動を行う必要がある。
【００１０】次に、液晶駆動装置の動作について、図６
２、図６３、図６４、図６５を用いて説明する。図６２
は液晶ドライバを液晶パネルの上下に配置した場合の構
成図であり、図６３は交流化した基準電圧のタイミング
を示した図である。電源回路４０１では交流化信号４０
２に同期して交流化した上側ドライバ用基準電圧４０３
と下側ドライバ用基準電圧４０４が生成される。上側液
晶ドライバ用基準電圧４０３と下側液晶ドライバ用基準
電圧４０４は、互いに正極性、負極性のタイミングが逆
となっている。走査ドライバ４０５は１ラインずつ順次
ゲート線４０６を選択し、選択されたラインを上側液晶
ドライバと下側液晶ドライバが１列毎に駆動する。従っ
て、走査ドライバ４０５で順次駆動する同一のゲート線
上の液晶セルを１列毎に正極性、負極性交互に駆動する
ことができる。
【００１１】また、図６４は液晶ドライバを液晶パネル
の上側のみに配置した場合の構成図であり、図６５は交
流化した基準電圧のタイミングを示した図である。電源
回路６０１では交流化信号６０２に同期して交流化した
基準電圧６０３を生成する。走査ドライバ６０４は１ラ
インずつ順次ゲート線６０５を選択し、選択されたライ
ンを上側液晶ドライバが駆動する。従って、走査ドライ
バ６０４で順次駆動する同一のゲート線上の液晶セルは
１ライン全て同一に正極性または負極性の駆動となる。
【００１２】液晶パネルの列毎反転駆動（液晶セルを列
毎に正極性、負極性交互に駆動）は、液晶セルの印加電
圧が交互に反転するため、液晶駆動時の電流が小さくな
り、列毎反転駆動を行わない場合に比べ表示品質が良く
なるという利点をもっている。そこで従来の液晶ドライ
バは、液晶ドライバを液晶パネルの上下に配置してい
た。一方、液晶表示装置は高画質表示だけでなく、小型
軽量化の要求が強い。液晶ドライバを片側に配置するこ
とは、この小型軽量化を容易にする。しかし液晶ドライ
バを液晶パネルの片側に配置した場合、液晶ドライバは
基準電圧２１６に基づき液晶駆動電圧を生成しているの
で、同一液晶ドライバ内の各出力は交流化のタイミング
が同じとなる。従って、列毎反転駆動を行うことができ
ず、液晶パネルの列毎反転駆動を行う場合に比較して表
示品質が劣化する問題があった。
【００１３】別の従来例を、図６７、図６８、図６９、
図７０、図７１を用いて説明する。
【００１４】この例では、（株）日立製作所のデータド
ライバ（高耐圧データドライバＨＤ６６３１０Ｔ）を用
いるものとする。なお、該データドライバの詳細につい
ては、日立ＬＣＤコントローラ／ドライバＬＳＩデータ
ブック（株式会社日立製作所半導体事業本部１９９９４
年３月発行の９３３頁から９４７頁）に記載されてい
る。
【００１５】図６７はデータドライバＨＤ６６３１０Ｔ
を液晶パネルの両側に配置した場合の液晶表示装置の構
成図、図６８は走査回路の詳細を示したブロック図、図
６９は液晶ドライバＬＳＩのプロセス耐圧を示す図、図
７０は液晶の電圧、輝度特性を示す図、図７１は液晶基
準電圧と交流化信号とのタイミング図である。
【００１６】図６７において、符号２０１を付したの
は、液晶表示コントローラである。同様に、符号２０２
はシステムからの表示データ，表示同期信号、２０３は
液晶パネルの上側に配置した上側データドライバ２１２
への表示データ，表示同期信号、２０４は液晶パネルの
下側に配置したデータドライバ２１３への表示データ，
表示同期信号、２０５は走査回路の表示同期信号、２０
６は走査回路、２０７は走査回路２０６で順次選択され
るゲート駆動信号を指している。
【００１７】また、符号２０８は交流同期信号、２０９
は電源回路、２１０は上側データドライバ２１２への液
晶駆動電圧の基準電圧、２１１は下側データドライバ２
１３への液晶駆動電圧の基準電圧、２１２は上側データ
ドライバ、２１３は下側データドライバ、２１４は上側
データドライバ２１２の液晶駆動電圧、２１５は下側ド
ライバ２１３の出力する液晶駆動電圧、２１６は６４０
×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネルを指し
ている。
【００１８】上側データドライバ２１２は、出力を１６
０本備えたデータドライバ２１７を６個備えている。以
下、各データドライバ２１７をその配置順に、２１７−
１，２１７−２，・・・，２１７−６と呼ぶ。また、図
面上明らかではないが、下側データドライバ２１３も、
同様に、１６０出力のデータドライバ２１７を６個備え
ている。つまり、この例ではデータドライバを合計１２
個（上側データドライバ２１２が６個、下側データドラ
イバ２１３が６個）備えている。なお、以下の説明にお
いては、下側データドライバ２１３を構成する６個のデ
ータドライバを、それぞれ、２１７−１’，２１７−
２’，・・・，２１７−６’と呼ぶ。
【００１９】データドライバ２１７内において符号２１
８を付したのはタイミング制御回路である。同様に、符
号２１９はタイミング信号群、２２０は表示データ、２
２１は表示のタイミングを示す表示タイミング信号、２
２２はラッチアドレス制御回路、２２３はラッチアドレ
ス制御回路２２２で生成したラッチ信号群、２２４は表
示データ２２０を順次ラッチするラッチ回路、２２５は
ラッチ回路２２４でラッチした表示データ、２２６は表
示データ２２５を表示タイミング信号２２１で同時にラ
ッチするラッチ回路、２２７はラッチ回路２２６にラッ
チした表示データ、２２８はロジック電圧レベルを液晶
駆動電圧レベルに変換するレベルシフタ、２２９はレベ
ルシフタ２２８で電圧レベルを変換した表示データ、２
３０は基準電圧２１０を基に液晶駆動電圧を生成する液
晶駆動回路、２３１は液晶パネルを駆動する液晶駆動信
号群を指している。
【００２０】図６８において、符号３０１は走査信号の
オンレベル／オフレベルの電源電圧、３０２はシフトレ
ジスタ、３０３はシフトレジスタ３０２のシフト出力信
号、３０４はレベルシフト回路、３０５はシフト出力信
号３０３をレベルシフト回路３０４で電圧レベル変換し
たシフト出力信号、３０６はシフト出力信号３０５に基
づいて生成するゲート駆動回路を指している。
【００２１】次に、８階調表示を行う液晶パネル駆動動
作について図６７、図６８を用いて説明する。
【００２２】図６７において、システムからの表示デー
タ，表示同期信号２０２は、液晶表示コントローラ２０
１で、１２ビット（＝４画素×階調３ビット）からなる
表示データ，同期信号２０３，２０４に変換される。そ
して、表示データ，同期信号２０３は上側ドライバ２１
２へ、一方、表示データ，同期信号２０４は下側ドライ
バ２１３へ順次転送される。
【００２３】ラッチ回路２２４は、ラッチアドレス制御
回路２２２で生成されるラッチ信号２２３で、表示デー
タ２２０を、４画素分づつラッチする。この例では、各
ラッチ回路２２４が該ラッチ動作を４０回繰り返すこと
で、１つのラッチ回路２２４（つまり、１つのデータド
ライバ２１７）当たり、１６０画素分のデータをラッチ
している。１２個のデータドライバ２１７のラッチ回路
２２４がそれぞれ１６０画素分づつのデータを順次ラッ
チすることで、１ライン分の表示データをラッチでき
る。各ラッチ回路２２４は、ラッチした表示データを表
示データ２２５として出力する。
【００２４】各ラッチ回路２２６は、走査回路２０６の
ゲート選択信号に同期した表示同期信号２２１で、該表
示データ２２５を同時にラッチする。つまり、６４０画
素分の表示データが同時にラッチされる。ラッチ回路２
２６は、このラッチした表示データを、表示データ２２
７としてレベルシフト回路２２８へ出力する。
【００２５】レベルシフト回路２２８は、液晶駆動レベ
ルに合わせるように表示データ２２７の電圧レベルを変
換し、表示データ２２９として出力する。
【００２６】液晶駆動回路２３０は、上側ドライバ用基
準電圧２１０（あるいは、下側ドライバ用基準電圧２１
１）に含まれている８種類の電圧レベルのうち、表示デ
ータ２２９に対応した電圧レベルを選択し、液晶駆動信
号２３１として出力する。なお、上側ドライバ用基準電
圧２１０、下側ドライバ用基準電圧２１１は、電源回路
２０９が交流同期信号２０８に基づいて生成するもので
あり、交流化された８種類のレベルの電圧（Ｖ７，Ｖ
６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０）からなる。
上側ドライバ用の基準信号２１０と、下側ドライバ用の
基準信号２１１とでは、交流タイミングが異なってい
る。
【００２７】一方、走査回路２０６のシフトレジスタ３
０２（図６８参照）は、表示同期信号２０５中の水平同
期信号に同期して動作し、シフト出力信号３０３を出力
する。レベルシフト回路３０４は、このシフト出力信号
３０３の電圧レベルを液晶駆動レベルに電圧変換して、
シフト出力信号３０５として出力する。
【００２８】ゲート駆動回路３０６は、シフト出力信号
３０５に同期して１ライン毎に順次ゲート駆動信号２０
７を生成し出力する。このゲート駆動信号２０７が、液
晶パネル２１３のゲート線を、１ラインつづ順次選択状
態としてゆく。
【００２９】以上述べたとおり液晶パネルを８種類のレ
ベルの電圧で駆動することで、表示データに対応した８
階調表示を実現できる。
【００３０】次に、図６９を用いて液晶駆動電圧と表示
輝度との関係を説明をする。
【００３１】液晶は、共通電極に対して印加される電圧
の大きさにより表示輝度が異なる。そのため、この共通
電極に印加する電圧を変えることで、階調表示が可能で
ある。例えば、図６７，図６８を用いて説明した例で
は、８種類のレベルの電圧（Ｖ７〜Ｖ０）の内のいずれ
かを表示データにあわせて選択し印加することで、８階
調表示を実現している。その一方で、印加される電圧の
大きさが同じでありさえすれば、その電圧の正負に関わ
らず、液晶はその輝度が同じになる。つまり、共通電極
に対して正極性、負極性の同じ電圧が印加された場合
は、輝度が同じとなる。そのため、液晶パネルでは、周
期的に印加電圧の極性（正極性／負極性）を変更する交
流駆動を行うことで、液晶パネルの表示劣化につながる
焼け付きを防止している。この交流駆動を行うために、
現在の液晶パネルでは、液晶駆動電圧が１０Ｖ以上とな
っている。
【００３２】次に、この例で使用されているパネル液晶
ドライバＬＳＩのプロセスについて説明する。
【００３３】液晶ドライバは、通常、図７０に示すよう
に、デジタルロジック動作を行う低耐圧回路と、液晶駆
動電圧で動作する高耐圧回路と、で構成されている。例
えば、図６５における破線２３２で囲んだ回路および図
６８における破線３０７で囲んだ回路が、高耐圧回路で
ある。そのため、両者（高耐圧回路，低耐圧回路）を連
携して動作させるためには、低耐圧回路からの信号を高
耐圧回路の電圧レベルに変換するためのレベルシフト回
路が必要である。
【００３４】次に、液晶駆動電圧の交流化のタイミング
について図６７、図７１を用いて説明する。
【００３５】基準信号２１０，２１１は、交流同期信号
２０８に同期して電源回路２０９で生成されるものであ
る。但し、上側ドライバ用の基準信号２１０と下側ドラ
イバ用の基準信号２１１とでは、互いに異なるタイミン
グで交流化されている（図７１参照）。従って、上側デ
ータドライバ２１２が正極性の液晶駆動電圧２１４を出
力している間は、下側データドライバ２１３は負極性の
液晶駆動電圧２１５を出力している。逆に、上側データ
ドライバ２１２が負極性の液晶駆動電圧２１４を出力し
ている間は、下側データドライバ２１３は正極性の液晶
駆動電圧２１５を出力している。また、走査回路２０６
は１ラインずつ順次ゲート線を選択している。そして、
選択されたライン上の画素の内、奇数番目の画素は上側
データドライバ２１２によって、一方、偶数番目の画素
は下側データドライバ２１３によって駆動されている。
これにより、同一のゲート線上の液晶セルは、１列置き
に、異なった極性（正極性／負極性）の電圧で駆動され
ることになる。
【００３６】さらに別の従来例を図７２を用いて説明す
る。
【００３７】この例では、図６７〜図７１を用いて説明
した従来例と同じ高耐圧データドライバを液晶パネルの
上側のみに配置したものである。
【００３８】図７２は、液晶駆動装置の構成図である。
図７２において、符号７０１を付したのは、液晶表示コ
ントローラである。同様に、符号７０２はシステムから
の表示データ，表示同期信号、７０３は液晶パネルの上
側に配置したデータドライバの表示データ，表示同期信
号、７０４は走査回路の表示同期信号を指す。また、符
号７０５は交流同期信号、７０６は電源回路、７０７は
上側に配置したデータドライバへの液晶駆動電圧の基準
電圧、７０８は上側データドライバ、７０９は上側デー
タドライバ７０８の出力する液晶駆動電圧、７１０は６
４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パネルを
指す。
【００３９】上側データドライバ７０８は、１６０本の
出力を有するデータドライバ２１７を１２個備えてい
る。以下、各データドライバ２１７を、その位置に応じ
てデータドライバ２１７−１，データドライバ２１７−
２，・・・，データドライバ２１７−１２と呼ぶ。
【００４０】次に、８階調表示を行う液晶パネル駆動動
作について図７２を用いて説明する。
【００４１】図７２において、液晶表示コントローラ７
０１は、システムからの表示データ，表示同期信号７０
２を、合計１２ビット（＝４画素×階調３ビット）の表
示データ，同期信号７０３に変換し、上側ドライバ７０
８に順次転送する。
【００４２】上側ドライバ７０８内の各データドライバ
２１７のラッチ回路２２４は、それぞれ、ラッチ信号２
２３で、４画素毎に４０回、合計１６０画素分の表示デ
ータをラッチする。なお、ラッチ信号２２３は、ラッチ
アドレス制御回路２２２によって生成されるものであ
る。１２個のデータドライバ２１７がそれぞれ１６０画
素分の表示データをラッチすることで、１ライン分の表
示データをラッチ可能となっている。各ラッチ回路２２
４は、ラッチしたデータを表示データ２２５として出力
する。
【００４３】ラッチ回路２２６は、走査回路２０６のゲ
ート選択信号に同期した表示同期信号２２１で、該表示
データ２２５を同時にラッチする。つまり、６４０画素
分の表示データが同時にラッチされる。ラッチ回路２２
６は、このラッチした表示データを、表示データ２２７
としてレベルシフト回路２２８へ出力する。
【００４４】レベルシフト回路２２８は、液晶駆動レベ
ルに合わせるように表示データ２２７の電圧レベルを変
換し、表示データ２２９として出力する。
【００４５】液晶駆動回路２３０は、上側ドライバ用基
準電圧２１０（あるいは、下側ドライバ用基準電圧２１
１）に含まれている８種類の電圧レベルの中から表示デ
ータ２２９に対応した電圧レベルを選択し、当該電圧レ
ベルの電圧を液晶駆動信号２３１として出力する。な
お、上側ドライバ用基準電圧２１０、下側ドライバ用基
準電圧２１１は、電源回路７０６が交流同期信号７０５
に基づいて生成するものであり、交流化された８種類の
レベルの電圧（Ｖ７，Ｖ６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，
Ｖ１，Ｖ０）からなる。
【００４６】一方、走査回路２０６は、表示同期信号７
０４の水平同期信号に同期して動作し、１ライン毎に順
次ゲート駆動信号２０７を生成する。このゲート駆動信
号２０７が、液晶パネルのゲート線を、１ラインづつ順
次選択状態としてゆく。
【００４７】以上述べたとおりこの例では、液晶パネル
７１０を８レベルの電圧で駆動することで、表示データ
に対応した８階調表示を実現している。
【００４８】次に、この例における液晶駆動電圧の交流
化のタイミングについて図７１、図７２を用いて説明す
る。
【００４９】基準電圧７０７は、図７１に示した上側ド
ライバ用の基準電圧２１０と同じように、交流同期信号
７０５に同期して、電源回路７０６で生成されるもので
ある。これにより、同一のゲート線上のすべての液晶セ
ルは、その時々において定められる同一の極性（正極性
または負極性）の電圧で駆動されることになる。
【００５０】次にさらに別の従来技術を、図７３、図７
４を用いて説明する。
【００５１】この例では、株式会社日立製作所性のデー
タドライバ（低耐圧データドライバＨＤ６６３３０Ｔ）
を用いている。なお、この低耐圧データドライバＨＤ６
６３３０Ｔの詳細については、日立ＬＣＤコントローラ
／ドライバＬＳＩデータブック（株式会社日立製作所半
導体事業本部１９９９４年３月発行の９４８頁から９６
５頁）に記載されている。
【００５２】図７３は従来のデータドライバＨＤ６６３
３０Ｔを液晶パネルの上側に配置した場合の液晶表示装
置の構成図、図７４は液晶基準電圧と交流化信号とのタ
イミング図である。
【００５３】図７３において、符号８０１を付したの
は、液晶表示コントローラである。同様に符号８０２は
システムからの表示データ，表示同期信号、８０３は液
晶パネルの上側に配置したデータドライバへの表示デー
タ，表示同期信号、８０４は走査回路の表示同期信号、
８０５はレベルシフト回路、８０６はレベルシフトした
表示同期信号、８０７は走査回路、８０８は走査回路８
０７が出力するゲート駆動信号を指す。また、符号８０
９は交流同期信号、８１０は電源回路、８１１は上側に
配置したデータドライバへの液晶駆動電圧の基準電圧、
８１２は交流基準電圧、８１３は上側データドライバ、
８１４は上側データドライバ８１３の液晶駆動電圧、８
１５は６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶
パネルを指す。
【００５４】上側データドライバ８１３は、１９２本の
出力を有するデータドライバ８１６を、１０個備えてい
る。以下、各データドライバ８１６を、その配置位置に
応じて、データドライバ８１６−１，データドライバ８
１６−２，・・・，データドライバ８１６−１０と呼
ぶ。
【００５５】符号８１７はタイミング制御回路、８１８
はタイミング信号群、８１９は表示データ、８２０は表
示のタイミングを示す表示タイミング信号、８２１はラ
ッチアドレス制御回路、８２２はラッチアドレス制御回
路８２１で生成したラッチ信号群、８２３は表示データ
８１９を順次ラッチするラッチ回路、８２４はラッチ回
路８２３でラッチした表示データ、８２５は表示データ
８２４を表示タイミング信号８２０で同時にラッチする
ラッチ回路、８２６はラッチ回路８２５にラッチした表
示データ、８２７は基準電圧８１１を基に液晶駆動電圧
を生成する液晶駆動回路、８２８は液晶パネルを駆動す
る液晶駆動信号群を指す。
【００５６】次に、この例において、対向電極交流駆動
によって６４階調表示を行う液晶パネル駆動動作につい
て、図７３、図７４を用いて説明する。
【００５７】図７３において、液晶表示コントローラ８
０１は、システムからの表示データ、表示同期信号８０
２を、１８ビット（＝３画素×階調６ビット）の表示デ
ータ，同期信号８０３に変換し、これを上側ドライバ８
１３に順次転送する。
【００５８】上側ドライバ８１３のラッチ回路８２３
は、ラッチアドレス制御回路８２１で生成されるラッチ
信号８２２で、この表示データ，同期信号８０３を、３
画素分づつ６４回、合計１９２画素分をラッチする。合
計１０個のデータドライバ８１６が、順次、それぞれ１
９２画素分のデータをラッチすることで、１ライン分の
表示データがラッチ回路８２３にラッチされ、表示デー
タ８２４として出力する。次に、各ラッチ回路８２５
は、走査回路８０７のゲート選択信号に同期した表示同
期信号８２０で、６４０×３画素分の該表示データ８２
４を同時にラッチする。
【００５９】液晶駆動回路８２７は、９種類の電圧レベ
ルの電圧からなる上側ドライバ用基準電圧８１１の中か
ら、表示データ８２６に対応した電圧レベルを選択し、
当該電圧レベルの電圧を液晶駆動信号８２８として出力
する。なお、上側ドライバ用基準電圧８１１は、電源回
路８１０が交流同期信号８０９に基づいて生成するもの
であって、交流化された９種類の電圧レベルの電圧（Ｖ
８，Ｖ７，Ｖ６，Ｖ５，Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ
０）からなる。
【００６０】また、対向電極交流駆動は、図７４に示す
様に、データドライバが駆動する液晶駆動電圧に同期し
て、対向電極電圧（Ｖｃｏｍ）をも交流化するものであ
る。
【００６１】この対向電極交流駆動では、対向電極をも
交流化することで、データドライバの出力レベルが正極
性、負極性ともに０Ｖから５Ｖの範囲内に収まる。その
ため、データドライバを小チップサイズ化が可能な低耐
圧回路で構成することができる。
【００６２】しかしながら、このようにするとデータド
ライバと走査回路とで、入力信号のレベルが異なったも
のとなってしまう。そのため、表示同期信号８０４の電
圧レベルを、レベルシフト回路８０５によって走査回路
８０７に合わせて変換した上で、表示同期信号８０６と
して走査回路８０７に入力するようにしている。そし
て、走査回路８０７は、該表示同期信号８０６中の水平
同期信号に同期して、１ライン毎に順次ゲート駆動信号
８０８を生成し出力する。該ゲート駆動信号８０８によ
って、液晶パネル８１５のゲート線が１ラインづつ順次
選択状態とされる。
【００６３】以上述べたようにこの例では６４レベルの
電圧で液晶パネルを駆動することで、表示データに対応
した６４階調表示を実現できる。
【００６４】次に、液晶駆動電圧の交流化のタイミング
について図７４を用いて説明する。
【００６５】電源回路８１０は、図７４に示すように、
交流化信号（交流同期信号８０９）に同期して基準信号
８１１を生成する。これと並行して、電源回路８１０
は、対向電極電圧（Ｖｃｏｍ）をも該交流化信号に同期
して交流化する。このように基準信号８１１と対向電極
電圧との両方を交流化することで、該基準信号８１１の
変動幅を０Ｖから５Ｖの範囲内に収めつつ、液晶にかか
る電圧を交流化することができる。この例では、対向電
極電圧（Ｖｃｏｍ）を交流化しているため、同一のゲー
ト線上の液晶セルに印加される電圧の極性（正極性／負
極性）は、画素によって異なることはない。当該ゲート
線上のいずれの画素にも、その時々において定まる一方
の極性の電圧が印加される。
【００６６】
【発明が解決しようとする課題】図６０乃至図６６を用
いて説明した従来技術には以下のような課題があった。
【００６７】上述したように、液晶表示装置には、携帯
型機器へ搭載するため高画質化とともに小型軽量化が望
まれている。本発明は、上記問題点に鑑みてなされたも
ので、この２つの要求を同時に満足する液晶表示装置を
提供することを目的とする。即ち、高画質化のため、液
晶セルを列毎に極性を反転して駆動する列毎反転駆動を
行うことができ、また、液晶パネルを駆動する駆動回路
の小型化、高密度実装のため、液晶ドライバを液晶パネ
ルの片側に配置することのできる液晶表示装置を提供す
ることを目的とする。
【００６８】ところで、液晶パネルの列毎反転駆動（液
晶セルを列毎に正極性、負極性交互に駆動）は、液晶セ
ルの印加電圧が列毎交互に反転するため、液晶駆動時の
共通電極に流れる電流が小さくなり、列毎反転駆動を行
わない場合に比べ表示品質が良くなるという利点をもっ
ている。このために、従来のデータドライバは、データ
ドライバを液晶パネルの上下に配置していた。一方、液
晶表示装置は高画質表示だけでなく、小型軽量化の要求
が強い。データドライバを片側に配置することは、この
小型軽量化を容易にする。
【００６９】しかし、データドライバを液晶パネルの片
側に配置した場合、データドライバは基準電圧２１６に
基づき液晶駆動電圧を生成しているので、同一データド
ライバの内の各出力は交流化のタイミングが同じとな
る。従って、列毎反転駆動を行うことができず、液晶パ
ネルの列毎反転駆動を行う場合に比較して表示品質が劣
化する問題があった。
【００７０】また、液晶ディスプレイは、低価格化の要
求が強い。回路部品の大きな割合を占めるデータドライ
バを低価格化するために、安価な汎用５Ｖ耐圧（低耐
圧）プロセスを用いてチップ面積を小さくしチップ単価
を安くしている。５Ｖ耐圧のデータドライバを使用する
ために、図６６に示す共通電極交流駆動を行っていた。
共通電極交流駆動は、表示データに対応した液晶印加電
圧の交流化と同じタイミングで共通電極を交流化するこ
とで、データドライバを５Ｖ耐圧の範囲内で動作させる
ことができる。
【００７１】しかし、共通電極交流駆動では、共通電極
を交流するので、液晶印加電圧を列毎に反転することが
できない。そのため、共通電極に流れる電流が大きくな
り、列毎反転駆動を行う場合に比較して表示品質が劣化
する問題があった。この点を改善するため液晶パネル自
身の特性を良くする必要があり、歩留り等の要因を考慮
すると液晶ディスプレイとしての低価格化が困難になっ
てきている。
【００７２】また、液晶表示装置では基準電圧２１６を
電源回路で交流化してデータドライバに入力しているた
め、電源回路の回路規模が大きくなり、液晶表示装置の
周辺回路の小型化高密度実装化を困難にしていた。さら
に、走査ドライバの入力信号、データドライバの入力信
号のレベルを合わせるレベルシフト回路が外付けで、実
装面積が増えるという問題もあった。上述したように、
液晶ディスプレイには、携帯型機器へ搭載するため高画
質化とともに小型軽量化、低価格化が望まれている。本
発明は、上記問題に鑑みてなされたもので、これら三つ
の要求を同時に満足する液晶駆動ＬＳＩおよびそれを用
いた液晶ディスプレイを提供することを目的とする。
【００７３】具体的には、液晶ディスプレイの小型軽量
化、すなわち、液晶パネルを駆動する駆動回路の小型
化、高密度実装を行なうために、データドライバを液晶
パネルの片側に配置しつつ、高画質化のために、液晶セ
ルを列毎に極性を反転して駆動する列毎反転駆動を行う
データドライバとそれを用いた液晶ディスプレイを提供
することを目的とする。
【００７４】また、表示品質を劣化させないために共通
電極交流駆動を行なわず、かつ、データドライバのチッ
プ面積を小さくし、データドライバ、液晶ディスプレイ
のコストを下げることを目的とする。
【００７５】また、レベルシフト回路、交流化回路等、
電源周辺回路の回路規模を削減して、小型で、高密度実
装された液晶ディスプレイを提供することを目的とす
る。
【００７６】さらに図６７乃至図７５を用いて説明した
従来技術についても以下のような課題があった。
【００７７】液晶表示装置に対しては、小型軽量化の要
求が強い。図７２のごとくデータドライバを片側に配置
すれば、小型軽量化が容易になる。しかし、このような
構成を採った場合、すべてのデータドライバ２１７は、
同じ基準電圧７０７に基づいて液晶駆動電圧を生成する
ことになる。そのため、すべてのデータドライバ２１７
の出力について、その交流化のタイミングが同じとな
る。つまり、その時々において各画素に印加される電圧
の極性が、液晶パネルの同一ライン上の全ての画素につ
いて同じとなる。このときの画素部の電流方向を図７５
に示した。各画素に印加される電圧が、同一ライン上の
画素について全て正極性となっている場合には、対向電
極（Ｃｏｍ）よりも駆動電圧の方が電位が高い。そのた
め、データドライバから各画素に対して電流が流れ込
む。このため寄生抵抗の影響による画質の劣化が顕著に
なりやすいという問題があった。
【００７８】また、液晶表示装置は、低価格化の要求が
強い。これに応えるため、安価な汎用５Ｖ耐圧（低耐
圧）プロセスを用いてチップ面積を小さくすることで、
回路部品の大きな割合を占めるデータドライバの低コス
ト化を図っている。そして、このような５Ｖ耐圧（低耐
圧）のデータドライバの使用を可能とするために、対向
電極交流駆動を行っていた。既に述べたとおり、対向電
極交流駆動は、表示データに対応した液晶印加電圧の交
流化と同じタイミングで対向電極電圧を交流化すること
で、データドライバを５Ｖ耐圧の範囲内で動作させるこ
とを可能としたものである。
【００７９】しかし、この対向電極交流駆動では、図７
５に示すとおり、各画素にその時々において印加される
電圧の極性が、同一ライン上のすべて画素について同じ
となってしまう。また、共通電極に流れる電流も大きく
なってしまう。そのため、対向電極交流駆動を採用する
と、寄生抵抗の影響による画質の劣化が顕著になりやす
いという問題があった。さらに、この問題を改善するた
めには液晶パネル自身の特性を向上させなければなら
ず、工程数、歩留り等の要因を総合的に考慮すると液晶
表示装置全体としての低価格化が困難になっていた。
【００８０】また、従来の液晶表示装置（図６７〜図７
５）では、基準電圧（２１０、２１１、７０７、８１
１、８１２）を電源回路（２０９，７０６，８１０）で
交流化していたため、電源回路の回路規模が大きくな
り、液晶表示装置の周辺回路の小型化を困難にしてい
た。さらに、データドライバと走査回路との入力信号の
電圧レベルを合わせるためにレベルシフト回路必要とな
り、液晶表示装置の周辺回路の小型化を困難にしてい
た。
【００８１】以上述べたとおり、液晶表示装置には小型
機器へ搭載するため高画質化とともに小型軽量化、低価
格化が望まれているにもかかわらず、これを実現するに
は問題があった。
【００８２】本発明は、上記問題に鑑みてなされたもの
で、これらの３つの要求（高画質化、小型軽量化、低価
格化）を同時に満足する液晶駆動ＬＳＩおよびそれを用
いた液晶表示装置を提供することを目的とする。
【００８３】より具体的には、データドライバを液晶
パネルの片側に配置することによる液晶表示装置の小型
軽量化（すなわち、液晶パネルを駆動する駆動回路の小
型化、高密度実装）、各画素に印加する電圧の極性を
列毎に反転して駆動することによる高画質化、を可能と
したデータドライバ、およびこれを用いた液晶表示装置
を提供することを目的とする。
【００８４】また、チップ面積が小さく低コストなデー
タドライバ、およびこれを用いることで低価格化が可能
な液晶表示装置を提供することを目的とする。
【００８５】さらには、液晶表示装置の周辺回路（例え
ば、レベルシフト回路、交流化回路）の規模を削減し
た、小型高密度実装の液晶表示装置を提供することを目
的とする。
【００８６】
【課題を解決するための手段】まず、特許請求の範囲第
１項〜第２０項において開示した発明について述べる。
【００８７】本発明の液晶表示装置は、前記課題を解決
するため、入力される基準電圧と交流化信号から交流化
駆動する２通りの交流化基準電圧を生成する電圧生成手
段と表示データ、前記２通りの交流化基準電圧と交流化
信号から液晶パネルに対して、各出力毎に交流化駆動の
異なる液晶印加電圧に変換して出力する手段を持つ。
【００８８】または、入力される基準電圧は２通りの交
流化基準電圧で、交流化信号で２通りの交流化基準電圧
を切り換える電圧切り換え手段と表示データ、前記２通
りの交流化基準電圧と交流化信号から液晶パネルに対し
て、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つ。
【００８９】または、入力される基準電圧から交流化駆
動する２通りの交流化基準電圧を生成する電圧生成手段
と表示データ、交流化信号を保持する保持手段と前記表
示データ、前記２通りの交流化基準電圧と前記交流化信
号から液晶パネルに対して、各出力毎に交流化信号に対
応した液晶印加電圧に変換して出力する手段を持つ。
【００９０】次に、特許請求の範囲第２１項〜第３５項
において開示した発明について述べる。
【００９１】本発明では、交流化駆動する一方の基準電
圧から交流化駆動する一方の階調電圧を複数生成する電
圧生成手段と、生成された複数の階調電圧から保持手段
に保持された表示データに従って階調電圧を選択し、前
記選択された階調電圧と交流化信号と反転基準電圧とか
ら、前記液晶パネルに対して、前記選択された階調電圧
を反転基準電圧に対して反転または非反転の制御を行
い、同一の表示データに対して異なる液晶印加電圧を出
力する出力手段とを、データドライバに設けた。
【００９２】さらに、データドライバの出力回路のみに
高耐圧プロセスを用い、その他は低耐圧プロセスを用い
る構成にした。
【００９３】さらに、走査ドライバに、入力段に入力す
るデジタル入力信号をレベルシフトするレベルシフト回
路を設け、該レベルシフト回路でデジタル入力信号を走
査ドライバの内部で動作する信号レベルにレベルシフト
する。または、走査ドライバに、基準信号を入力し、入
力するデジタル入力信号の入力レベルを前記基準信号で
制御するようにした。
【００９４】また、複数の出力端子と複数の出力アンプ
との接続関係を変更可能に構成しておく。例えば、ある
出力端子には非反転用の出力アンプを、また、他のある
出力端子には、反転用の出力アンプ回路を接続する。そ
して、外部からの信号に従ってこの接続関係を切り替え
ることで、前記２つの異なる電圧を前記出力端子から出
力するようにした。
【００９５】さらに、前記反転基準電圧よりも電圧の高
い表示電圧を出力した出力端子と、前記反転基準電圧よ
りも電圧の低い表示電圧を出力した出力端子とを、表示
電圧を次回出力する前に一旦接続するようにした。
【００９６】特許請求の範囲第３６〜第５２項において
開示した発明について述べる。
【００９７】本発明の一の態様としては、複数の出力端
子と、表示データを順次保持する保持手段と、前記保持
手段に保持されている表示データを、別途入力されるラ
イン表示同期信号に同期して、上記出力端子の本数分だ
け同時に保持する第２保持手段と、別途生成された基準
電圧から、複数レベルの電圧からなる階調電圧を生成す
る電圧生成手段と、前記階調電圧のうち前記第２保持手
段に保持された表示データに対応したレベルの電圧を前
記出力端子毎に選択し、該選択した電圧を別途生成され
た反転基準電圧に対して反転または非反転した後、前記
出力端子から出力する出力手段と、を有することを特徴
とする液晶駆動ＬＳＩが提供される。
【００９８】該液晶駆動ＬＳＩを用いて液晶表示装置を
構成する場合には、走査駆動ＬＳＩは、入力段に入力さ
れるデジタル入力信号を、該走査駆動ＬＳＩ内部の動作
信号レベルにまで、レベルシフトするレベルシフト回路
を備えてもよい。
【００９９】さらに、データドライバは、出力回路のみ
を高耐圧プロセスを用い、その他は低耐圧プロセスを用
いる構成とした。
【０１００】本発明の別の態様としては、複数の出力端
子と、表示データを順次保持する保持手段と、前記保持
手段に保持されている表示データを、別途生成されるラ
イン表示同期信号に同期して、上記出力端子の本数分だ
け同時に保持する第２保持手段と、別途生成された基準
電圧と、別途生成された交流化信号とから、交流化駆動
に用いられる交流化された２種類の交流化基準電圧を生
成する電圧生成手段と、前記交流化基準電圧を、前記第
２保持手段に保持された表示データに対応したレベルの
液晶駆動電圧に変換し、当該表示データに対応する出力
端子からそれぞれ出力する出力手段と、を有することを
特徴とする液晶駆動ＬＳＩが提供される。
【０１０１】
【作用】特許請求の範囲第１項〜第２０項までに開示し
た発明の作用を説明する。
【０１０２】本発明の液晶表示装置は、入力される基準
電圧と交流化信号から交流化駆動する２通りの交流化基
準電圧を生成する電圧生成手段と表示データ、前記２通
りの交流化基準電圧と交流化信号から液晶パネルに対し
て、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つので、同一液晶ドライバ内の出
力は互いに、交流化のタイミングが異なる液晶駆動電圧
とすることができる。
【０１０３】または、入力される基準電圧は２通りの交
流化基準電圧で、交流化信号で２通りの交流化基準電圧
を切り換える電圧切り換え手段と表示データ、前記２通
りの交流化基準電圧と交流化信号から液晶パネルに対し
て、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つので、同一液晶ドライバ内の出
力は互いに、交流化のタイミングが異なる液晶駆動電圧
とすることができる。
【０１０４】また、入力される基準電圧と交流化信号か
ら交流化駆動する２通りの交流化基準電圧を生成する電
圧生成手段を持つので、基準電圧を生成する電源回路の
回路規模を小さくすることができる。
【０１０５】次に、特許請求の範囲第２１項〜第３５項
までに開示した発明の作用を説明する。
【０１０６】上記の電圧生成手段と、出力手段によっ
て、同一液晶ドライバ内の出力は互いに、交流化のタイ
ミングが異なる液晶駆動電圧とすることができる。
【０１０７】また、データドライバは、出力回路のみを
高耐圧プロセスを用い、その他は低耐圧プロセスを用い
る構成としたため、チップサイズの縮小を容易にするこ
とができる。
【０１０８】また、データドライバに入力される基準電
圧は交流化するための片側の基準電圧のみであり、もう
一方の基準電圧はデータドライバ内部で生成するため、
基準電圧を生成する電源回路の回路規模を小さくするこ
とができる。
【０１０９】また、走査ドライバの入力段に設けたレベ
ルシフト回路で、デジタル入力信号を走査ドライバの内
部で動作する信号レベルにレベルシフトすることが可能
なため、外付けのレベルシフト回路を必要とせず、液晶
ディスプレイの周辺回路の回路規模を低減することがで
きる。
【０１１０】また、走査ドライバは、基準信号を入力
し、入力するデジタル入力信号の入力レベルを前記基準
信号で制御可能であるため、外付けのレベルシフト回路
を必要とせず、液晶ディスプレイの周辺回路の回路規模
を低減することができる。
【０１１１】さらには、出力端子と出力アンプとの接続
関係を変更可能に構成することで、２つの異なる電圧を
出力端子から出力する。このようにすることで、必要な
出力アンプの個数を減らすことができる。
【０１１２】さらに、反転基準電圧よりも電圧の高い表
示電圧を出力した出力端子と、反転基準電圧よりも電圧
の低い表示電圧を出力した出力端子とを、表示電圧を次
回出力する前に一旦接続することで、液晶パネル内の残
留電荷を利用して液晶駆動電力を低減できる。
【０１１３】特許請求の範囲第３６項〜第５２項までに
開示した発明の作用を説明する。
【０１１４】電圧生成手段は、基準電圧から、複数レベ
ルの電圧からなる階調電圧を生成している。第２保持手
段は、保持手段に保持されている表示データを、ライン
表示同期信号に同期して、出力端子の本数分だけ同時に
保持する。出力手段は、階調電圧のうち２保持手段に保
持された表示データに対応したレベルの電圧を前記出力
端子毎に選択する。そして、この選択した電圧を反転基
準電圧に対して反転または非反転した後、出力端子から
出力する。
【０１１５】あるいは、電圧生成手段は、基準電圧と、
交流化信号とから、交流化駆動に用いられる交流化され
た２種類の交流化基準電圧を生成している。第２保持手
段は、保持手段に保持されている表示データを、ライン
表示同期信号に同期して、上記出力端子の本数分だけ同
時に保持する。出力手段は、交流化基準電圧を、第２保
持手段に保持された表示データに対応したレベルの液晶
駆動電圧に変換する。そして、これを当該表示データに
対応する出力端子からそれぞれ出力する。
【０１１６】このように、電圧生成手段および出力手段
によって、同一の液晶駆動ＬＳＩ（データドライバ）内
の出力を、互いに交流化のタイミングが異なる液晶駆動
電圧とすることができる。また、交流駆動において必要
となる２つの基準電圧のうち、一方は液晶駆動ＬＳＩ
（データドライバ）内部で生成するため、基準電圧を生
成する電源回路の回路規模を小さくすることができる。
【０１１７】液晶駆動ＬＳＩ（データドライバ）は、出
力回路のみに高耐圧プロセスを用い、その他は低耐圧プ
ロセスを用いる構成としたため、チップサイズの縮小を
容易にすることができる。
【０１１８】また、走査ドライバの入力段に設けたレベ
ルシフト回路で、デジタル入力信号を走査ドライバの内
部で動作する信号レベルにレベルシフトすることが可能
なため、外付けのレベルシフト回路を必要とせず、液晶
ディスプレイの周辺回路の回路規模を低減することがで
きる。
【０１１９】
【実施例】以下、本発明を実施例を用いて説明する。
【０１２０】以下において説明する１０個の実施例のう
ち、第１〜第５の実施例は特願平６−１３８４９９号の
内容に対応するものである。また、第６，第７の実施例
は、特願平６−１３８４９９号の内容に対応するもので
ある（但し、一部内容の追加あり）。第８〜第１０の実
施例は、本出願において新たに追加した実施例である。
以下の説明において使用している符号は、下記グループ
毎に独立したものである。
【０１２１】グループ１：第１〜第５の実施例 グループ２：第６，第７の実施例 グループ３：第８〜第１０の実施例 従って、異なるグループ間においては、同一の符号を異
なる回路部分に重複して用いる場合もある。
【０１２２】本発明の第１の実施例について、図１、図
２、図３、図４を用いて説明する。
【０１２３】図１は本発明の液晶表示装置を示したブロ
ック図、図２は液晶駆動回路のブロック図、図３は電圧
生成回路のブロック図、図４は基準電圧と液晶駆動電圧
のタイミングを示した図である。
【０１２４】図１において、１０１はシステムから転送
される表示データ、１０２は制御信号群、１０３は交流
化のタイミングを示す交流化信号、１０４は液晶駆動電
圧を生成するための基準電圧を生成する電源回路、１０
５、１０６は電源回路１０４で生成した直流の基準電圧
である。１０７ー１から１０７ー１０は１９２の出力数
を有する液晶ドライバであり、１０８はタイミング制御
回路、１０９はタイミング信号群、１１０は表示デー
タ、１１１は表示のタイミングを示すタイミング信号、
１１２はラッチアドレス制御回路、１１３はラッチアド
レス制御回路１１２で生成したラッチ信号群、１１４は
表示データ１１０を順次ラッチするラッチ回路、１１５
はラッチ回路１１４でラッチした表示データ、１１６は
表示データ１１５をタイミング信号１１１で同時にラッ
チするラッチ回路、１１７はラッチ回路１１６でラッチ
した表示データである。１１８は基準電圧１０５、１０
６を基に液晶を交流駆動するための交流基準電圧を生成
する電圧生成回路、１１９、１２０は電圧生成回路で生
成した、交流化された交流基準電圧である。１２１は交
流基準電圧１１９、１２０を基に表示データ１１７に対
応した液晶駆動電圧を生成する液晶駆動回路、１２２は
液晶駆動回路１２１で生成した液晶駆動電圧である。１
２３は走査回路、１２４は走査回路１２３で順次選択さ
れるゲート駆動信号、１２５は液晶パネルである。
【０１２５】図２において、８０１ー１から８０１ー１
９２は各出力毎の液晶駆動回路である。
【０１２６】図３において、９０１ー０から９０１ー８
はアンプバッファ回路、９０２ー０から９０２ー８は差
動増幅回路、９０３ー０から９０３ー８、９０４ー０か
ら９０４ー８は選択回路である。
【０１２７】次に、液晶駆動回路の動作について説明す
る。図１において液晶ドライバ１０７ー１から１０７ー
１０は出力数が１９２であり、液晶パネル１２５は解像
度６４０×ＲＧＢ×４８０画素であるため液晶ドライバ
は１０個必要となる。表示データ１０１は３画素、階調
６ビットの合計１８ビットの表示データが順次転送さ
れ、制御信号群１０９から表示データ１０１に同期した
ラッチ信号１１３をラッチアドレス制御回路１１２で生
成し、順次表示データ１１０をラッチ回路１１４にラッ
チする。ラッチ回路１１４は各６ビット１９２画素分の
ラッチ回路を持ち各液晶ドライバ１０７ー１から１０７
ー１０で１水平ライン分の表示データを順次ラッチする
ことができる。ラッチ回路１１４にラッチした表示デー
タ１１５は、走査回路１２３のゲート選択信号１２４に
同期したタイミング信号１１１で１水平ライン分同時に
ラッチ回路１１６にラッチする。ラッチした表示データ
１１７は液晶駆動回路１２１に入力される。電圧生成回
路１１８では、電源回路１０４で生成した基準電圧１０
５、１０６と交流化信号１０３から互いに交流化タイミ
ングの異なる交流基準電圧１１９、１２０が生成され液
晶駆動回路１２１に入力される。液晶駆動回路１２１で
は表示データ１１７に対応した、交流基準電圧１１９、
１２０を基に液晶駆動電圧１２２が生成され、液晶パネ
ル１２５が駆動される。
【０１２８】次に、電圧生成回路１１８の動作について
図３、図４を用いて説明する。図３において、電源回路
１０４からのVLEV0からVLEV8の９レベルの基準電圧１０
５はそれぞれアンプバッファ回路９０１ー０から９０１
ー８でバッファされ、差動増幅回路９０２ー０から９０
２ー８、選択回路９０３ー０から９０３ー８、９０４ー
０から９０４ー８に入力する。差動増幅回路９０２ー０
から９０２ー８では、基準電圧（VCEN）１０６に対して
基準電圧（VLEV0からVLEV8）１０５が反転され出力され
る。この関係を図４に示す。VLEV0からVLEV8はそれぞれ
VCENに対して反転したVLEV0INVからVLEV8INVの基準電圧
となる。図９において選択回路９０３ー０から９０３ー
８、９０４ー０から９０４ー８にはそれぞれ、アンプバ
ッファ回路９０１ー０から９０１ー８の出力と差動増幅
回路９０２ー０から９０２ー８からの出力が入力され、
これらを交流化信号１０３で選択し、出力する。選択回
路９０４ー０から９０４ー８には、反転した交流化信号
が入力されるため、選択回路９０３ー０から９０３ー８
と選択回路９０４ー０から９０４ー８で選択する電圧は
それぞれ逆となる。
【０１２９】このタイミングを図４に示す。交流化信号
（M）１０３がハイレベルの時、選択回路９０３ー０か
ら９０３ー８で選択した交流化基準電圧（V1RV0からV1R
V8）１１９はそれぞれVLEV0INVからVLEV8INVが出力さ
れ、選択回路９０４ー０から９０４ー８で選択した交流
化基準電圧（V２RV0からV２RV8）１２０はそれぞれVLEV
0からVLEV8が出力される。逆に、交流化信号（M）１０
３がロウレベルの時、選択回路９０３ー０から９０３ー
８で選択した交流化基準電圧（V1RV0からV1RV8）１１９
はそれぞれVLEV0からVLEV8が出力され、選択回路９０４
ー０から９０４ー８で選択した交流化基準電圧（V２RV0
からV２RV8）１２０はそれぞれVLEV0INVからVLEV8INVが
出力される。このようにして交流化のタイミングがお互
いに異なる交流化基準電圧１１９、１２０が生成され
る。
【０１３０】次に、液晶駆動回路１２１について図２を
用いて説明する。図２において、交流化基準電圧１１
９、１２０は、１９２出力の各出力毎の液晶駆動回路８
０１ー１から８０１ー１９２に交互に入力される。液晶
駆動回路８０１ー１から８０１ー１９２では、特願平０
５−１７０６４７号に記載されているように、各出力６
ビットの表示データ１１７と９レベルの交流化基準電圧
１１９または１２０から６４レベルの液晶駆動電圧を生
成し、出力する。表示データ６ビットの内上位３ビット
で９レベルの交流化基準電圧の２レベルを選択し、表示
データ下位３ビットで選択した２レベルの電圧を８等分
に分圧した８レベルの電圧から１レベルを選択すること
で６４レベルの液晶駆動電圧を出力することができる。
このようにすることで、液晶ドライバは出力毎に交流化
のタイミングが互いに異なる液晶駆動電圧を生成するこ
とができ、液晶パネル１２５を列毎反転駆動することが
可能となる。
【０１３１】また、本実施例では、各出力の液晶駆動回
路に対し、１出力毎に交流化タイミングの異なる交流化
基準電圧を切り換える構成としたが、２出力毎、または
複数出力で交流化基準電圧を切り換えても良い。
【０１３２】次に本発明の第２の実施例について、図
２、図４、図５、図６、図７を用いて説明する。本実施
例は、液晶パネルの共通電極交流駆動に対応するため、
第１の実施例とは電圧生成回路が異なり、その他は同様
である。図５は本発明の液晶表示装置を示したブロック
図、図６は電圧生成回路のブロック図、図７は基準電圧
と液晶駆動電圧のタイミングを示した図である。
【０１３３】図５において、１１０１は交流化基準電圧
のタイミングを制御する制御回路、１１０２は液晶ドラ
イバ、１１０３は基準電圧１０５、１０６を基に液晶を
交流駆動するための交流基準電圧を生成する電圧生成回
路である。
【０１３４】図６において、１２０１は交流化タイミン
グを切り換える切り換え回路である。
【０１３５】次に、液晶駆動回路の動作について説明す
る。図５において液晶ドライバ１１０２ー１から１１０
２ー１０は出力数が１９２であり、液晶パネル１２５は
解像度６４０×ＲＧＢ×４８０画素であるため液晶ドラ
イバは１０個必要となる。表示データ１０１は３画素、
階調６ビットの合計１８ビットの表示データが順次転送
され、制御信号群１０９から表示データ１０１に同期し
たラッチ信号１１３をラッチアドレス制御回路１１２で
生成し、順次表示データ１１０をラッチ回路１１４にラ
ッチする。ラッチ回路１１４は各６ビット１９２画素分
のラッチ回路を持ち各液晶ドライバ１１０２ー１から１
１０２ー１０で１水平ライン分の表示データを順次ラッ
チすることができる。ラッチ回路１１４にラッチした表
示データ１１５は、走査回路１２３のゲート選択信号１
２４に同期したタイミング信号１１１で１水平ライン分
同時にラッチ回路１１６にラッチする。ラッチした表示
データ１１７は液晶駆動回路１２１に入力される。電圧
生成回路１１０３では、電源回路１０４で生成した基準
電圧１０５、１０６と交流化信号１０３、制御信号１１
０１から交流基準電圧１１９、１２０が生成され液晶駆
動回路１２１に入力される。液晶駆動回路１２１では表
示データ１１７に対応した、交流基準電圧１１９、１２
０を基に液晶駆動電圧１２２が生成され、液晶パネル１
２５が駆動される。
【０１３６】次に、電圧生成回路１１０３の動作につい
て図４、図６、図７を用いて説明する。図６において、
電源回路１０４からのVLEV0からVLEV8の９レベルの基準
電圧１０５はそれぞれアンプバッファ回路９０１ー０か
ら９０１ー８でバッファされ、差動増幅回路９０２ー０
から９０２ー８、選択回路９０３ー０から９０３ー８、
９０４ー０から９０４ー８に入力する。差動増幅回路９
０２ー０から９０２ー８では、基準電圧（VCEN）１０６
に対して基準電圧（VLEV0からVLEV8）１０５が反転され
出力される。
【０１３７】この関係を図４、図７に示す。これからわ
かるように、VREV0からVREV8はそれぞれVCENに対して反
転したVLEV0INVからVLEV8INVの基準電圧となる。選択回
路９０３ー０から９０３ー８、９０４ー０から９０４ー
８にはそれぞれ、アンプバッファ回路９０１ー０から９
０１ー８の出力と差動増幅回路９０２ー０から９０２ー
８からの出力が入力され、これらを交流化信号１０３で
選択し、出力する。選択回路９０４ー０から９０４ー８
には、交流化信号（M）１０３と制御信号（SVCOM）１１
０１は切り換え回路１２０１で排他的論理和がとられる
ため、制御信号（SVCOM）１１０１がハイレベルの場合
は、選択回路９０３ー０から９０３ー８と選択回路９０
４ー０から９０４ー８で選択する電圧はそれぞれ逆とな
り、制御信号（SVCOM）１１０１がロウレベルの場合
は、選択回路９０３ー０から９０３ー８と選択回路９０
４ー０から９０４ー８で選択する電圧は同じとなる。つ
まり、基準電圧生成のタイミングは制御信号（SVCOM）
１１０１がハイレベルの場合は図４に示すように第１の
実施例と同様となる。
【０１３８】制御信号（SVCOM）１１０１がロウレベル
の場合は、図７に示ように、交流化信号（M）１０３が
ハイレベルの時、選択回路９０３ー０から９０３ー８で
選択した交流化基準電圧（V1RV0からV1RV8）１１９はそ
れぞれVLEV0INVからVLEV8INVが出力され、選択回路９０
４ー０から９０４ー８で選択した交流化基準電圧（V２R
V0からV２RV8）１２０も同様にそれぞれVLEV0INVからVL
EV8INVが出力され、交流化信号（M）１０３がロウレベ
ルの時、選択回路９０３ー０から９０３ー８で選択した
交流化基準電圧（V1RV0からV1RV8）１１９はそれぞれVL
EV0からVLEV8が出力され、選択回路９０４ー０から９０
４ー８で選択した交流化基準電圧（V２RV0からV２RV8）
１２０も同様にそれぞれVLEV0からVLEV8が出力される。
共通電極交流駆動の場合、図７に示すように共通電極
（VCOM）を交流化するため、液晶ドライバの各出力の交
流化タイミングは同一にする必要がある。したがって、
制御信号１１０１を切り換えることで、交流化基準電圧
１１９、１２０の交流化のタイミングを制御することが
でき、共通電極駆動にも容易に対応することができる。
【０１３９】液晶駆動回路１２１については第１の実施
例と同様であり説明を省略する。
【０１４０】本発明の第３の実施例について、図１、図
８、図９を用いて説明する。本実施例は、第１の実施例
とは電圧生成回路が異なり、その他は同様である。図８
は電圧生成回路のブロック図、図９は基準電圧と液晶駆
動電圧のタイミングを示した図である。
【０１４１】図８において、１４０１ー０から１４０１
ー８はアンプバッファ回路、１４０２ー０から１４０２
ー８はレベルシフト回路、１４０３ー０から１４０３ー
８、１４０４ー０から１４０４ー８は選択回路である。
【０１４２】次に、液晶駆動回路の動作について説明す
る。図１において液晶ドライバ１０７ー１から１０７ー
１０の動作は第１の実施例と同様である。
【０１４３】次に、本実施例の電圧生成回路１１８の動
作について図８、図９を用いて説明する。図８におい
て、電源回路１０４からのVLEV0からVLEV8の９レベルの
基準電圧１０５はそれぞれアンプバッファ回路１４０１
ー０から１４０１ー８でバッファされ、レベルシフト回
路１４０２ー０から１４０２ー８、選択回路１４０３ー
０から１４０３ー８、１４０４ー０から１４０４ー８に
入力する。レベルシフト回路１４０２ー０から１４０２
ー８では、基準電圧（VLEV0からVLEV8）１０５が基準電
圧（VSH）１０６の電圧レベルに従いレベルシフトされ
出力される。
【０１４４】この関係を図９に示す。VREV0からVREV8は
それぞれ電圧レベルVSHだけレベルシフトしたVLEV0SFT
からVLEV8SFTの基準電圧となる。選択回路１４０３ー０
から１４０３ー８、１４０４ー０から１４０４ー８には
それぞれ、アンプバッファ回路１４０１ー８から１４０
１ー０の出力とレベルシフト回路１４０２ー０から１４
０２ー８からの出力が入力され、これらを交流化信号１
０３で選択し、出力する。選択回路１４０４ー０から１
４０４ー８には、反転した交流化信号が入力されるた
め、選択回路１４０３ー０から１４０３ー８と選択回路
１４０４ー０から１４０４ー８で選択する電圧はそれぞ
れ逆となる。このタイミングを図９に示す。交流化信号
（M）１０３がハイレベルの時、選択回路１４０３ー０
から１４０３ー８で選択した交流化基準電圧（V1LS0か
らV1LS8）１１９はそれぞれVLEV8SFTからVLEV0SFTが出
力され、選択回路１４０４ー０から１４０４ー８で選択
した交流化基準電圧（V２LS0からV２LS8）１２０はそれ
ぞれVLEV0からVLEV8が出力される。
【０１４５】逆に、交流化信号（M）１０３がロウレベ
ルの時、選択回路１４０３ー０から１４０３ー８で選択
した交流化基準電圧（V1LS0からV1LS8）１１９はそれぞ
れVLEV0からVLEV8が出力され、選択回路１４０４ー０か
ら１４０４ー８で選択した交流化基準電圧（V２LS0から
V２LS8）１２０はそれぞれVLEV8SFTからVLEV0SFTが出力
される。このようにして交流化のタイミングがお互いに
異なる交流化基準電圧１１９、１２０が生成される。
【０１４６】次に、液晶駆動回路１２１の動作について
も第１の実施例と同様である。このようにすることで、
液晶ドライバは出力毎に交流化のタイミングがお互いに
異なる液晶駆動電圧を生成することができ、液晶パネル
１２５を列毎反転駆動することが可能となる。
【０１４７】本発明の第４の実施例について、図４、図
１０を用いて説明する。本実施例は第１の実施例とは電
源回路、電圧生成回路が異なり、その他は同様である。
【０１４８】図１０は本発明の液晶表示装置を示したブ
ロック図である。
【０１４９】図１０において、１６０１は液晶駆動電圧
を生成するための基準電圧を生成する電源回路、１６０
２、１６０３は電源回路１６０１で生成した基準電圧で
ある。１６０４ー１から１６０４ー１０は出力数が１９
２出力の液晶ドライバである。１６０５、１６０６は基
準電圧１６０２、１６０３を交流化信号１０３で切り換
え液晶を交流駆動するための交流基準電圧を生成する電
圧選択回路である。
【０１５０】次に、液晶駆動回路の動作について説明す
る。図１０において液晶ドライバ１６０４ー１から１６
０４ー１０は出力数が１９２であり、液晶パネル１２５
は解像度６４０×ＲＧＢ×４８０画素であるため液晶ド
ライバは１０個必要となる。表示データ１０１は３画
素、階調６ビットの合計１８ビットの表示データが順次
転送され、制御信号群１０９から表示データ１０１に動
期したラッチ信号１１３をラッチアドレス制御回路１１
２で生成し、順次表示データ１１０をラッチ回路１１４
にラッチする。
【０１５１】ラッチ回路１１４は各６ビット１９２画素
分のラッチ回路を持ち各液晶ドライバ１６０４ー１から
１６０４ー１０で１水平ライン分の表示データを順次ラ
ッチすることができる。ラッチ回路１１４にラッチした
表示データ１１５は、走査回路１２３のゲート選択信号
１２４に同期したタイミング信号１１１で１水平ライン
分同時にラッチ回路１１６にラッチする。ラッチした表
示データ１１７は液晶駆動回路１２１に入力される。電
圧選択回路１６０５、１６０６では、電源回路１６０１
で生成した基準電圧１６０２、１６０３を交流化信号１
０３で選択し、互いに交流化タイミングの異なる交流基
準電圧１１９、１２０出力され液晶駆動回路１２１に入
力される。液晶駆動回路１２１では表示データ１１７に
対応した、交流基準電圧１１９、１２０を基に液晶駆動
電圧１２２が生成され、液晶パネル１２５が駆動され
る。
【０１５２】次に、電圧選択回路１６０５、１６０６の
動作について、図４を用いて説明する。電源回路１６０
１からのVLEV0からVLEV8の９レベルの基準電圧１６０２
とVLEV0INVからVLEV8INVの９レベルの基準電圧１６０３
は、電圧選択回路１６０５、１６０６に入力され、これ
らを交流化信号１０３で選択し、出力する。選択回路１
６０６には、反転した交流化信号が入力されるため、選
択回路１６０５と選択回路１６０６で選択する電圧はそ
れぞれ逆となる。このタイミングを図４に示す。交流化
信号（M）１０３がハイレベルの時、選択回路１６０５
で選択した交流化基準電圧（V1RV0からV1RV8）１１９は
それぞれVLEV0INVからVLEV8INVが出力され、選択回路１
６０６で選択した交流化基準電圧（V２RV0からV２RV8）
１２０はそれぞれVLEV0からVLEV8が出力される。
【０１５３】逆に、交流化信号（M）１０３がロウレベ
ルの時、選択回路１６０５で選択した交流化基準電圧
（V1RV0からV1RV8）１１９はそれぞれVLEV0からVLEV8が
出力され、選択回路１６０６で選択した交流化基準電圧
（V２RV0からV２RV8）１２０はそれぞれVLEV0INVからVL
EV8INVが出力される。このようにして交流化のタイミン
グがお互いに異なる交流化基準電圧１１９、１２０が生
成される。
【０１５４】液晶駆動回路１２１の動作については第１
の実施例と同様であるので説明を省略する。
【０１５５】また、本実施例では、各出力の液晶駆動回
路に対し、１出力毎に交流化タイミングの異なる交流化
基準電圧を切り換える構成としたが、２出力毎、または
複数出力で交流化基準電圧を切り換えても良い。
【０１５６】本発明の第５の実施例について、図１１、
図１２、図１３、図１４を用いて説明する。
【０１５７】図１１は本発明の液晶表示装置を示したブ
ロック図、図１２は液晶駆動回路のブロック図、図１３
は電圧生成回路のブロック図、図１４は基準電圧と液晶
駆動電圧のタイミングを示した図である。
【０１５８】図１１において、１７０１はシステムから
転送される表示データ、１７０２は制御信号群、１７０
３は交流化のタイミングを示す交流化信号、１７０４は
液晶駆動電圧を生成するための基準電圧を生成する電源
回路、１７０５、１７０６は電源回路１７０４で生成し
た直流の基準電圧である。１７０７ー１から１７０７ー
１０は出力数が１９２出力の液晶ドライバであり、１７
０８はタイミング制御回路、１７０９はタイミング信号
群、１７１０は表示データと交流化信号のデータバス、
１７１１は表示のタイミングを示すタイミング信号、１
７１２はラッチアドレス制御回路、１７１３はラッチア
ドレス制御回路１７１２で生成したラッチ信号群、１７
１４はデータバス１７１０のデータを順次ラッチするラ
ッチ回路、１７１５はラッチ回路１７１４でラッチした
表示データと交流化信号のデータバス、１７１６はデー
タバス１７１５をタイミング信号１７１１で同時にラッ
チするラッチ回路、１７１７はラッチ回路１７１６でラ
ッチした表示データと交流化信号のデータバスである。
【０１５９】１７１８は基準電圧１７０５、１７０６を
基に液晶を交流駆動するための交流基準電圧を生成する
電圧生成回路、１７１９、１７２０は電圧生成回路で生
成した、正極性、負極性の基準電圧である。１７２１は
基準電圧１７１９、１７２０を基に表示データと交流化
信号のデータバス１７１７に対応した液晶駆動電圧を生
成する液晶駆動回路、１７２２は液晶駆動回路１７２１
で生成した液晶駆動電圧である。１７２３は走査回路、
１７２４は走査回路１７２３で順次選択されるゲート駆
動信号、１７２５は液晶パネルである。
【０１６０】図１２において、１８０１ー１から１８０
１ー１９２は各出力毎の液晶駆動回路、１７１７ー１M
から１７１７ー１９２Mはデータバス１７１７の各出力
の交流化信号、１７１７ー１Dから１７１７ー１９２Dは
各出力の表示データである。
【０１６１】図１３において、１９０１ー０から１９０
１ー８はアンプバッファ回路、１９０２ー０から１９０
２ー８は差動増幅回路である。
【０１６２】次に、液晶駆動回路の動作について説明す
る。図１１において液晶ドライバ１７０７ー１から１７
０７ー１０は出力数が１９２であり、液晶パネル１２５
は解像度６４０×ＲＧＢ×４８０画素であるため液晶ド
ライバは１０個必要となる。表示データ１７０１は３画
素、階調６ビットの合計１８ビット、交流化信号１７０
３は３画素分の３ビットのデータが順次転送され、制御
信号群１７０９から表示データ１７０１、交流化信号１
７０３に同期したラッチ信号１７１３をラッチアドレス
制御回路１７１２で生成し、順次データバス１７１０の
データをラッチ回路１７１４にラッチする。ラッチ回路
１７１４は表示データ各６ビット、交流化信号各１ビッ
トの１９２画素分のラッチ回路を持ち各液晶ドライバ１
７０７ー１から１７０７ー１０で１水平ライン分の表示
データと交流化信号を順次ラッチすることができる。
【０１６３】ラッチ回路１７１４にラッチした表示デー
タと交流化信号のデータバス１７１５は、走査回路１７
２３のゲート選択信号１７２４に同期したタイミング信
号１７１１で１水平ライン分同時にラッチ回路１７１６
にラッチする。ラッチしたデータバス１７１７は液晶駆
動回路１７２１に入力される。電圧生成回路１７１８で
は、電源回路１７０４で生成した基準電圧１７０５、１
７０６から交流化の２レベルに対応したの異なる交流基
準電圧１７１９、１７２０が生成され液晶駆動回路１７
２１に入力される。液晶駆動回路１７２１では表示デー
タ１７１７に対応した、交流基準電圧１７１９、１７２
０を基に液晶駆動電圧１７２２が生成され、液晶パネル
１７２５が駆動される。
【０１６４】次に、電圧生成回路１７１８の動作につい
て図１３、図１４を用いて説明する。図１３において、
電源回路１７０４からのVLEV0からVLEV8の９レベルの基
準電圧１７０５はそれぞれアンプバッファ回路１９０１
ー０から１９０１ー８でバッファされ、差動増幅回路１
９０２ー０から１９０２ー８に入力され、さらにV1L0か
らV1L8の基準電圧として出力される。差動増幅回路１９
０２ー０から１９０２ー８では、基準電圧（VCEN）１７
０６に対して基準電圧（VLEV0からVLEV8）１７０５が反
転され、V2L0からV2L8の基準電圧として出力される。こ
の関係を図１４に示す。VLEV0からVLEV8は、バッファさ
れ基準電圧V1L0からV1L8として出力し、それぞれVCENに
対して反転した基準電圧V2L0からV2L8として出力する。
【０１６５】次に、液晶駆動回路１７２１について図１
２を用いて説明する。図１２において、交流化基準電圧
１７１９、１７２０は、１９２出力の各出力毎の液晶駆
動回路１８０１ー１から１８０１ー１９２に入力され
る。液晶駆動回路１８０１ー１から１８０１ー１９２で
は、各出力６ビットの表示データと交流化信号のデータ
バス１７１７と９レベルの交流化基準電圧１７１９また
は１７２０から６４レベルの液晶駆動電圧を生成し、出
力する。交流化信号で交流化基準電圧１７１９または１
７２０を選択し、さらに表示データ６ビットの内上位３
ビットで９レベルの交流化基準電圧の２レベルを選択
し、表示データ下位３ビットで選択した２レベルの電圧
を８等分に分圧した８レベルの電圧から１レベルを選択
することで６４レベルの液晶駆動電圧を出力することが
できる。
【０１６６】図１４に示すように、ｎ番目の出力端子Ｙ
nとｎ+1番目の出力端子Ｙn+1の交流化信号をお互いに反
転することで交流化信号に対応して、出力端子Ｙnが交
流化基準電圧１７１９（V1L0からV1L8）に対応した液晶
駆動電圧を生成する時、出力端子Ｙn+1は交流化基準電
圧１７２０（V２L0からV２L8）に対応した液晶駆動電圧
を生成し、出力端子Ｙnが交流化基準電圧１７２０（V２
L0からV２L8）に対応した液晶駆動電圧を生成する時、
出力端子Ｙn+1は交流化基準電圧１７１９（V１L0からV
１L8）に対応した液晶駆動電圧を生成する。
【０１６７】このようにすることで、液晶ドライバは出
力毎に交流化のタイミングがお互いに異なる液晶駆動電
圧を生成することができ、液晶パネル１７２５を列毎反
転駆動することが可能となる。さらに、表示データに同
期して転送する交流化信号の設定を変えることで、２出
力毎、または複数出力毎、ライン毎等に交流化のタイミ
ングを容易に変えることができる。
【０１６８】本発明の９レベルの基準電圧から６４階調
表示を行うデータドライバを用いた第６の実施例につい
て、図１５、図１６、図１７、図１８、図１９、図２
０、図２１、図２２、図２３、図２４、図２５、図２
６、図２７を用いて説明する。なお、本実施例でのデー
タドライバは、ＬＳＩ化されているものとする。
【０１６９】図１５は本発明の液晶表示装置を示したブ
ロック図、図１６はデータドライバのブロック図、図１
７はデータドライバの階調電圧生成回路のブロック図、
図１８はデータドライバの出力回路のブロック図、図１
９は出力バッファ回路の構成図、図２０は液晶印加電圧
の交流タイミング図、図２１はプロセス電圧を示す図、
図１５は列毎反転駆動を示す図、図２３はドット毎反転
駆動を示す図である。
【０１７０】図１５において、１０１はシステムから転
送される表示データ、１０２は制御信号群、１０３は電
源回路、１０４は液晶印加電圧の９レベルの基準電圧信
号群、１０５は液晶印加電圧の交流化反転するための反
転基準電圧、１０６は交流化のタイミングを示す交流化
信号、１０７は列毎反転出力を制御する選択信号、１０
８は出力回路の駆動制御を行う制御信号である。１０９
−１から１０９−８は出力数が２４０出力のデータドラ
イバであり、１１０はタイミング制御回路、１１１はタ
イミング信号群、１１２は表示データ、１１３は表示の
タイミングを示す表示タイミング信号、１１４は基準電
圧信号群１０４、反転基準電圧１０５を受けてバッファ
するバッファ回路、１１５、１１９はバッファ回路１１
４が出力する基準電圧、反転基準電圧である。
【０１７１】１１６は交流化信号１０６を選択信号１０
７で反転か非反転の制御を行うＥＯＲ回路、１１７はＥ
ＯＲ回路１１６が出力する交流化信号、１１８は交流化
信号１０６、１１７、制御信号１０８を高耐圧プロセス
の信号レベルにレベル変換するレベルシフタ回路であ
り、１２０は交流化信号１０６、１２１は交流化信号１
１７、１２２は制御信号１０８をレベルシフタ回路１１
８でレベル変換した信号である。１２３はラッチアドレ
ス制御回路、１２４はラッチアドレス制御回路１２３で
生成したラッチ信号群、１２５は表示データ１１２を順
次ラッチするラッチ回路、１２６はラッチ回路１２５で
ラッチした表示データ、１２７は表示データ１２６を表
示タイミング信号１１３で同時にラッチするラッチ回
路、１２８はラッチ回路１２７でラッチした表示データ
である。
【０１７２】１２９は９レベルの基準電圧１１５から６
４レベルの階調電圧を生成し、表示データに対応した１
レベルの階調電圧を出力する階調電圧生成回路、１３０
は階調電圧生成回路１２９で生成した階調電圧、１３１
は交流化信号１２０、１２１に対応して反転基準電圧１
１９を基準として階調電圧１３０を反転または非反転し
て出力する出力回路であり、制御信号１２２で出力電流
を制御する。１３２は液晶駆動電圧である。１３３は走
査回路、１３４は走査回路１３３で順次選択されるゲー
ト駆動信号、１３５は６４０ドット×４８０ラインの液
晶パネルである。
【０１７３】図１６において、９０１−１から９０１−
２４０はラッチ信号１２４で表示データをラッチするそ
れぞれ６ビットのラッチ回路、９０２−１から９０２−
２４０は表示タイミング信号１１３で同時にラッチする
それぞれ６ビットのラッチ回路、９０３は９レベルの基
準電圧１１５から６４レベルの階調電圧を生成する階調
電圧生成回路、９０４は階調電圧生成回路９０３で生成
した６４レベルの階調電圧、９０５−１から９０５−２
４０は各出力毎に表示データ１２８に対応して階調電圧
９０４から１レベルを選択する選択回路、９０６−１か
ら９０６−２４０は各出力毎に交流化信号１２０または
１２１に対応して階調電圧１３０を反転基準電圧１１９
を基準に反転または非反転して出力する出力回路、１３
２は液晶駆動電圧である。
【０１７４】図１８において、１１０１は反転増幅回
路、１１０２は反転電圧、１１０３は選択回路、１１０
４は選択回路１１０３で選択された出力電圧、１１０５
は出力バッファ回路である。
【０１７５】図１９において、１２０１は差動増幅回
路、１２０２、１２０３は電流増幅回路、１２０４は電
流増幅回路１２０３を制御信号１２２で有効にする選択
回路である。
【０１７６】次に、データドライバの動作について説明
する。図１５においてデータドライバ１０９−１から１
０９−８は出力数が２４０であり、液晶パネル１３５は
解像度６４０×ＲＧＢ×４８０画素であるためデータド
ライバは８個必要となる。タイミング制御回路１１０で
は、システムから転送される３画素、各階調６ビットの
合計１８ビットの表示データ１０１、水平同期信号、表
示データ転送クロック等の制御信号群からデータドライ
バ内部の制御信号の生成やタイミング制御を行う。表示
データ１０１はタイミング制御回路１１０でデータドラ
イバ内部のタイミングに制御され表示データ１１２とし
てラッチ回路１２５に転送される。ラッチアドレス制御
回路１２３では、タイミング制御回路１１０でデータド
ライバ内部のタイミングに制御された制御信号群１１１
から表示データ１１２に同期したラッチ信号１２４を生
成し、順次表示データ１１２をラッチ回路１２５にラッ
チする。
【０１７７】ラッチ回路１２５は１出力あたり６ビッ
ト、２４０出力分のラッチ回路を持ち、データドライバ
１０９−１から１０９−８で１水平ライン分の表示デー
タを順次ラッチすることができる。ラッチ回路１２５で
ラッチした表示データ１２６は走査回路１３３のから出
力されるゲート選択信号１３４に同期した表示タイミン
グ信号１１３で１水平ライン分同時に、ラッチ回路１２
７にラッチする。ラッチ回路１２７は１出力あたり６ビ
ット、２４０出力分のラッチ回路を持ち、データドライ
バ１０９−１から１０９−８で１水平ライン分の表示デ
ータを同時にラッチすることができる。ラッチ回路１２
７でラッチした表示データ１２８は階調電圧生成回路１
２９に転送される。電源回路１０３では、階調電圧生成
のための９レベルの基準信号１０４と階調電圧を交流化
のために反転する反転基準電圧１０５を生成する。バッ
ファ回路１１４では、電源回路１０３から入力された基
準電圧１０４、反転基準電圧１０５をバッファし基準電
圧１１５、反転基準電圧１１９として階調電圧生成回路
１２９と出力回路に出力される。
【０１７８】階調電圧生成回路１２９では、基準電圧１
１５から６４レベルの階調電圧を生成し、各出力毎に表
示データに対応した階調電圧を１レベル選択し、出力回
路１３１に出力する。交流化信号１０６は、交流化のタ
イミングを指示する信号で、選択信号１０７は交流化の
タイミングを出力毎に変えるか否かを選択する信号で、
交流化信号１１７は交流化信号１０６を選択信号１０７
に対応して反転または非反転した信号である。制御信号
１０８は出力回路１３１の駆動制御を行う信号である。
表示データ１０１、制御信号群１０２、基準電圧１０
４、反転基準電圧１０５、交流化信号１０６、選択信号
１０７、制御信号１０８の入力信号レベルはすべて０Ｖ
から５Ｖの信号レベルである。一方、液晶駆動電圧は交
流駆動を行うため１５Ｖ程度が必要である。
【０１７９】従って、液晶駆動電圧を出力する出力回路
は高耐圧プロセス（１５Ｖ耐圧）を用いる必要があり、
レベルシフタ１１８は交流化信号１０６、１１７、制御
信号１０８を高耐圧信号レベルにレベル変換して出力回
路１３１に出力する。出力回路１３１では、階調電圧１
３０を交流化信号１２０、１２１に対応して、反転基準
電圧１０５に対して反転または非反転して、液晶駆動電
圧１３２としてバッファ出力する。走査回路１３３は、
液晶パネル１３５を１ライン毎に順次選択するゲート選
択信号１３４を生成し、ゲート選択信号１３４に同期し
て出力される液晶駆動電圧１３２により液晶パネル１３
５が駆動され、正極性または負極性の６４レベルの階調
電圧の内、表示データに対応した液晶駆動電圧の表示を
行うことができる。
【０１８０】次に、図１６、図１７、図１８、図１９、
図２０、図２１、図２２、図２３を用いて本発明のデー
タドライバの構成と動作を詳細に説明する。
【０１８１】図１６はデータドライバ１０９−１の詳細
なブロック図で、表示データ１０１はラッチアドレス制
御回路１２３で生成したラッチ信号１２４で３画素毎に
順次ラッチ回路１２５にラッチする。ラッチ回路１２５
では、まず最初に３画素に対応した６ビットラッチ回路
９０１−１、９０１−２、９０１−３に表示データ１１
２がラッチされ、次に次の３画素に対応した６ビットラ
ッチ回路９０１−４、９０１−５、９０１−６に表示デ
ータ１１２がラッチされ、同様に順次３画素毎、１８ビ
ットの表示データをラッチし最後に６ビットラッチ回路
９０１−２３８、９０１−２３９、９０１−２４０に表
示データ１１２をラッチする。
【０１８２】そして、８個のデータドライバが順次表示
データをラッチし、１ライン分の表示データをラッチす
る。ラッチ回路１２５にラッチした表示データ１２６は
表示タイミング信号１１３で１ライン分同時にラッチ回
路１２７にラッチする。また、基準電圧１０４は９レベ
ルの基準電圧であり、バッファ回路１１４でバッファし
て基準電圧１１５として出力される。そして、階調電圧
生成回路９０３では、９レベルの基準電圧１１５から６
４レベルの階調電圧を生成する。
【０１８３】ここで図１７を用いて階調電圧生成回路９
０３について詳しく説明する。階調電圧生成回路９０３
は、バッファ回路１１４でバッファされた９レベルの基
準電圧１１５（Ｖ８からＶ０）を抵抗素子を用いて分圧
し、各基準電圧間を８分圧し、合計６４レベルの階調電
圧９０４（ＶＧ６３からＶＧ０）を生成する。また、反
転基準電圧１０５についてもバッファ回路１１４でバッ
ファされ反転基準電圧１１９として出力される。
【０１８４】再び図１６に戻り、階調電圧９０４は各出
力に対応した階調電圧選択回路９０５−１から９０５−
２４０に入力する。各階調電圧選択回路９０５−１から
９０５−２４０では、各出力に対応した表示データ１２
８に対応して表示データをデコードし、６４レベルの階
調電圧９０４から１レベルを選択回路で選択し階調電圧
１３０として出力される。つまり、電圧レベル０Ｖから
５Ｖの基準電圧１０４から０Ｖから５Ｖの６４レベルの
階調電圧９０４を生成し、その中から表示データに対応
した階調電圧１３０を出力毎に選択出力する。この階調
電圧１３０は同じ表示データに対して正極性、負極性に
交流駆動する正極性の液晶駆動電圧に対応している。
【０１８５】また、交流化信号１０６と選択信号１０７
はＥＯＲ回路１１６に入力され、選択信号１０７が”Ｌ
ｏｗ”レベルのとき交流化信号１０６は反転されずに出
力され、選択信号１０７が”Ｈｉｇｈ”レベルのとき交
流化信号１０６は反転されて出力される。つまり、交流
化信号１１７は、選択信号１０７が”Ｌｏｗ”レベルの
とき交流化信号１０６と同じ信号で、選択信号１０７
が”Ｈｉｇｈ”レベルのとき交流化信号１０６の反転信
号となる。制御信号１０８は出力回路９０６−１から９
０６−２４０の駆動電流の制御を指示する信号である。
交流化信号１０６、１１７、制御信号１０８は、液晶駆
動電圧レベル（５Ｖから−１０Ｖ）で動作する出力回路
１３１の信号レベルに電圧を合わせるためレベルシフタ
回路１１８でレベルシフトされ、それぞれ交流化信号１
２０、１２１、制御信号１２２として出力される。
【０１８６】出力回路１３１では、各出力に対応した出
力回路９０６−１から９０６−２４０で、正極性の階調
電圧１３０、反転基準電圧１１９、交流化信号１２０、
１２１と制御信号１２２が入力され、交流化信号に対応
して反転基準電圧１１９を基準に階調電圧１３０を反転
または非反転して出力し、液晶パネルを駆動する。ここ
で図１８を用いて、出力回路９０６−１について詳しく
説明する。出力回路９０６−１は反転増幅回路１１０
１、選択回路１１０３、出力バッファ回路１１０５から
構成されており、正極性の階調電圧１３０が反転増幅回
路１１０１で反転基準電圧１１９に対して反転され反転
電圧１１０２として出力される。この反転電圧１１０２
は、正極性の階調電圧１３０を反転したものであり、同
じ表示データに対して正極性、負極性に交流駆動する負
極性の液晶駆動電圧に対応している。
【０１８７】そして、階調電圧１３０と反転電圧１１０
２は交流化信号１２０に対応して選択回路１１０３でど
ちらか一方が選択され出力電圧１１０４として出力さ
れ、出力バッファ回路１１０５でバッファされ液晶パネ
ル１３５を駆動する。図２０を用いて交流出力電圧のタ
イミングについて詳しく説明する。交流化信号１２０、
１２１はそれぞれデータドライバ出力の偶数番目出力、
奇数番目出力に１出力おきに対応している。従って、選
択信号１０７を”Ｈｉｇｈ”レベルにすると交流化信号
１２０、１２１は互いに反転した信号となるため、偶数
番目出力と奇数番目出力では互いに交流化のタイミング
が異なる。つまり、偶数番目出力が正極性の出力のと
き、奇数番目出力は負極性の出力、逆に偶数番目出力が
負極性の出力のとき、奇数番目出力は正極性の出力とな
る。また、選択信号１０７を”Ｌｏｗ”レベルにすると
交流化信号１２０、１２１は同極性の信号となるため、
偶数番目出力と奇数番目出力では交流化のタイミングが
同じになる。つまり、偶数番目出力が正極性の出力のと
き、奇数番目出力も正極性の出力、逆に偶数番目出力が
負極性の出力のとき、奇数番目出力も負極性の出力とな
る。そして、正極性、負極性の階調電圧は反転基準電圧
１１９（Ｖｃｅｎ）に対称に反転している。
【０１８８】また、図１９に出力バッファ回路の構成図
を示す。出力バッファ回路１１０５は出力電圧１１０４
を差動増幅回路１２０１で受けて、液晶パネル１３５を
駆動するために電流増幅回路１２０２、１２０３で電流
を増幅して出力するボルテージフォロア回路である。制
御信号１２２は電流増幅回路１２０３を制御する信号
で、制御信号１２２を”Ｈｉｇｈ”レベルにすることで
電流増幅回路１２０３を有効にし、電流増幅回路１２０
２と合わせて大電流を出力することができ、制御信号１
２２を”Ｌｏｗ”レベルにすることで電流増幅回路１２
０３を無効にし、電流増幅回路１２０２のみで電流を出
力することができる。これにより、大出力電流が必要な
期間は、電流増幅回路１２０２、１２０３で電流増幅を
行い、大出力電流が必要でない期間は、電流増幅回路１
２０３を無効にし電流増幅回路１２０２のみで電流増幅
することで、電流増幅回路での消費電力を小さくするこ
とができる。
【０１８９】さらに、図１５、図１６のデータドライバ
の点線で囲んだ回路は、高耐圧プロセス（耐圧１５Ｖ）
であり、その他の回路部分は低耐圧プロセス（耐圧５
Ｖ）である。図２１に示すように、入力信号は全て低耐
圧プロセスの動作範囲である５ＶからＧＮＤとすること
で、タイミング制御回路１１０、ラッチアドレス制御回
路１２３、ラッチ回路１２５、１２７、階調電圧生成回
路１２９をゲート長の小さい低耐圧プロセスとし、出力
回路１３１のみをゲート長の大きな高耐圧プロセスとす
ることでチップ面積を小さくすることができる。現在、
低耐圧プロセス（耐圧５Ｖから３Ｖ程度）は最新の微細
プロセスであるゲート長１．０μｍから０．６μｍ程度
であり、高耐圧プロセス（耐圧３０Ｖから１０Ｖ程度）
はゲート長５μｍから２μｍ程度である。
【０１９０】従って、低耐圧プロセスより高耐圧プロセ
スの方が、同程度の能力の素子では、素子面積が数倍大
きくなる。また、一般に出力回路は、静電破壊やラッチ
アップ対策のため低耐圧プロセスであってもゲート長が
大きく設計する。従って、本実施例のデータドライバの
ように出力回路のみを高耐圧プロセスを用いることで、
低耐圧プロセスのデータドライバに比べチップ面積の増
加を極力小さくすることができ低価格化を図ることがで
きる。
【０１９１】以上述べた本実施例のデータドライバを用
いた液晶ディスプレイでは、図２２に示すようにデータ
ドライバを液晶パネルの片側に配置した場合でも、列毎
反転駆動が可能となり、高画質表示を行うことができ
る。また、図２３に示すように、ライン毎に交流化する
ことで列毎反転駆動が可能となり、さらなる高画質表示
を行うことができる。さらに、選択信号１０７の設定を
変えることで共通電極駆動にも対応できる。
【０１９２】また、本実施例では、データドライバとし
て２４０出力のデータドライバについて説明したが、１
９２出力や１６０出力のデータドライバについても、ラ
ッチアドレス制御回路やラッチ回路を出力数に対応した
構成にすることで容易に実現できる。また、プロセスの
耐圧についても、本実施例では低耐圧プロセスを５Ｖ耐
圧、高耐圧プロセスを１５Ｖ耐圧として説明したが、低
耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等の、高
耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐圧等の
プロセスを用いた場合についても本実施例と同様な効果
を得ることができる。
【０１９３】次に、本実施例の走査ドライバについて、
図２４、図２５、図２６、図２７を用いて説明する。図
２４、図２５はデータドライバ、走査ドライバの動作電
圧レベルを示す図で、図２６、図２７はレベルシフト回
路の構成図である。
【０１９４】図２４に示すように、データドライバと走
査ドライバの動作電圧レベルは異なる。走査ドライバか
ら出力されるゲート選択信号は液晶パネルのＴＦＴの特
性から、データドライバから出力する液晶印加電圧に対
して上下に約３Ｖ程度大きな電圧を与える必要がある。
走査ドライバのデジタル信号の動作レベルはＶＣＣ−Ｖ
ＤＤ間の５Ｖであるため、データドライバと走査ドライ
バのデジタル系の入力信号の電圧レベルに差が生じる。
従来の液晶パネルではデジタル系の信号レベルをデータ
ドライバの信号レベルとし、信号本数の少ない走査ドラ
イバの入力信号は外付け回路でレベルシフトして信号レ
ベルを合わせ走査ドライバに入力していた。これは液晶
ディスプレイの周辺回路規模を大きくする要因となって
いた。
【０１９５】本実施例では、走査ドライバの入力信号の
入力段にレベルシフト回路を内蔵することで、周辺回路
の回路規模の削減を可能とする。図２６はレベルシフト
回路の構成例である。図２６において、１９０１は反転
増幅回路を用いた１信号のレベルシフト回路、１９０２
は入力信号、１９０３は反転増幅する反転基準電圧、１
９０４は入力信号１９０２を反転してレベルシフトした
信号である。このレベルシフト回路１９０１では、入力
信号の電圧レベルに合わせて反転基準信号１９０３を設
定することで、種々の入力電圧レベルに対応することが
できる。また、図２７はレベルシフト回路の他の構成例
である。図２７において、２００１はレベルシフト回
路、２００２は入力信号、２００３は入力信号２００２
を非反転してレベルシフトした信号、２００４、２００
５はインバータ回路である。
【０１９６】インバータ回路２００４はスレシュホルド
電圧を入力信号レベルの真ん中に設定し、振幅レベルは
ＶＣＣ−ＶＳＳである。インバータ回路２００５の振幅
レベルはＶＣＣ−ＶＳＳである。このレベルシフト回路
２００１では、レベルシフト回路１９０１のように基準
電圧が必要でなく、反転、非反転のレベルシフトした信
号を出力することができる。
【０１９７】また、図２５に示すように、入力信号をＶ
ＣＣ−ＶＳＳレベルにレベルシフトして、ＶＣＣ−ＶＳ
Ｓの振幅レベルで回路動作を行うことでも周辺回路の回
路規模の削減が可能である。これは走査ドライバの入力
信号の入力段に、スレシュホルド電圧を入力信号レベル
の真ん中に設定したインバータ回路を設けることで実現
可能である。
【０１９８】以上、本実施例では、データドライバに関
しても、９本の液晶基準電圧１０４はデータドライバの
入力段にバッファ回路を内蔵しているため、駆動電流が
少なく電源回路１０３の回路規模を小さくすることがで
きる。
【０１９９】本発明の９レベルの基準電圧から６４階調
表示を行うデータドライバを用いた第７の実施例につい
て、図１５、図２０、図２１、図２２、図２３、図２
４、図２５、図２６、図２７、図２８、図２９、図３０
を用いて説明する。本実施例は、第６の実施例と階調電
圧生成回路が異なり、他の回路は同様である。なお、第
６の実施例と同様、本実施例でもデータドライバはＬＳ
Ｉ化されているものとする。
【０２００】図２８はデータドライバのブロック図、図
２９はデータドライバの階調電圧生成回路のブロック
図、図３０はデータドライバの出力回路のブロック図で
ある。
【０２０１】図２８において、２１０１−１から２１０
１−２４０は各出力毎に表示データ１２８に対応して基
準電圧１１５から１レベルを選択する選択回路、２１０
２−１から２１０２−２４０は各出力毎に交流化信号１
２０または１２１に対応して階調電圧１３０を反転基準
電圧１１９を基準に反転または非反転して出力する出力
回路、１３２は液晶駆動電圧である。
【０２０２】図２９において、２２０１は表示データ１
２８をデコードするデコーダ、２２０２はデコーダ２２
０１でデコードした表示データ上位３ビットのデコード
信号、２２０３はデコーダ２２０１でデコードした表示
データ下位３ビットのデコード信号、２２０４はデコー
ド信号２２０２で９レベルの基準電圧１１５の内Ｖ８か
らＶ１の８レベルから１レベルを選択する選択回路、２
２０５はデコード信号２２０２で９レベルの基準電圧１
１５の内Ｖ７からＶ０の８レベルから１レベルを選択す
る選択回路、２２０６、２２０７はそれぞれ選択回路２
２０４、２２０５で選択した選択電圧、２２０８は選択
電圧２２０６、２２０７の電圧間を８個の抵抗素子で８
分圧する分圧回路、２２０９は分圧回路２２０８で分圧
された８レベルの階調電圧、２２１０はデコード信号２
２０３で８レベルの階調電圧２２０９から１レベルを選
択する選択回路である。
【０２０３】図３０において、２３０１は非反転増幅回
路、２３０２は反転増幅回路、２３０３は非反転増幅回
路２３０１で増幅した正転電圧、２３０４は反転増幅回
路２３０２で増幅した反転電圧、２３０５は選択回路で
ある。
【０２０４】次に、データドライバの動作について説明
する。図１５においてデータドライバ１０９−１から１
０９−８は出力数が２４０であり、液晶パネル１３５は
解像度６４０×ＲＧＢ×４８０画素であるためデータド
ライバは８個必要となる。タイミング制御回路１１０で
は、システムから転送される３画素、各階調６ビットの
合計１８ビットの表示データ１０１、水平同期信号、表
示データ転送クロック等の制御信号群からデータドライ
バ内部の制御信号の生成やタイミング制御を行う。表示
データ１０１はタイミング制御回路１１０でデータドラ
イバ内部のタイミングに制御され表示データ１１２とし
てラッチ回路１２５に転送される。ラッチアドレス制御
回路１２３では、タイミング制御回路１１０でデータド
ライバ内部のタイミングに制御された制御信号群１１１
から表示データ１１２に同期したラッチ信号１２４を生
成し、順次表示データ１１２をラッチ回路１２５にラッ
チする。
【０２０５】ラッチ回路１２５は１出力あたり６ビッ
ト、２４０出力分のラッチ回路を持ち、データドライバ
１０９−１から１０９−８で１水平ライン分の表示デー
タを順次ラッチすることができる。ラッチ回路１２５で
ラッチした表示データ１２６は走査回路１３３のから出
力されるゲート選択信号１３４に同期した表示タイミン
グ信号１１３で１水平ライン分同時に、ラッチ回路１２
７にラッチする。ラッチ回路１２７は１出力あたり６ビ
ット、２４０出力分のラッチ回路を持ち、データドライ
バ１０９−１から１０９−８で１水平ライン分の表示デ
ータを同時にラッチすることができる。ラッチ回路１２
７でラッチした表示データ１２８は階調電圧生成回路１
２９に転送される。電源回路１０３では、階調電圧生成
のための９レベルの基準信号１０４と階調電圧を交流化
のために反転する反転基準電圧１０５を生成する。
【０２０６】バッファ回路１１４では、電源回路１０３
から入力された基準電圧１０４、反転基準電圧１０５を
バッファし基準電圧１１５、反転基準電圧１１９として
階調電圧生成回路１２９と出力回路に出力される。階調
電圧生成回路１２９では、基準電圧１１５から６４レベ
ルの階調電圧を生成し、各出力毎に表示データに対応し
た階調電圧を１レベル選択し、出力回路１３１に出力す
る。交流化信号１０６は、交流化のタイミングを指示す
る信号で、選択信号１０７は交流化のタイミングを出力
毎に変えるか否かを選択する信号で、交流化信号１１７
は交流化信号１０６を選択信号１０７に対応して反転ま
たは非反転した信号である。制御信号１０８は出力回路
１３１の駆動制御を行う信号である。表示データ１０
１、制御信号群１０２、基準電圧１０４、反転基準電圧
１０５、交流化信号１０６、選択信号１０７、制御信号
１０８の入力信号レベルはすべて０Ｖから５Ｖの信号レ
ベルである。
【０２０７】一方、液晶駆動電圧は交流駆動を行うため
１５Ｖ程度が必要である。従って、液晶駆動電圧を出力
する出力回路は高耐圧プロセス（１５Ｖ耐圧）を用いる
必要があり、レベルシフタ１１８は交流化信号１０６、
１１７、制御信号１０８を高耐圧信号レベルにレベル変
換して出力回路１３１に出力する。出力回路１３１で
は、階調電圧１３０を交流化信号１２０、１２１に対応
して、反転基準電圧１０５に対して反転または非反転し
て、液晶駆動電圧１３２としてバッファ出力する。走査
回路１３３は、液晶パネル１３５を１ライン毎に順次選
択するゲート選択信号１３４を生成し、ゲート選択信号
１３４に同期して出力される液晶駆動電圧１３２により
液晶パネル１３５が駆動され、正極性または負極性の６
４レベルの階調電圧の内、表示データに対応した液晶駆
動電圧の表示を行うことができる。
【０２０８】次に、図２８、図２９、図３０、図２０、
図２１、図２２、図２３を用いて本発明のデータドライ
バの構成と動作を詳細に説明する。
【０２０９】図２８はデータドライバ１０９−１の詳細
なブロック図で、表示データ１０１はラッチアドレス制
御回路１２３で生成したラッチ信号１２４で３画素毎に
順次ラッチ回路１２５にラッチする。ラッチ回路１２５
では、まず最初に３画素に対応した６ビットラッチ回路
９０１−１、９０１−２、９０１−３に表示データ１１
２がラッチされ、次に次の３画素に対応した６ビットラ
ッチ回路９０１−４、９０１−５、９０１−６に表示デ
ータ１１２がラッチされ、同様に順次３画素毎、１８ビ
ットの表示データをラッチし最後に６ビットラッチ回路
９０１−２３８、９０１−２３９、９０１−２４０に表
示データ１１２をラッチする。
【０２１０】そして、８個のデータドライバが順次表示
データをラッチし、１ライン分の表示データをラッチす
る。ラッチ回路１２５にラッチした表示データ１２６は
表示タイミング信号１１３で１ライン分同時にラッチ回
路１２７にラッチする。また、基準電圧１０４は９レベ
ルの基準電圧であり、バッファ回路１１４でバッファし
て基準電圧１１５として出力される。また、反転基準電
圧１０５についてもバッファ回路１１４でバッファされ
反転基準電圧１１９として出力される。
【０２１１】基準電圧１１５は各出力に対応した階調電
圧生成回路２１０１−１から２１０１−２４０に入力す
る。各階調電圧生成回路２１０１−１から２１０１−２
４０では、各出力に対応した表示データ１２８と基準電
圧１１５から表示データに対応した階調電圧を生成し階
調電圧１３０として出力する。
【０２１２】ここで、図２９を用いて階調電圧生成回路
２１０１について詳しく説明する。６４階調を表わす６
ビット表示データ１２８はデコーダ２２０１で、上位３
ビットと下位３ビットをそれぞれ独立してデコードし、
上位３ビットの８本のデコード信号２２０２は選択回路
２２０４、２２０５に入力し、下位３ビットの８本のデ
コード信号２２０３は選択回路２２１０に入力する。選
択回路２２０４では９レベルの基準電圧１１５（Ｖ８か
らＶ０）の内Ｖ８からＶ１の８レベルから１レベルをデ
コード信号２２０２に対応して選択し、２２０５では９
レベルの基準電圧１１５（Ｖ８からＶ０）の内Ｖ７から
Ｖ０の８レベルから１レベルをデコード信号２２０２に
対応して選択する。選択回路２２０４、２２０５でそれ
ぞれ選択される選択電圧２２０６、２２０７の組合せは
Ｖ８−Ｖ７、Ｖ７−Ｖ６、Ｖ６−Ｖ５、Ｖ５−Ｖ４、Ｖ
４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１、Ｖ１−Ｖ０とす
る。
【０２１３】そして、分圧回路２２０８では選択電圧２
２０６、２２０７の電圧間を８分圧し、選択電圧間に８
レベルの階調電圧を生成する。選択回路２２１０では、
分圧回路で生成した８レベルの階調電圧２２０９をデコ
ード信号２２０３に対応して１レベルを選択し、階調電
圧１３０として出力する。このように、選択電圧２２０
６、２２０７の８組の組合せとそれぞれを８分圧するこ
とで合計６４レベルの階調電圧を生成することができ
る。つまり、電圧レベル０Ｖから５Ｖの基準電圧１０４
から０Ｖから５Ｖの６４レベルの階調電圧を生成し、そ
の中から表示データに対応した階調電圧１３０を出力毎
に選択出力する。この階調電圧１３０は同じ表示データ
に対して正極性、負極性に交流駆動する正極性の液晶駆
動電圧に対応している。
【０２１４】また、交流化信号１０６と選択信号１０７
はＥＯＲ回路１１６に入力され、選択信号１０７が”Ｌ
ｏｗ”レベルのとき交流化信号１０６は反転されずに出
力され、選択信号１０７が”Ｈｉｇｈ”レベルのとき交
流化信号１０６は反転されて出力される。つまり、交流
化信号１１７は、選択信号１０７が”Ｌｏｗ”レベルの
とき交流化信号１０６と同じ信号で、選択信号１０７
が”Ｈｉｇｈ”レベルのとき交流化信号１０６の反転信
号となる。制御信号１０８は出力回路２１０２−１から
２１０２−２４０の駆動電流の制御を指示する信号であ
る。交流化信号１０６、１１７、制御信号１０８は、液
晶駆動電圧レベル（５Ｖから−１０Ｖ）で動作する出力
回路１３１の信号レベルに電圧を合わせるためレベルシ
フタ回路１１８でレベルシフトされ、それぞれ交流化信
号１２０、１２１、制御信号１２２として出力される。
【０２１５】出力回路１３１では、各出力に対応した出
力回路２１０２−１から２１０２−２４０で、正極性の
階調電圧１３０、反転基準電圧１１９、交流化信号１２
０、１２１と制御信号１２２が入力され、交流化信号に
対応して反転基準電圧１１９を基準に階調電圧１３０を
反転または非反転して出力し、液晶パネルを駆動する。
ここで図３０を用いて、出力回路２１０２−１について
詳しく説明する。出力回路２１０２−１は非反転増幅回
路２３０１、反転増幅回路２３０２、選択回路２３０５
から構成されている。正極性の階調電圧１３０が非反転
増幅回路２３０１で増幅され正転電圧２３０３として出
力され、反転増幅回路２３０２で反転基準電圧１１９に
対して反転され反転電圧２３０４として出力される。
【０２１６】この反転電圧１１０２は、正極性の階調電
圧１３０を反転したものであり、同じ表示データに対し
て正極性、負極性に交流駆動する負極性の液晶駆動電圧
に対応している。そして、正転電圧２３０３と反転電圧
２３０４は交流化信号１２０に対応して選択回路２３０
５でどちらか一方が選択され出力電圧１３２として出力
され、液晶パネル１３５を駆動する。図２０を用いて交
流出力電圧のタイミングについて詳しく説明する。交流
化信号１２０、１２１はそれぞれデータドライバ出力の
偶数番目出力、奇数番目出力に１出力おきに対応してい
る。従って、選択信号１０７を”Ｈｉｇｈ”レベルにす
ると交流化信号１２０、１２１は互いに反転した信号と
なるため、偶数番目出力と奇数番目出力では互いに交流
化のタイミングが異なる。
【０２１７】つまり、偶数番目出力が正極性の出力のと
き、奇数番目出力は負極性の出力、逆に偶数番目出力が
負極性の出力のとき、奇数番目出力は正極性の出力とな
る。また、選択信号１０７を”Ｌｏｗ”レベルにすると
交流化信号１２０、１２１は同極性の信号となるため、
偶数番目出力と奇数番目出力では交流化のタイミングが
同じになる。つまり、偶数番目出力が正極性の出力のと
き、奇数番目出力も正極性の出力、逆に偶数番目出力が
負極性の出力のとき、奇数番目出力も負極性の出力とな
る。そして、正極性、負極性の階調電圧は反転基準電圧
１１９（Ｖｃｅｎ）に対称に反転している。
【０２１８】さらに、第６の実施例と同様に図１５、図
２８のデータドライバの点線で囲んだ回路は、高耐圧プ
ロセス（耐圧１５Ｖ）であり、その他の回路部分は低耐
圧プロセス（耐圧５Ｖ）である。図２１に示すように、
入力信号は全て低耐圧プロセスの動作範囲である５Ｖか
らＧＮＤとすることで、タイミング制御回路１１０、ラ
ッチアドレス制御回路１２３、ラッチ回路１２５、１２
７、階調電圧生成回路１２９をゲート長の小さい低耐圧
プロセスとし、出力回路１３１のみをゲート長の大きな
高耐圧プロセスとすることでチップ面積を小さくするこ
とができる。現在、低耐圧プロセス（耐圧５Ｖから３Ｖ
程度）は最新の微細プロセスであるゲート長１．０μｍ
から０．６μｍ程度であり、高耐圧プロセス（耐圧３０
Ｖから１０Ｖ程度）はゲート長５μｍから２μｍ程度で
ある。
【０２１９】従って、低耐圧プロセスより高耐圧プロセ
スの方が、同程度の能力の素子では、素子面積が数倍大
きくなる。また、一般に出力回路は、静電破壊やラッチ
アップ対策のため低耐圧プロセスであってもゲート長を
大きく設計する。従って、本実施例のデータドライバの
ように出力回路のみを高耐圧プロセスを用いることで、
低耐圧プロセスのデータドライバに比べチップ面積の増
加を極力小さくすることができ低価格化を図ることがで
きる。
【０２２０】以上述べた本実施例のデータドライバを用
いた液晶ディスプレイでは、第６の実施例と同様に、図
２２に示すようにデータドライバを液晶パネルの片側に
配置した場合でも、列毎反転駆動が可能となり、高画質
表示を行うことができる。また、図２３に示すように、
ライン毎に交流化することで列毎反転駆動が可能とな
り、さらなる高画質表示を行うことができる。さらに、
選択信号１０７の設定を変えることで共通電極駆動にも
対応できる。
【０２２１】また、本実施例では、データドライバとし
て２４０出力のデータドライバについて説明したが、１
９２出力や１６０出力のデータドライバについても、ラ
ッチアドレス制御回路やラッチ回路を出力数に対応した
構成にすることで容易に実現できる。また、プロセスの
耐圧についても、本実施例では低耐圧プロセスを５Ｖ耐
圧、高耐圧プロセスを１５Ｖ耐圧として説明したが、低
耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等の、高
耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐圧等の
プロセスを用いた場合についても本実施例と同様な効果
を得ることができる。
【０２２２】また、本実施例の走査ドライバについては
第６の実施例と同様に入力信号の入力段に図２６、図２
７に示したレベルシフト回路を設けることで、周辺回路
の回路規模を小さくすることができる。
【０２２３】また、本実施例でも第６の実施例と同様
に、データドライバに関しても、９本の液晶基準電圧１
０４はデータドライバの入力段にバッファ回路を内蔵し
ているため、駆動電流が少なく電源回路１０３の回路規
模を小さくすることができる。
【０２２４】第６、第７の実施例では６４階調のデータ
ドライバにについて述べたが、表示データを１画素あた
り６ビットから８ビットにし、ラッチ回路の構成を構成
を１出力当たり８ビットとし、階調電圧生成回路の構成
を２５６階調に対応するように変えることで、２５６階
調やその他の階調数のデータドライバに対しても容易に
実現することができる。
【０２２５】さらに、上述した第６、第７の実施例の低
消費電力化と、小チップサイズ化を実現する出力回路の
例を、図３１、図３２を用いて説明する。図３１は出力
波形のタイミングを示す図、図３２は出力回路のブロッ
ク図である。
【０２２６】上述の第６、第７の実施例では、１出力ご
とに正転，反転アンプ回路１組が必要であった。これに
対し、この図３２の例では、正転，反転アンプ回路１組
を２出力で共有することで、チップサイズを小さくする
ことができる。
【０２２７】図３２において、セレクタ３８０１は、階
調電圧１３０−１〜１３０−２４０のなかから、隣合う
出力に対応した階調電圧を選択する。
【０２２８】正転アンプ回路および反転アンプ回路３８
０２は、セレクタ３８０１で選択した階調電圧を、反転
または正転し出力する。これらの動作を、出力端子Ｙ
１，Ｙ２を例に採って詳細に説明する。
【０２２９】セレクタ３８０１−１は、出力端子Ｙ１に
対応した階調電圧１３０−１と、出力端子Ｙ２に対応し
た階調電圧１３０−２とのうちのいずれかを選択し、正
転アンプ回路３８０２−１に出力する。同様に、セレク
タ３８０１−２は、出力端子Ｙ１に対応した階調電圧１
３０−１と、出力端子Ｙ２に対応した階調電圧１３０−
２とのうちのいずれかを選択し、反転アンプ回路３８０
２−２に出力する。
【０２３０】また、セレクタ３８０３−１は、正転アン
プ回路３８０２−１の出力と反転アンプ回路３８０２−
２の出力とのうちのいずれか選択し、該選択した方の出
力を、出力端子Ｙ１に出力する。同様に、セレクタ３８
０３−２は、正転アンプ回路３８０２−１の出力と反転
アンプ回路３８０２−２の出力とのうちのいずれか選択
し、該選択した方の出力を、出力端子Ｙ２にそれぞれ出
力する。
【０２３１】セレクタ３８０１，３８０３による選択状
態は、交流化信号１０６に同期して切り替わる選択信号
３８００５によって制御されている。出力端子Ｙ１に階
調電圧１３０−１が正転出力されるときには、出力端子
Ｙ２には階調電圧１３０−２が反転基準電圧１１９に対
して反転出力される。逆に、出力端子Ｙ１に階調電圧１
３０−１が反転基準電圧１１９に対して反転出力される
時には、出力端子Ｙ２には階調電圧１３０−２が正転出
力される。このように動作することで、隣合う出力端子
ごとに交流タイミングが逆になっている液晶駆動電圧を
出力することができる。
【０２３２】さらに、図３１に示すように、液晶印加電
圧を出力する前に、イコライズ期間を設ける。該イコラ
イズ期間には、スイッチ回路３８０４−１〜３８０４−
２４４０で出力をハイインピーダンス状態にし、隣合う
出力端子をスイッチ回路３８０５−１〜３３８０５−２
４０を通じて接続する。これにより、液晶パネルのデー
タ線上に存在する正極性，負極性の電荷で、１０Ｖレベ
ルへのプリチャージ動作を補助することができる。つま
り、液晶パネル内の残留電荷を利用することで液晶駆動
電力を低減できる。
【０２３３】本発明第８の実施例について、図３３、図
３４、図３５、図３６、図３７、図３８、図３９、図４
０、図４１、図４２、図４３、図４４、図４５、図４
６、図４７を用いて説明する。
【０２３４】本実施例は、９レベルの基準電圧を用いて
６４階調表示を行うデータドライバを使用した液晶表示
装置である。
【０２３５】本実施例の液晶表示装置は、図３３に示す
とおり、大きく分けて、液晶表示コントローラ１０１
と、走査回路１０５と、電源回路１０７と、データドラ
イバ１０９と、６４０×３（R、G、B）×４８０ドット
での表示が可能な液晶パネル１１１と、から構成されて
いる。
【０２３６】動作概要を説明する。
【０２３７】液晶表示コントローラ１０１は、液晶ドラ
イバ用に、システムから入力される表示データ、表示同
期信号１０２のタイミング制御を行なった上で、表示デ
ータと表示同期信号１０３としてデータドライバ１０９
に転送する。なお、表示データ１０３は、１画素当たり
階調６ビットを割り当てた、３画素分づつの合計１８ビ
ットのデータである。また、同様に、液晶コントローラ
１０１は、システムから入力される表示データ，同期信
号１０２から、表示データ，同期信号１０４を生成して
走査回路１０５へ出力する。
【０２３８】電源回路１０７は、９種類の電圧レベルの
電圧からなる基準電圧１０８を発生し、データドライバ
１０９に出力している。データドライバ１０９は、該基
準電圧１０８に基づいて階調表示用に６４階調の電圧を
生成する。そして、表示データに対応して、出力ごとに
いずれかを選択し、液晶パネル１１１へ液晶駆動電圧１
１０として出力する。
【０２３９】これと並行して走査回路１０５は、該表示
データ，同期信号１０４に従って、液晶パネル１１１を
構成しているゲート線の内の一本を順次選択してゆく。
これにより、データドライバ１０９の出力している液晶
駆動電圧１１０は、その時選択状態にされているゲート
線に対応する行の画素にのみ印加されることとなる。走
査回路１０５が選択するゲートを順次変更してゆくこと
で（すなわち、走査することで）、液晶パネル１１１全
体に画像が表示されることになる。
【０２４０】次に、上記各部ごとにその構成および動作
を詳細に説明する。
【０２４１】まず、データドライバ１０９について説明
する。
【０２４２】データドライバ１０９は、液晶表示コント
ローラ１０１等から入力される表示データ，表示同期信
号１０３，基準電圧１０８に基づいて、液晶駆動電圧１
１０を生成し、これを液晶パネル１１１に出力するもの
である。該データドライバ１０９は、２４０本の出力を
有するデータドライバ１１２を８個備えて構成される。
なお、各データドライバ１１２を、その配置位置に応じ
て、データドライバ１１２−１，データドライバ１１２
−２，・・・，データドライバ１１２−８と呼ぶ場合が
ある。
【０２４３】該データドライバ１１２は、図３３，図３
４に示すとおり、タイミング制御回路１１３、入力バッ
ファ回路１１７、ラッチアドレス制御回路１２３、ラッ
チ回路１２５、ラッチ回路１２７、階調電圧生成回路１
２９、出力回路１３１から、構成されている。
【０２４４】タイミング制御回路１１３は、表示デー
タ，同期信号１０３のタイミングを制御することで、タ
イミング信号群１１４、表示データ１１５、ライン表示
同期信号１１６を生成し、これらを、ラッチアドレス制
御回路１２３などへ出力するものである。なお、表示デ
ータ，同期信号１０３は、表示データ１１０１と、制御
信号１１０２とが含まれている。ライン表示同期信号１
１６は、ゲート選択信号１０６に同期したものである。
【０２４５】ラッチアドレス制御回路１２３は、タイミ
ング信号群１１４から、表示データ１１５に同期したラ
ッチ信号１２４を生成するものである。
【０２４６】ラッチ回路１２５は、表示データ１１５を
順次ラッチするものである。該ラッチ回路１２５は、ラ
ッチ信号１２４で、表示データ１１５をラッチするそれ
ぞれ６ビットのラッチ回路１１０７を２４０個含んで構
成されている。以下ラッチ回路１１０７をその配置位置
に応じて、ラッチ回路１１０７−１，ラッチ回路１１０
７−２等と呼ぶ。該ラッチ回路１２５は、ラッチした表
示データを、表示データ１２６として出力している。
【０２４７】ラッチ回路１２７は、表示データ１２６を
ライン表示同期信号１１６でラッチして、これを表示デ
ータ１２８として出力するものである。該ラッチ回路１
２７は、それぞれが６ビットのラッチ回路１１０８を、
２４０個備えて構成されている。各ラッチ回路１１０８
は、ライン表示同期信号１１６で同時にラッチ動作を行
うようになっている。
【０２４８】入力バッファ１１７は、アンプバッファ回
路１１０５と、レベルシフト回路１１０６とからなる。
【０２４９】アンプバッファ回路１１０５は、電源回路
１０７が生成する基準電圧１０８に含まれている９レベ
ルの基準電圧１１０３を一旦バッファした後、基準電圧
１１８として階調電圧生成回路１２９へ出力するもので
ある。また、反転基準電圧１１０４を一旦バッファした
後、反転基準電圧１１９として出力回路１３１へ出力し
ている。既に述べたとおり、基準電圧１１０３に含まれ
ている９レベルの電圧は、０Ｖから５Ｖの範囲内にあ
る。
【０２５０】レベルシフト回路１１０６は、制御信号群
１１０２に含まれている交流化信号および出力駆動制御
信号の電圧レベルを、低耐圧レベル（５Ｖ〜０Ｖ）か
ら、液晶駆動電圧レベルである高耐圧レベル（５Ｖ〜−
１０Ｖ）に変換するものである。そして、該変換後の交
流化信号を、互いに極性の異なる２つの交流化信号１２
０、１２１として出力するものである。また、変換後の
出力駆動制御信号を、制御信号１２２として出力回路１
３１に出力するものである。
【０２５１】階調電圧生成回路１２９は、９レベルの基
準電圧１１８から６４レベルの階調電圧を生成するとと
もに、この中から表示データに対応した１レベルを選択
し、これを階調電圧１３０として出力するものである。
該階調電圧生成回路１２９は、階調電圧生成回路１１０
９と、２４０個の選択回路１１１１と、からなる。
【０２５２】階調電圧生成回路１１０９は、９レベルの
基準電圧１１８から６４レベルの階調電圧１１１０を生
成するものである。図３５に示すとおり、該階調電圧生
成回路１１０９は、抵抗素子によって各基準電圧１１８
（Ｖ８〜Ｖ０）間を８分圧することで、合計６４レベル
の階調電圧１１１０（ＶＧ６３〜ＶＧ０）を生成してい
る。
【０２５３】選択回路１１１１は、図３６に示すとお
り、表示データ１２８の内容に応じて、６４レベルの階
調電圧１１１０（ＶＧ０〜ＶＧ６３）の中から各出力毎
に１レベルを選択し、該選択した階調電圧を階調電圧１
３０として出力するものである。
【０２５４】この階調電圧１３０は、正極性の液晶駆動
電圧に対応している。
【０２５５】図３４における出力回路１３１は、交流化
信号１２０，１２１に従いつつ、反転基準電圧１１９を
基準として階調電圧１３０を反転または非反転して出力
するものである。該出力回路１３１は、制御信号１２２
に従ってその出力電流を変更する出力回路１１１２を２
４０個備えて構成される。該出力回路１１１２は、交流
化信号１２０（または交流化信号１２１）に従いつつ、
反転基準電圧１１９を基準として、各出力毎に階調電圧
１３０を反転または非反転して出力するものである。該
出力回路１１１２は、図３７に示すとおり、反転増幅回
路１４０１と、選択回路１４０３と、出力バッファ回路
１４０５とから構成されている。
【０２５６】反転増幅回路１４０１は、正極性の階調電
圧１３０を、反転基準電圧１１９に対して反転し、反転
電圧１４０２として出力する。該反転電圧１４０２は、
負極性の液晶駆動電圧に対応したものである。
【０２５７】選択回路１４０３は、階調電圧１３０と反
転電圧１４０２とのうちのいずれか一方を交流化信号１
２０に従って選択し、該選択した方を出力電圧１４０４
として出力バッファ回路１４０５へ出力するようになっ
ている。
【０２５８】出力バッファ回路１４０５は、出力電圧１
４０４の電流を増幅して出力するボルテージフォロア回
路である。該出力バッファ回路１４０５は、電流増幅後
の信号を、液晶駆動電圧１３２として液晶パネル１１１
に出力している。該出力バッファ１４０５は、図３８に
示すとおり、差動増幅回路１５０１と、電流増幅回路１
５０２，１５０３と、選択回路１５０４とからなる。
【０２５９】出力バッファ１４０５は、差動増幅回路１
５０１によって出力電圧１４０４を受け、その電流を電
流増幅回路１５０２，１５０３で増幅して出力するよう
になっている。
【０２６０】電流増幅回路１５０３はレベルシフト回路
１１０６（図３４参照）を通じて入力される制御信号１
２２に従って動作している。制御信号１２２が”Ｌｏ
ｗ”レベルになると、電流増幅回路１５０３は無効にな
る。この場合には、電流増幅回路１５０２のみで電流を
出力する。制御信号１２２が”Ｈｉｇｈ”レベルになる
と、電流増幅回路１５０３は有効になる。従って、この
場合には、電流増幅回路１５０３および電流増幅回路１
５０２によって大電流を出力することができる。従っ
て、大出力電流が必要な期間には、電流増幅回路１５０
２および電流増幅回路１５０３によって電流増幅を行
い、大出力電流が必要でない期間には、電流増幅回路１
５０３を無効にし電流増幅回路１５０２のみで電流増幅
する。これにより、電流増幅回路での消費電力を小さく
することを可能としている。
【０２６１】なお、交流駆動を行うためには、液晶駆動
電圧としては１５Ｖ程度が必要である。従って、該出力
回路１３１としては高耐圧プロセス（１５Ｖ耐圧）を用
いる必要がある。
【０２６２】次に、データドライバ１０９の動作を説明
する。
【０２６３】図３３において、液晶表示コントローラ１
０１は、システムからの表示データ、表示同期信号１０
２を、液晶ドライバ用にタイミング制御を行なう。そし
て、データドライバ１０９に１８ビットの表示データ，
表示同期信号１０３として転送する。
【０２６４】タイミング制御回路１１３は、表示デー
タ，同期信号１０３を、データドライバ１０９内部の表
示データ、タイミング制御信号に制御される。
【０２６５】データドライバ１０９のラッチ回路１２５
（図３４参照）は、２４０画素分の表示データ１１５
を、３画素分づつ８０回に分けて、ラッチ信号１２４で
順次ラッチする。つまり、まず最初に、３画素に対応し
たラッチ回路１１０７−１，１１０７−２，１１０７−
３が、表示データ１１５をラッチする。続いて、次の３
画素に対応したラッチ回路１１０７−４，１１０７−
５，１１０７−６が、これに続く表示データ１１５をラ
ッチする。これ以降のラッチ回路１１０７−７〜１１０
７−２４０も、同様に順次３画素分づつ、１８ビットの
表示データ１１５をラッチしてゆく。このようにデータ
ドライバ１１２−１〜１１２−８によって、合計１９２
０画素、１ライン分の表示データがラッチされる。
【０２６６】ラッチ回路１２７は、ライン表示同期信号
１１６で１水平ライン分の表示データ１２６を同時にラ
ッチする。ラッチ回路１２７は、ラッチした表示データ
１２６を、表示データ１２８として階調電圧生成回路１
２９に転送する。
【０２６７】これと並行して、電源回路１０７（図３３
参照）は、基準電圧１０８を生成している。基準電圧１
０８には、階調電圧生成のための９レベルの基準電圧１
１０３と、と階調電圧を交流化のために反転するのに用
いられる反転基準電圧１１０４が含まれている（図３４
参照）。
【０２６８】図３４における入力バッファ回路１１７で
は、電源回路１０７から入力された基準電圧１１０３
を、バッファアンプ回路１１０５がバッファし、基準電
圧１１８として階調電圧生成回路１２９に出力する。同
様に、反転基準電圧１１０４についてもバッファアンプ
回路１１０５がバッファし、反転基準電圧１１９として
出力回路１３１に出力する。
【０２６９】さらに、入力バッファ回路１１７では、レ
ベルシフト回路１１０６が、制御信号１０３中の交流化
信号１１０２の電圧レベルを、液晶駆動レベルに合わせ
るように変換し、互いに極性の反転した交流化信号１２
０，１２１を生成する。そして、これを出力回路１３１
へ出力する。制御信号１０３中の出力制御信号について
も同様に電圧レベルを変換した後、出力駆動制御信号１
２２として出力回路１３１へ出力する。
【０２７０】階調電圧生成回路１２９の階調電圧生成回
路１１０９は、９レベルの基準電圧１１８から６４レベ
ルの階調電圧１１１０を生成する。電圧選択回路１１１
１は、この中から、表示データ１２８に対応した階調電
圧１１１０を各出力毎に１レベル選択し、それぞれ階調
電圧１３０として出力回路１３１に出力する。
【０２７１】出力回路１３１は、階調電圧１３０を交流
化信号１２０、１２１に従いつつ、反転基準電圧１０５
を基準として反転または非反転する。液晶駆動電圧１３
２として出力する。なお、該液晶駆動電圧１３２の極性
については、後ほど図４１を用いて詳細に説明する。
【０２７２】ところで、走査回路１０５は、表示同期信
号１０４の水平同期信号に同期して１ライン毎に順次ゲ
ート駆動信号１０６を生成し出力している。該ゲート駆
動信号１０６によって、液晶パネル１１１のゲート線が
１ライン順次選択状態とされている。従って、ゲート駆
動信号１０６に同期して出力される液晶駆動電圧１３２
は、その時選択状態とされているライン上の画素に印加
されることとなる。つまり、液晶パネル１１１が駆動さ
れ、正極性または負極性の６４レベルの階調電圧の内、
表示データに対応した液晶駆動電圧の表示を行うことが
できる。
【０２７３】次に、表示データの取り込み動作を、図３
９を用いて改めて詳細に説明する。
【０２７４】表示データ１１０１（図３４参照）は、デ
ータ同期クロック（ＣＬ２）に同期してタイミング制御
回路１１３に入力される。ラッチクロック１２４（ラッ
チクロック１〜８０）は、ラッチアドレス制御回路１２
３によって、ドライバ有効信号（ＥＩＯ）と、ＣＬ２と
に同期して生成されている。なお、データ同期クロック
（ＣＬ２）は、制御信号１１０２中に含まれているもの
である。
【０２７５】表示データ１１５は、ラッチ回路１２５
（ラッチ回路１１０７−１〜１１０７−２４０）によっ
て、順次３画素毎にラッチされる。
【０２７６】１ライン分の表示データがラッチ回路１２
５によってラッチされると、ラッチ回路１２７は、該１
ライン分の表示データを、ライン表示同期信号１１６
（ＣＬ１）で同時にラッチする。そして、最終的には、
このラッチ回路１２７のラッチした表示データに対応し
た液晶駆動電圧が、出力回路１３１から出力される。
【０２７７】次に、階調電圧、交流出力電圧の電圧レベ
ルとタイミングを、図４０、図４１を用いて詳しく説明
する。
【０２７８】図４０はデータドライバ１１２に入力され
る液晶駆動電圧の基準電圧１１０３と、その出力電圧
（液晶駆動電圧１３２）との関係を示した図である。
【０２７９】基準電圧１１０３（Ｖ８〜Ｖ０）の電圧レ
ベルは、５Ｖ〜０Ｖの範囲にある。各レベルの基準電圧
１１０３は階調電圧生成回路１１０９によって分圧さ
れ、６４レベルの階調電圧１３０（ＶＧ６３〜ＶＧ０）
が生成される。該階調電圧１３０の電圧レベルも５Ｖ〜
０Ｖの範囲内にある。
【０２８０】階調電圧１３０（ＶＧ６３〜ＶＧ０）は、
出力回路１３１において、反転基準電圧１１９（Ｖｃｅ
ｎ）を基準に反転（ＶＬ６３〜ＶＬ０）されて、あるい
は、非反転（ＶＨ６３〜ＶＨ０）で、液晶駆動電圧１３
２として出力される。
【０２８１】ＶＨ６３〜ＶＨ０の電圧レベルは、階調電
圧１３０（ＶＧ６３〜ＶＧ０）と同レベルの５Ｖ〜０Ｖ
の範囲にある。ＶＬ６３〜ＶＬ０の電圧レベルは、反転
基準電圧１１９（Ｖｃｅｎ）を０Ｖから−５Ｖの範囲に
設定することで、０Ｖから−１０Ｖの範囲内となる。従
って、階調電圧生成回路１２９までを低耐圧回路とし、
図３４中点線で囲んだ回路部分（すなわち、出力回路１
３１，入力バッファ１１７）のみを高耐圧回路とするこ
とができる。さらに、低耐圧回路から高耐圧回路へ信号
レベルを変換するレベルシフト回路が、交流化信号と出
力駆動制御信号の２本の信号線の分だけでよい。
【０２８２】次に、データドライバ１０９の出力する液
晶駆動電圧１３２の極性について、図４１を用いて説明
する。
【０２８３】交流化信号１２０は、データドライバ１０
９の奇数番目の出力に対応している。一方、交流化信号
１２１は、データドライバ１０９の偶数番目の出力に対
応している。また、交流化信号１２１は、交流化信号１
２０とは極性が異なっている。従って、データドライバ
１０９の出力は、偶数番目の出力と、奇数番目の出力と
で、互いに交流化のタイミングが異なる。偶数番目の出
力が正極性となっているときには、奇数番目の出力は負
極性の出力となっている。逆に偶数番目の出力が負極性
となっている時には、奇数番目の出力は正極性となって
いる。
【０２８４】現在、低耐圧プロセス（耐圧５Ｖ〜３Ｖ程
度）は、ゲート長が１．０μｍ〜０．５μｍ程度の最新
の微細プロセスである。これに対し、高耐圧プロセス
（耐圧３０Ｖ〜１０Ｖ程度）は、ゲート長が５μｍ〜２
μｍ程度である。従って、能力が同程度の素子について
考えた場合、高耐圧プロセスの素子は、その素子面積が
低耐圧プロセスの素子の数倍大きくなる。また、出力回
路に低耐圧プロセスを採用している場合でも、静電破壊
やラッチアップ対策のために、そのゲート長を大きく設
計するのが通常である。図４０に示すように、本実施例
では入力信号の電圧レベルを全て低耐圧プロセスの動作
範囲（５Ｖ〜０Ｖ（ＧＮＤ））内としているため、高耐
圧プロセスにする必要があるのは、出力回路１３１およ
び入力バッファ１１７のみである。図３３、図３４中、
データドライバの点線で囲んだ回路部分は、高耐圧プロ
セス（耐圧１５Ｖ）である。その他の回路部分は低耐圧
プロセス（耐圧５Ｖ）である。従って、本実施例のデー
タドライバ１１２は、従来の低耐圧プロセスのデータド
ライバに比べても、チップ面積の増加を極力小さくする
ことができる。これは、低価格化につながる。
【０２８５】なお、ここでの説明では低耐圧プロセスを
５Ｖ耐圧、高耐圧プロセスを１５Ｖ耐圧として説明した
が、低耐圧プロセスについては５Ｖ耐圧から３Ｖ耐圧等
の、高耐圧プロセスについては３０Ｖ耐圧から１０Ｖ耐
圧等のプロセスを用いた場合についても本実施例と同様
な効果を得ることができる。
【０２８６】本実施例のデータドライバを用いた液晶デ
ィスプレイでは、図４２のごとく、データドライバを液
晶パネルの片側に配置した場合でも、列毎反転駆動が可
能となり、高画質表示を行うことができる。ここで言
う”列毎反転駆動”とは、交流駆動のタイミングを、液
晶パネル上の画素１列ごとに反転する駆動法である。
【０２８７】また、図４３に示すように、液晶パネル上
において隣り合う４つの画素で交流駆動タイミングを反
転するドット毎反転駆動が可能となり、さらなる高画質
表示を行うことができる。ここでいう”ドット毎反転駆
動”とは、交流駆動のタイミングを、液晶パネル上にお
いて隣り合う４つの画素間で反転する駆動法である。該
駆動法においては、全ての画素についてその上下左右に
隣接する画素と交流駆動のタイミングが反転している。
【０２８８】さらに、列毎反転駆動、ドット毎反転駆動
では、図４４に示すとおり、液晶パネル駆動時の電流の
向きが隣り合う画素で逆となる。また、対向電極の電流
の向きも隣り合う画素で、逆方向となる。従って、両者
がその影響を互いに、打ち消し合うことで対向電極の電
圧レベルが安定するため高画質表示が可能となる。
【０２８９】本実施例では、出力を２４０本有するデー
タドライバ１１２を採用していた。しかし、データドラ
イバの出力数は、これに限定されるものではない。出力
数が、１９２本、１６０本のデータドライバも、ラッチ
アドレス制御回路１２３等を、該出力の本数に対応した
構成にすることで容易に実現できる。
【０２９０】また、本実施例では６４階調のデータドラ
イバについて述べたが、表示データを１画素あたり８ビ
ット構成とするとともに、ラッチ回路の構成を１出力当
たり８ビットに、また、階調電圧生成回路の構成を２５
６階調に対応するように変えることで、２５６階調やそ
の他の階調数のデータドライバに対しても容易に実現す
ることができる。
【０２９１】次に、本実施例８の走査回路１０５の構成
および動作を、図４５、図４６、図４７を用いて説明す
る。
【０２９２】図４６に示すとおり、走査ドライバ１０５
の出力するゲート選択信号（ゲート駆動信号１０６）と
しては、液晶パネルのＴＦＴの特性から、データドライ
バ１１２の出力する液晶印加電圧１３２よりも上下に約
３Ｖ程度大きな電圧を与える必要がある。一方、走査ド
ライバ１０５のデジタル信号の動作レベルは、ＶＣＣ−
ＧＮＤＳ間の５Ｖである。そのため、データドライバ１
１２への入力信号と、走査ドライバ１０５のデジタル系
への入力信号とでは、その電圧レベルに差がある。従来
の液晶パネルではデジタル信号の電圧レベルを、データ
ドライバの電圧レベルに合わせていた。そして、走査ド
ライバへ入力されるデジタル信号については、外付けの
回路によってレベルシフトすることで、該走査ドライバ
の電圧レベルに合わせていた。しかし、このような外付
けの回路を使用することは、液晶ディスプレイの周辺回
路規模が大きくなる要因となっていた。本実施例では、
走査ドライバ１０５の入力段にレベルシフト回路を内蔵
することで、周辺回路の回路規模の削減を可能としてい
る。
【０２９３】本実施例の走査回路１０５は、図４５に示
すとおり、レベルシフト回路２２０２、シフトレジスタ
２２０４、ゲート駆動回路２２０６からなる。
【０２９４】レベルシフト回路２２０２は、図４７に示
すとおり、インバータ回路２４０４、２４０５等を含ん
で構成されている。インバータ回路２４０４は、スレシ
ュホルド電圧を入力信号レベルの真ん中に設定されてお
り、その出力信号の振幅レベルはＶＣＣ−ＶＳＳであ
る。インバータ回路２４０５の振幅レベルはＶＣＣ−Ｖ
ＳＳである。表示同期信号２２０３は、入力信号１０４
を非反転してレベルシフトしたものである。
【０２９５】走査回路１０５の動作を説明する。
【０２９６】図４５において、レベルシフト回路２２０
２は、表示同期信号１０４の電圧レベルを変換して、表
示同期信号２２０３としてシフトレジスタ２２０４に出
力する。シフトレジスタ２２０４は、該表示同期信号２
２０３（水平同期信号）に同期してシフト動作すること
で、シフト出力信号２２０５を生成し出力している。ゲ
ート駆動回路２２０６には、電源電圧２２０１が入力さ
れている。この電源電圧２２０１には、ゲートを選択状
態とするためのオンレベルの電圧と、ゲートを非選択状
態とするためのオフレベルの電圧と、が含まれている。
ゲート駆動回路２２０６は、該電源電圧２２０１を用い
てゲート駆動信号１０６を生成する。ゲート駆動回路２
２０６は、該ゲート駆動信号１０６を、シフト出力信号
２２０５に同期して、１ライン毎に順次生成している。
【０２９７】本実施例ではデータドライバ１１２へ入力
する液晶基準電圧１０８が直流の電圧でよいため、電源
回路１０７にはアンプバッファが不要である。従って、
電源回路１０７の回路規模を小さくすることが可能であ
る。
【０２９８】次に、本発明の第９の実施例について、図
４８、図４９、図５０、図５１、図５２、図５３、図５
４を用いて説明する。本実施例は、９レベルの基準電圧
から６４階調表示を行うデータドライバを用いたもので
ある。
【０２９９】本実施例の液晶表示装置は、大きく分け
て、液晶表示コントローラ２５０１と、走査回路２５０
５と、電源回路２５０７と、データドライバ２５１０
と、６４０×３（Ｒ、Ｇ、Ｂ）×４８０ドットの液晶パ
ネル２５１２と、から構成されている。
【０３００】動作概要を説明する。
【０３０１】液晶表示コントローラ２５０１は、システ
ムから入力される表示データ、表示同期信号２５０２
を、液晶ドライバ用にタイミング制御した上で、表示デ
ータ，表示同期信号２５０３としてデータドライバ２５
１０に転送する。また、同様に、液晶コントローラ２５
０１は、システムから入力される表示データ，同期信号
２５０２から、表示データ，同期信号２５０４を生成し
て走査回路２５０５へ出力する。なお、表示データ２５
０３は、１画素当たり階調６ビットを割り当てた、３画
素分づつの合計１８ビットのデータである。
【０３０２】電源回路２５０７は、９種類の電圧レベル
の電圧からなる基準電圧２５０９を発生し、データドラ
イバ２５１０に出力している。データドライバ２５１０
は、該基準電圧２５０９に基づいて階調表示用に６４階
調の電圧を生成する。そして、表示データに応じていず
れかの電圧を出力ごとに選択し、これを液晶駆動電圧２
５１１として液晶パネル２５１２へ出力する。
【０３０３】これと並行して走査回路２５０５は、表示
データ，同期信号２５０４に従って、ゲート駆動信号２
５０６を出力することで、液晶パネル２５１２を構成し
ているゲート線の内の一本を順次選択してゆく。これに
より、データドライバ２５１０の出力している液晶駆動
電圧２５１１は、その時選択状態にされているゲート線
に対応する行の画素にのみ印加されることとなる。走査
回路２５０５が選択するゲートを順次変更してゆくこと
で（すなわち、走査することで）、液晶パネル２５１２
全体に画像が表示されることになる。
【０３０４】次に、上記各部ごとにその構成および動作
を詳細に説明する。
【０３０５】まず、データドライバ２５１０の詳細を説
明する。
【０３０６】データドライバ２５１０は、２４０本の出
力を有するデータドライバ２５１３を、８個備えて構成
されている。以下、各データドライバ２５１３をその配
置位置に応じて、データドライバ２５１３−１、データ
ドライバ２５１２−２等と呼ぶ。他の回路部分について
も同様の呼び方をする。
【０３０７】各データドライバ２５１３は、図４９に示
すとおり、タイミング制御回路２５１４と、電圧生成回
路２５１８と、ラッチアドレス制御回路２５２１と、ラ
ッチ回路２５２３と、ラッチ回路２５２５と、レベルシ
フト回路２５２７と、液晶駆動回路２５２９とからな
る。
【０３０８】タイミング制御回路２５１４は、表示デー
タ，表示同期信号２５０３（表示データ２６０１，制御
信号２６０２）に基づいて、タイミング信号２５１５、
表示データ２５１６、ライン表示同期信号２５１７を生
成出力するものである。
【０３０９】ラッチアドレス制御回路２５２１は、タイ
ミング信号群２５１５を基に、ラッチ信号２５２２を生
成するものである。
【０３１０】ラッチ回路２５２３は、ラッチ信号２５２
２に従って、表示データ２５１６を３画素分づつ順次ラ
ッチするためのものである。ラッチ回路２５２３は、図
４９に示すとおり、１出力あたり６ビットのラッチ回路
２６０３を、２４０個備えて構成されている。データド
ライバ２５１０はデータドライバ２５１３を８個備えて
いるため、データドライバ２５１０全体では、１水平ラ
イン分（１９２０画素分）の表示データを順次ラッチ可
能となっている。
【０３１１】ラッチ回路２５２５は、ラッチ回路２５２
３から出力されてくる１ライン分の表示データ２５２４
を、ライン表示同期信号２５１７に従って同時にラッチ
するものである。ラッチ回路２５２５は、１出力あたり
６ビットのラッチ回路２６０４を、２４０個備えて構成
されている。該ラッチ回路２５２５は、ラッチした表示
データを、表示データ２５２６として、レベルシフト回
路２５２７へ出力している。
【０３１２】レベルシフト回路２５２７は、各出力６ビ
ットの表示データ２５２６の電圧レベルを、液晶駆動電
圧レベルにまでシフトするためのものである。該レベル
シフト回路２５２７は、レベルシフト回路２６０５を２
４０個備えて構成されている。該レベルシフト回路２５
２７は、電圧レベルをシフトした後の表示データを、表
示データ２５２８として液晶駆動回路２５２９へ出力し
ている。
【０３１３】電圧生成回路２５１８は、直流の９レベル
の基準電圧２５０９と、反転基準電圧２５０８と、制御
信号２６０２中の交流化信号とから、交流の交流化基準
電圧２５１９，２５２０を生成するためのものである。
交流化基準電圧２５１９と、交流化基準電圧２５２０と
は、共に交流化されているが、その交流化のタイミング
は互いに反転したものとされている。なお、基準電圧２
５０９、反転基準電圧２５０８は、電源回路２５０７に
よって生成されているものである（図４８参照）。該電
圧生成回路２５１８は、図５１に示すとおり、アンプバ
ッファ回路２８０１、差動増幅回路２８０２、選択回路
２８０３、選択回路２８０４からなる。
【０３１４】アンプバッファ回路２８０１は、電源回路
２５０７からの９レベルの基準電圧２５０９（ＶＬＥＶ
０〜ＶＬＥＶ８）を一旦バッファした後、選択回路２８
０３に出力するものである。
【０３１５】差動増幅回路２８０２は、基準電圧２５０
９（ＶＬＥＶ０〜ＶＬＥＶ８）を、反転基準電圧２５０
８（ＶＣＥＮ）を基準として反転し、出力するものであ
る。この反転の様子を図５２に示す。ＶＬＥＶ０〜ＶＬ
ＥＶ８を、ＶＣＥＮを基準として反転したものが、ＶＬ
ＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶである。
【０３１６】図５１において、選択回路２８０３，２８
０４は、それぞれ、アンプバッファ回路２８０１の出力
と差動増幅回路２８０２の出力とのうちのいずれか一方
を、制御信号２６０２中の交流化信号に従って選択し、
出力するものである。但し、選択回路２８０３には、交
流化信号（制御信号２６０２）がそのまま入力されてい
るのに対し、選択回路２８０４には、交流化信号（制御
信号２６０２）を反転したものが入力されるようになっ
ている。従って、選択回路２８０３によって選択出力さ
れる交流化基準電圧２５１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ
８）と、選択回路２８０４によって選択出力される交流
化基準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）とで
は、交流化のタイミングが異なっている。例えば、図５
２に示すとおり、交流化信号（Ｍ）がハイレベルとなっ
ている時には、交流化基準電圧２５１９（Ｖ１ＲＶ０〜
Ｖ１ＲＶ８）としては、ＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８
ＩＮＶの中から選択されたものが出力される。一方、交
流化基準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）とし
ては、ＶＬＥＶ０〜ＶＬＥＶ８の中から選択されたもの
が出力される。逆に、交流化信号（Ｍ）がロウレベルと
なっている時には、交流化基準電圧２５１９（Ｖ１ＲＶ
０〜Ｖ１ＲＶ８）としては、それぞれＶＬＥＶ０〜ＶＬ
ＥＶ８の中から選択されたものが出力される。交流化基
準電圧２５２０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、
ＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶの中から選択され
たものが出力される。
【０３１７】図４９において、液晶駆動回路２５２９
は、交流化基準電圧２５１９，２５２０を基に、表示デ
ータ２５２８に対応した液晶駆動電圧２５３０を生成出
力するものである。該液晶駆動回路２５２９は、交流化
基準電圧２５１９，２５２０を基に表示データ２５２８
に対応した液晶駆動電圧を生成する液晶駆動回路２６０
６を、２４０個備えて構成されている。該液晶駆動回路
２６０６は、図５０に示すとおり、デコーダ２７０１
と、選択回路２７０４と、選択回路２７０５と、分圧回
路２７０８と、選択回路２７１０と、アンプバッファ回
路２７１１とから構成されている。
【０３１８】デコーダ２７０１は、表示データ２５２８
をデコードするものである。デコーダ２７０１は、デコ
ード結果の上位３ビットを、デコード信号２７０２とし
て選択回路２７０４，２７０５へ出力している。また、
デコード結果の下位３ビットを、デコード信号２７０３
として選択回路２７１０へ出力している。
【０３１９】選択回路２７０４は、９レベルの交流化基
準電圧２５１９のうちのＶ８〜Ｖ１の８レベルから、デ
コード信号２７０２に従って１レベルを選択するもので
ある。選択回路２７０４は、選択したレベルの電圧を選
択電圧２７０６として分圧回路２７０８へ出力してい
る。一方、選択回路２７０５は、交流化基準電圧２５１
９のうちのＶ７〜Ｖ０の８レベルから、デコード信号２
７０２に従って１レベルを選択し、該選択したレベルの
電圧を選択電圧２７０７として分圧回路２７０８へ出力
するものである。選択回路２７０４，２７０５は、選択
電圧２７０６と選択電圧２７０７との組合せが、８種類
（Ｖ８−Ｖ７、Ｖ７−Ｖ６、Ｖ６−Ｖ５、Ｖ５−Ｖ４、
Ｖ４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１、Ｖ１−Ｖ０）の
うちのいずれかとなるように動作するようになってい
る。
【０３２０】分圧回路２７０８は、選択電圧２７０６と
選択電圧２７０７との間の電圧を８分圧し、８レベルの
階調電圧２７０９として出力するものである。該分圧回
路２７０８は、該分圧を８個の抵抗素子で行っている。
【０３２１】選択回路２７１０は、デコード信号２７０
３に従って、８レベルの階調電圧２７０９の中から１レ
ベルを選択し出力するものである。
【０３２２】次に、データドライバ２５１０の動作を、
図４８を用いて説明する。ここでの説明は６４階調表示
に関する動作に重点をおいて行う。
【０３２３】タイミング制御回路２５１４は、液晶表示
コントローラ２５０１から入力される表示データ，同期
信号２５０３を、データドライバ内部の表示データ、タ
イミング制御信号に合わせて制御し、タイミング信号群
２５１５、表示データ２５１６として、ラッチアドレス
制御回路２５２１，ラッチ回路２５２３に出力してい
る。なお、該信号２５０３は、表示データ２６０１と、
制御信号２６０２とからなるものである（図４９参
照）。
【０３２４】ラッチアドレス制御回路２５２１は、表示
データ２５１６に同期したラッチ信号２５２２を、上述
のタイミング信号群２５１５から生成する。
【０３２５】各ラッチ回路２５２３はそれぞれ、ラッチ
信号２５２２に従って、表示データ２５１６を２４０画
素分、３画素づつ８０回に分けて順次ラッチする。つま
り、ラッチ回路２５２３では、まず表示データ２５１６
の最初の３画素分を、ラッチ回路２６０３−１，２６０
３−２，２６０３−３が、それぞれ６ビットづつラッチ
する。続いて、次の３画素の表示データ２５１６に対応
したラッチ回路２６０３−４，２６０３−５，２６０３
−６が、それぞれ６ビットづつラッチする。ラッチ回路
２６０３−７〜２６０３−２４０も同様に、三個づつが
順次表示データをラッチしてゆくことで、合計８個のデ
ータドライバ２５１３全体では１水平ライン分（１９２
０画素分）の表示データをラッチする。各ラッチ回路２
５２３は、このようにしてラッチした表示データを表示
データ２５２４として出力する。
【０３２６】ラッチ回路２５２５は、この表示データ２
５２４をライン表示同期信号２５１７で１ライン分同時
にラッチする。そして、ラッチした表示データを、表示
データ２５２６として、レベルシフト回路２５２７に転
送する。なお、ライン表示同期信号２５１７は、走査回
路２５０５から出力されるゲート駆動信号２５０６に同
期したものである。
【０３２７】レベルシフト回路２５２７のレベルシフト
回路２６０５は、各出力６ビットの表示データ２５２６
の電圧レベルを、液晶駆動電圧レベルにまでレベルシフ
トし、表示データ２５２８として液晶駆動回路２５２９
に転送する。
【０３２８】電圧生成回路２５１８は、直流の９レベル
の基準電圧２５０９と、反転基準電圧２５０８と、同期
信号２５０３の交流化信号とから、交流化のタイミング
が互いに反転されている交流の交流化基準電圧２５１９
と交流化基準電圧２５２０とを生成し、これらを液晶駆
動回路２５２９へ出力している。なお、交流化基準電圧
２５１９は、データドライバ２５１３の出力のうちの奇
数番目の出力に、一方、交流化基準電圧２５２０は偶数
番目の出力に対応している。従って、交流出力のタイミ
ングは、各出力端子毎に反転している。
【０３２９】液晶駆動回路２５２９は、交流化基準電圧
２５１９，２５２０から、６４レベルの階調電圧を生成
する。つまり、分圧回路２７０８（図５０参照）は、選
択電圧２７０６、２７０７の電圧間を８分圧し、各選択
電圧間に８レベルの階調電圧を生成する。選択回路２７
１０は、分圧回路２７０８が生成した８レベルの階調電
圧２７０９のなかから、デコード信号２７０３に応じて
１レベルを選択する。アンプバッファ回路２７１１は、
これをバッファして液晶駆動電圧２５３０（液晶駆動電
圧２５１１）として出力する。このように、選択電圧２
７０６、２７０７の８組の組合せとそれぞれを８分圧す
ることで合計６４レベルの階調電圧を生成することがで
きる。
【０３３０】ところで、以上述べたデータドライバの動
作と並行して、走査回路２５０５は、表示同期信号２５
０４の水平同期信号に同期して、１ライン毎に順次ゲー
ト駆動信号２５０６を生成している。そして、該ゲート
駆動信号２５０６によって、液晶パネル２５１２のゲー
ト線が１ラインづつ、順次、選択状態とされている。
【０３３１】上述の液晶駆動電圧２５３０は、ゲート駆
動信号２５０６に同期して出力されている。従って、液
晶駆動電圧２５１１およびゲート選択信号２５０６によ
って液晶パネル２５１２が駆動され、正極性または負極
性の６４レベルの階調電圧の内、表示データに対応した
液晶駆動電圧の表示を行うことができる。このようにす
ることで、６４レベルの液晶駆動電圧を出力毎に交流の
タイミングを反転して出力することができる。
【０３３２】表示データの取り込み動作については第８
の実施例と同様である（図３９参照）。
【０３３３】液晶駆動電圧２５３０の交流化のタイミン
グを図５３に示した。液晶駆動電圧２５３０として出力
される電圧は、偶数番目の出力と奇数番目の出力とで、
その交流化のタイミングがお互いに反転している。ま
た、各出力の電圧レベルは、６４種類の電圧レベルのな
かから当該出力に対応する表示データに対応したものと
なっている。
【０３３４】本実施例では図５４に示すように、液晶パ
ネルの電圧輝度特性のダイナミックレンジが正極性、負
極性を合わせて５Ｖ以上あるため、図４８、図４９のデ
ータドライバ中の点線で囲んだ回路部分は、高耐圧プロ
セス（耐圧１５Ｖ）である。その他の回路部分は低耐圧
プロセス（耐圧５Ｖ）である。図４０に示したように、
全ての入力信号を、低耐圧プロセスの動作範囲（ここで
は、５Ｖ〜ＧＮＤ）内とすることで、液晶駆動回路２５
２９等のみを高耐圧プロセスとするだけでよい。これに
より、チップ面積を小さくすることができる。つまり、
本実施例のデータドライバ２５１３のように出力回路の
みに高耐圧プロセスを用いることで、低耐圧プロセスの
データドライバに比べて、チップ面積の増加を極力小さ
くして、低価格化を図ることができる。
【０３３５】以上述べた本実施例のデータドライバを用
いた液晶ディスプレイでは、図４２、図４３のごとく、
データドライバを液晶パネルの片側に配置した場合で
も、列毎反転駆動、ドット毎反転駆動が可能となり、高
画質表示を行うことができる。
【０３３６】また、本実施例では、データドライバとし
て２４０本の出力を備えたデータドライバについて説明
したが、その出力数については特に限定されない。例え
ば、出力を１９２本，１６０本備えたデータドライバに
ついても、ラッチアドレス制御回路やラッチ回路を該出
力本数に対応した構成にすることで容易に実現できる。
【０３３７】本実施例では６４階調のデータドライバに
ついて述べた。しかし、表示データを１画素あたり６ビ
ットから８ビットにし、ラッチ回路の構成を構成を１出
力当たり８ビットとし、階調電圧生成回路の構成を２５
６階調に対応するように変えることで、２５６階調やそ
の他の階調数のデータドライバに対しても容易に実現す
ることができる。
【０３３８】また、プロセスの耐圧についても、本実施
例では低耐圧プロセスを５Ｖ耐圧、高耐圧プロセスを１
５Ｖ耐圧として説明した。しかし、低耐圧プロセスとし
て例えば５Ｖ耐圧〜３Ｖ耐圧を、また、高耐圧プロセス
として例えば３０Ｖ耐圧〜１０Ｖ耐圧のプロセスを用い
た場合についても、本実施例と同様な効果を得ることが
できる。
【０３３９】また、本実施例の走査回路２５０５は、第
８の実施例と同様のものである。該走査回路２５０５
は、入力信号の入力段にレベルシフト回路を内蔵するこ
とで、周辺回路の回路規模の削減を可能である。
【０３４０】本実施例では、データドライバ２５１０に
入力する９レベルの液晶基準電圧２５０９が、直流のレ
ベル電圧である。従って、電源回路２５０７の回路規模
を小さくすることが可能である。
【０３４１】次に本発明の第１０の実施例を図５５、図
５６、図５７、図５８、図５９を用いて説明する。
【０３４２】該第１０の実施例は、液晶として、図５９
に示すように液晶パネルの電圧輝度特性のダイナミック
レンジが正極性、負極性を合わせて５Ｖ以下となるもの
を用いている。データドライバとしては、９レベルの基
準電圧から６４階調表示を行うものを用いている。本実
施例で用いているデータドライバは、全ての回路部分を
低耐圧回路とすることができ、レベルシフト回路が不要
となっている。なお、液晶駆動動作自体は、上述の第９
の実施例と同様である。
【０３４３】本実施例の液晶表示装置は、図５５に示す
とおり、大きく分けて、液晶表示コントローラ３２０１
と、走査回路３２０５と、電源回路３２０７と、データ
ドライバ３２１０と、６４０×３（Ｒ、Ｇ、Ｂ）×４８
０ドットの液晶パネル３２１２とから構成されている。
【０３４４】液晶コントローラ３２０１は、システムか
ら入力される表示データ，表示同期信号３２０２に基づ
いて、表示データ，表示同期信号３２０３を生成し、こ
れをデータドライバ３２１０へ出力している。また、同
様に、表示同期信号３２０４を生成し、これを走査回路
３２０５へ出力している。
【０３４５】電源回路３２０７は、基準電圧３２０９、
反転基準電圧３２０８を生成し、データドライバ３２１
０へ出力している。なお、直流の９レベルの基準電圧３
２０９は、階調電圧生成に用いられるものである。ま
た、反転基準電圧３２２０８は、階調電圧を交流化のた
めに反転する際の基準となる電圧である。
【０３４６】データドライバ３２１０は、基準電圧３２
０９および反転基準電圧３２１０を用いて、表示デー
タ，表示同期信号３２０３に対応した液晶駆動電圧３２
１１を生成し、これを液晶パネル３２１２へ出力する。
【０３４７】一方、これと並行して、走査回路３２０５
は、表示同期信号３２０４に従って、ゲート駆動信号３
２０６を生成し、これを液晶パネル３２１２へ出力す
る。これにより液晶パネル３２１２のゲート線は、順次
選択状態とされてゆく（走査）。その結果、液晶パネル
３２１２の各画素には、表示データに対応した液晶駆動
電圧３２１１が印加され、画像が表示されることとな
る。
【０３４８】以下、各部ごとにその構成および動作を詳
細に説明する。
【０３４９】先ずデータドライバ３２１０について説明
する。
【０３５０】データドライバ３２１０は、液晶パネル３
２１２の上側に配置されたそれぞれが２４０出力のデー
タドライバ３２１３を８個備えて構成されている。該デ
ータドライバ３２１３は、図５６に示すとおり、タイミ
ング制御回路３２１４と、電圧生成回路３２１８と、ラ
ッチアドレス制御回路３２２１と、ラッチ回路３２２３
と、ラッチ回路３２２５と、液晶駆動回路３２２７とを
含んで構成されている。
【０３５１】タイミング制御回路３２１４は、液晶表示
コントローラ３２０１から入力される表示データ，表示
同期信号３２０３（これは表示データ３３０１および交
流化信号３３０２からなる）のタイミング制御を行っ
て、タイミング信号群３２１５、ライン表示同期信号３
２１７、表示データ３２１６として、ラッチアドレス制
御回路３２２１等へ出力する構成となっている。なお、
ライン表示同期信号３２１７は、走査回路３２０５から
出力されるゲート選択信号３２０６に同期している。表
示データ３２１６は、各画素６ビットづつの３画素分
（合計１８ビット）で構成されている。
【０３５２】ラッチアドレス制御回路３２２１は、タイ
ミング信号３２１５に基づいて、ラッチ信号３２２２を
生成するものである。
【０３５３】ラッチ回路３２２３は、表示データ３２１
６を２４０画素分、順次ラッチするものである。該ラッ
チ回路３２２３は、ラッチ信号３２２２で表示データ３
２１６をラッチする、それぞれ１出力当たり６ビットの
ラッチ回路３３０３を、２４０個備えている。該ラッチ
回路３２２３は、ラッチした表示データを表示データ３
２２４としてラッチ回路３２２５へ出力する構成となっ
ている。
【０３５４】各ラッチ回路３２２５は、表示データ３２
２４をライン表示同期信号３２１７で同時にラッチする
ものである。該ラッチ回路３２２５は、ライン表示同期
信号３２１７で同時にラッチするそれぞれ６ビットのラ
ッチ回路３３０４を２４０個備えている。ラッチ回路３
２２５は、ラッチした表示データを表示データ３２２６
として液晶駆動回路３２２７へ出力する構成となってい
る。
【０３５５】電圧生成回路３２１８は、電源回路３２０
７（図５５参照）から入力される反転基準電圧３２０８
および９レベルの液晶駆動電圧の基準電圧３２０９か
ら、基準電圧３２１９，３２２０を生成するものであ
る。なお、基準電圧３２１９，３２２０は、ともに交流
化された９レベルの電圧である。但し、両基準電圧３２
１９，３２２０は、互いに交流化のタイミングが異なっ
ている。基準電圧３２１９は、奇数番目の出力に対応し
た液晶駆動回路３３０５に入力されている。一方、基準
電圧３２２０は、偶数番目の出力に対応した液晶駆動回
路３３０５に入力されている。従って、交流出力のタイ
ミングは、各出力端子ごとに反転している。なお、本実
施例の電圧生成回路３２１８は、基本的には、第９の実
施例の電圧生成回路２５１８と同様な構成（図５１参
照）である。但し、本実施例１０においては、電圧生成
回路３２１８の全ての回路部分の電圧レベルを、低耐圧
電圧レベルとしている。
【０３５６】液晶駆動回路３２２７は、基準電圧３２１
９，３２２０を基に、表示データ３２２６に対応した液
晶駆動電圧３２２８を生成するものである。該液晶駆動
回路３２２７は、生成した液晶駆動電圧３２２８を、液
晶駆動電圧３２１１として液晶パネル３２１２へ出力し
ている。本実施例の液晶駆動回路３２２７は、第９の実
施例の液晶駆動回路２６０６（図５０参照）と同様の構
成を有する液晶駆動回路３３０５を備えて構成されてい
る。なお、液晶駆動電圧３２２８は、基準電圧３２１
９，３２２０の交流化のタイミングに対応して、出力毎
に交流のタイミングが反転している。
【０３５７】次に、データドライバ３２１０の動作を説
明する。
【０３５８】本実施例におけるデータドライバ３２１０
が、表示データを取り込む動作は、第８、第９の実施例
と同様である（図３９参照）。
【０３５９】データドライバ３２１０には、液晶表示コ
ントローラ３２０１から、３画素、階調６ビットの合計
１８ビット構成の表示データ，表示同期信号３２０３が
入力される。
【０３６０】データドライバ３２１０のタイミング制御
回路３２１４は、表示データ，表示同期信号３２０３の
タイミングから、データドライバ内部で用いられる表示
データ３２１６、タイミング制御信号３２１５、ライン
表示同期信号３２１７を生成する。
【０３６１】すると、ラッチ回路３２２３は、表示デー
タ３２１６に同期したラッチ信号３２２２で、該表示デ
ータ３２１６を１つのデータドライバ当たり２４０画素
分、順次ラッチする。該各ラッチ回路３２２３は、該ラ
ッチを３画素分づつ、８０回に分けて行なう。つまり、
まず最初の３画素に対応した６ビットラッチ回路３３０
３−１、３３０３−２、３３０３−３が、表示データ３
２１６をラッチする。続いて、次の３画素に対応した６
ビットラッチ回路３３０３−４、３３０３−５、３３０
３−６が、これに続く表示データ３２１６をラッチす
る。これ以降も同様に、順次表示データを、３画素分
（１８ビット）づつラッチしてゆく。最後に６ビットラ
ッチ回路３３０３−２３８、３３０３−２３９、３３０
３−２４０が表示データ３２１６をラッチする。以上の
ラッチ動作を全てのラッチ回路３２２３が行うことで、
データドライバ３２１０全体としては（データドライバ
３２１３−１〜３２１３−８）、１水平ライン分の表示
データをラッチすることができる。
【０３６２】全て（合計８個）のラッチ回路３２２３
は、ラッチした表示データを、表示データ３２２４とし
てラッチ回路３２２５に出力する。
【０３６３】ラッチ回路３２２５の各ラッチ回路３３０
４は、ライン表示同期信号３２１７で、表示データ３２
２４を同時にラッチする。従って、合計８個のデータド
ライバ３２１３によって、合計１９２０画素、１ライン
分の表示データが同時にラッチされる。ラッチ回路３２
２５は、ラッチした表示データを表示データ３２２６と
して、液晶駆動回路３２２７に出力する。
【０３６４】電圧生成回路３２１８は、電源回路３２０
７から入力されている基準電圧３２０９および反転基準
電圧３２０８と、液晶表示コントローラ３２０１から入
力されている表示同期信号３２０３中の交流化信号３３
０２とから、交流の基準電圧３２１９、３２２０を生成
する。該基準電圧３２１９と基準電圧３２２０とは、共
に交流化されているが、その交流化のタイミングが互い
に反転している。この交流化のタイミングを図５７に示
した。交流化信号（Ｍ）３３０２がハイレベルとなって
いる時には、基準電圧３２１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ
８）としては、それぞれＶＬＥＶ０ＩＮＶ〜ＶＬＥＶ８
ＩＮＶが出力される。また、基準電圧３２２０（Ｖ２Ｒ
Ｖ０〜Ｖ２ＲＶ８）としては、それぞれＶＬＥＶ０〜Ｖ
ＬＥＶ８が出力される。一方、交流化信号（Ｍ）３３０
２がロウレベルとなっている時には、交流化基準電圧３
２１９（Ｖ１ＲＶ０〜Ｖ１ＲＶ８）としては、それぞれ
ＶＬＥＶ０〜ＶＬＥＶ８が出力される。基準電圧３２２
０（Ｖ２ＲＶ０〜Ｖ２ＲＶ８）としては、それぞれＶＬ
ＥＶ０ＩＮＶ〜ＶＬＥＶ８ＩＮＶが出力される。そし
て、これらの電圧レベルは、５Ｖ〜０Ｖの範囲内にあ
る。
【０３６５】再び図５６に戻り、電圧生成回路３２１８
は、生成した基準電圧３２１９、３２２０を、液晶駆動
回路３２２７に出力する。
【０３６６】液晶駆動回路３２２７の液晶駆動回路３３
０５は、それぞれ９レベルの基準電圧３２１９，３２２
０から、６４レベルの階調電圧を生成する。そして、表
示データ３２２６に対応したレベルの階調電圧を、各出
力毎に、１つ選択して、内部に有するバッファアンプ回
路でバッファした後、液晶駆動電圧３２２８として出力
する。液晶駆動電圧３２２８の出力レベルは、基準電圧
３２０９と同様に５Ｖ〜０Ｖの範囲である。液晶駆動電
圧３２２８のタイミングを図５８に示した。交流化信号
３３０２に対応して、液晶駆動電圧３２２８の交流化の
タイミングは反転している。また、液晶駆動電圧３２２
８のうち、偶数番目の画素に対応する出力と、奇数番目
の画素に対応する出力とでは、交流のタイミングがお互
いに反転している。
【０３６７】一方、既に述べたとおり、走査回路３２０
５は、表示同期信号３２０４の水平同期信号に同期して
１ライン毎に順次ゲート駆動信号３２０６を生成し、こ
れを液晶パネル３２１２に出力することで、ゲート線を
１ラインづつ順次選択している。
【０３６８】このように動作することで、ゲート選択信
号３２０６に同期して出力される液晶駆動電圧３２１１
によって液晶パネル３２１２が駆動され、正極性または
負極性の６４レベルの階調電圧の内、表示データに対応
した液晶駆動電圧の表示を行うことができる。
【０３６９】以上でデータドライバ３２１０の動作説明
を終わる。
【０３７０】本実施例では図５９に示すように、液晶パ
ネルの電圧輝度特性のダイナミックレンジが正極性、負
極性を合わせて５Ｖ以下であるため、データドライバ３
２１０の回路を、全て低耐圧プロセス（耐圧５Ｖ）で構
成することができる。従って、本実施例のデータドライ
バ３２１０は、小チップ化が可能であり、低価格化を図
ることができる。
【０３７１】本実施例のデータドライバ３２１０を用い
た場合、図４２、図４３に示すようにデータドライバを
液晶パネルの片側に配置した場合でも、列毎反転駆動、
ドット毎反転駆動が可能となり、高画質表示を行うこと
ができる。
【０３７２】本実施例のデータドライバ３２１０は、出
力を２４０本備えたものであった。しかし、その出力の
本数はこれに限定されるものではない。ラッチアドレス
制御回路やラッチ回路を出力数に対応した構成にするこ
とで、例えば、出力が１９２本、１６０本のデータドラ
イバも容易に実現できる。
【０３７３】本実施例では表示データを１画素当たり８
ビットで構成するとともに、これに対応して６４階調の
表示を可能なデータドライバについてのみ述べた。しか
し、表示データを１画素あたり８ビットで構成し、ま
た、ラッチ回路を１出力当たり８ビットの構成とし、さ
らに、階調電圧生成回路の構成を２５６階調に対応させ
ることで、２５６階調のデータドライバを使用した場合
でも本発明を適用できる。他の階調数（例えば、２５
６）のデータドライバを使用した場合でも容易に適用で
きる。
【０３７４】本実施例１０の走査回路３２０は、第８の
実施例と同様のものである。つまり、入力信号の入力段
にレベルシフト回路を内蔵することで、周辺回路の回路
規模の削減を可能としたものである。
【０３７５】本実施例の電源回路３２０７が発生する必
要のある電圧（例えば、データドライバ３２１０に入力
する基準電圧３２０８，３２０９は、直流のレベル電圧
である。従って、電源回路３２０７の回路規模を小さく
することが可能である。
【０３７６】本実施例とは異なり、高耐圧プロセスとし
て例えば５Ｖ耐圧のプロセスを、また、低耐圧プロセス
として例えば、５Ｖ耐圧〜３Ｖ耐圧のプロセスを用いた
場合でも、本実施例と同様な効果を得ることができる。
【０３７７】
【発明の効果】本発明の液晶表示装置は、入力される基
準電圧と交流化信号から交流化駆動する２通りの交流化
基準電圧を生成する電圧生成手段と表示データ、前記２
通りの交流化基準電圧と交流化信号から液晶パネルに対
して、各出力毎に交流化駆動の異なる液晶印加電圧に変
換して出力する手段を持つ構成としたので、同一液晶ド
ライバ内の出力は互いに、交流化のタイミングが異なる
液晶駆動電圧とすることができる。従って液晶ドライバ
を片側に配置し実装面積を縮小し、高画質な列毎反転駆
動を行うことができる。
【０３７８】または、入力される基準電圧は２通りの交
流化基準電圧で、交流化信号で２通りの交流化基準電圧
を切り換える電圧切り換え手段と表示データ、前記２通
りの交流化基準電圧と交流化信号から液晶パネルに対し
て、各出力毎に交流化駆動の異なる液晶印加電圧に変換
して出力する手段を持つ構成としたので、同一液晶ドラ
イバ内の出力は互いに、交流化のタイミングが異なる液
晶駆動電圧とすることができる。このため液晶ドライバ
を片側に配置し実装面積を縮小し、高画質な列毎反転駆
動を行うことができる。
【０３７９】また、入力される基準電圧と交流化信号か
ら交流化駆動する２通りの交流化基準電圧を生成する電
圧生成手段を持つ構成としたので、基準電圧を生成する
電源回路の回路規模を小さくすることができる。
【０３８０】本発明によれば、同一液晶ドライバ内の出
力は互いに、交流化のタイミングが異なる液晶駆動電圧
とすることができる。しかも、データドライバに入力さ
れる基準電圧は交流化するための片側の基準電圧のみで
よい。もう一方の基準電圧は、データドライバ内部で生
成する。つまり、本発明では、データドライバ自身が、
交流化駆動において必要な２つの基準電圧を１つの基準
電圧から生成して、互いに交流化のタイミングが異なる
液晶駆動電圧を出力できる。そのため、基準電圧を生成
する電源回路の回路規模を小さくすることができる。ま
た、データドライバを液晶パネルの片側に配置し、小型
化、高密度実装化を図ることができる。さらに実装面積
を縮小しつつ、高画質な列毎反転駆動を行うことができ
る。周辺回路の回路規模を低減し、液晶ディスプレイの
小型軽量化を容易にすることができる。
【０３８１】また、本発明のデータドライバでは出力回
路に高耐圧プロセスを用いているため、液晶駆動電圧は
高耐圧電圧レベル（１０Ｖ以上）が出力可能である。そ
の結果、表示品質が良くない共通電極交流駆動を行わず
に、高画質な列毎反転駆動を行うことができる。しか
も、出力回路のみに高耐圧プロセスを用いているため、
チップ面積の低減が容易であり、低価格化が可能であ
る。
【０３８２】また、走査ドライバの入力段に、デジタル
入力信号をレベルシフトするレベルシフト回路を設けた
ことで、該レベルシフト回路によってデジタル入力信号
を走査ドライバの内部で動作する信号レベルにレベルシ
フトすることができる。そのため、外付けのレベルシフ
ト回路を必要とせず、液晶ディスプレイの周辺回路の回
路規模を低減することができ、液晶ディスプレイの小型
軽量化が容易である。
【０３８３】また、走査ドライバは、基準信号を入力
し、入力するデジタル入力信号の入力レベルを前記基準
信号で制御可能であるため、外付けのレベルシフト回路
を必要とせず、液晶ディスプレイの周辺回路の回路規模
を低減することができるため、液晶ディスプレイの小型
軽量化を容易にする。
【図面の簡単な説明】
【図１】本発明の第１の実施例の液晶表示装置の構成図
である。
【図２】本発明の第１の実施例の液晶駆動回路のブロッ
ク図である。
【図３】本発明の第１の実施例の電圧生成回路の構成図
である。
【図４】本発明の第１の実施例の液晶基準電圧生成のタ
イミング図である。
【図５】本発明の第２の実施例の液晶表示装置の構成図
である。
【図６】本発明の第２の実施例の電圧生成回路の構成図
である。
【図７】本発明の第２の実施例の電圧生成回路の構成図
である。
【図８】本発明の第３の実施例の電圧生成回路の構成図
である。
【図９】本発明の第３の実施例の液晶基準電圧生成のタ
イミング図である。
【図１０】本発明の第４の実施例の液晶表示装置の構成
図である。
【図１１】本発明の第５の実施例の液晶表示装置の構成
図である。
【図１２】本発明の第５の実施例の液晶駆動回路のブロ
ック図である。
【図１３】本発明の第５の実施例の電圧生成回路の構成
図である。
【図１４】本発明の第５の実施例の液晶基準電圧生成の
タイミング図である。
【図１５】本発明の第６，第７の実施例の液晶表示装置
の全体構成図である。
【図１６】第６の実施例における液晶駆動回路のブロッ
ク図である。
【図１７】第６の実施例における階調電圧生成回路の構
成図である。
【図１８】第６の実施例における出力回路の構成図であ
る。
【図１９】第６の実施例における出力バッファ回路の構
成図である。
【図２０】液晶交流出力電圧のタイミング図である。
【図２１】プロセス電圧を示す図である。
【図２２】列毎反転駆動を示す図である。
【図２３】ドット毎反転駆動を示す図である。
【図２４】ドライバ電圧レベルを示す図である。
【図２５】ドライバ電圧レベルを示す図である。
【図２６】レベルシフト回路の構成図である。
【図２７】レベルシフト回路の構成図である。
【図２８】第７の実施例における液晶駆動回路のブロッ
ク図である。
【図２９】第７の実施例における階調電圧生成回路のブ
ロック図である。
【図３０】第７の実施例における出力回路のブロック図
である。
【図３１】出力波形のタイミングを示す図である。
【図３２】他の出力回路のブロック図である。
【図３３】本発明の第８の実施例の液晶表示装置の構成
図である。
【図３４】データドライバ１０９の内部構成を示すブロ
ック図である。
【図３５】アンプバッファ回路１１０５および階調電圧
生成回路１１０９の内部構成を示すブロック図である。
【図３６】電圧選択回路１１１１のブロック図であ
る。。
【図３７】出力回路１１１２のブロック図である。
【図３８】出力バッファ１４０５の回路図である。
【図３９】表示データ取り込み動作のタイミングチャー
トである。
【図４０】階調電圧の反転出力を示す図である。
【図４１】液晶交流出力電圧のタイミング図である。
【図４２】列毎反転駆動において、画素部に印加する電
圧の極性を示す図である。
【図４３】ドット毎反転駆動において、画素部に印加す
る電圧の極性を示す図である。
【図４４】液晶画素部における電流の方向を示す図であ
る。
【図４５】走査回路１０５の内部構成を示すブロック図
である。
【図４６】走査回路１０５の電圧レベルを示す図であ
る。
【図４７】レベルシフタ２２０２の内部構成を示す回路
図である。
【図４８】本発明の第９の実施例である液晶表示装置の
構成図である。
【図４９】データドライバ２５１３のブロック図であ
る。
【図５０】液晶駆動回路２６０６のブロック図である。
【図５１】電圧生成回路２５１８のブロック図である。
【図５２】基準電圧のタイミング図である。
【図５３】液晶交流出力電圧のタイミング図である。
【図５４】液晶の電圧輝度特性図である。
【図５５】本発明の第１０の実施例である液晶表示装置
の構成図である。
【図５６】データドライバ３２１３のブロック図であ
る。
【図５７】基準電圧のタイミング図である。
【図５８】液晶交流出力電圧のタイミング図である。
【図５９】液晶の電圧輝度特性図である。
【図６０】従来の液晶ドライバの構成図である。
【図６１】液晶の電圧、輝度特性を示す図である。
【図６２】従来の液晶表示装置の構成図である。
【図６３】従来の液晶基準電圧のタイミング図である。
【図６４】従来の液晶表示装置の構成図である。
【図６５】従来の液晶基準電圧のタイミング図である。
【図６６】共通電極交流駆動の液晶出力電圧のタイミン
グ図である。
【図６７】従来の液晶表示装置の構成図である。
【図６８】従来の走査回路のブロック図である。
【図６９】液晶の電圧、輝度特性を示す図である。
【図７０】ＬＳＩのプロセス電圧を示す図である。
【図７１】従来の液晶基準電圧の変動の様子を示すタイ
ミング図である。
【図７２】従来の液晶表示装置の構成図である。
【図７３】従来の液晶表示装置の構成図である。
【図７４】対向電極交流駆動における液晶基準電圧の変
動の様子を示すタイミング図である。
【図７５】液晶画素部における電流の方向を示す図であ
る。
【符号の説明】
［第１〜第５の実施例］１０１…表示データ、１０２…
制御信号群、１０３…交流化信号、１０４…電源回路、
１０５…基準電圧、１０６…基準電圧、１０７−１〜１
０７−１０…液晶ドライバ、１０８…タイミング制御回
路、１０９…制御信号、１１０…表示データ、１１１…
タイミング信号、１１２…ラッチアドレス制御回路、１
１３…ラッチ信号、１１４…ラッチ回路、１１５…表示
データ、１１６…ラッチ回路、１１７…表示データ、１
１８…電圧生成回路、１１９…交流化基準電圧、１２０
…交流化基準電圧、１２１…液晶駆動回路、１２２…液
晶駆動信号、１２３…走査回路、１２４…ゲート選択信
号、１２５…液晶パネル ８０１−１〜８０１−１９２…液晶駆動回路 ９０１−０〜９０１−８…アンプバッファ回路、９０２
−０〜９０２−８…差動増幅回路、９０３−０〜９０３
−８…選択回路、９０４−０〜９０４−８…選択回路 １１０１…制御回路、１１０２−１〜１１０２−１０…
液晶ドライバ、１１０３…電圧生成回路 １２０１…切り換え回路 １４０１−０〜１４０１−８…アンプバッファ回路、１
４０２−０〜１４０２−８…レベルシフト回路、１４０
３−０〜１４０３−８…選択回路、１４０４−０〜１４
０４−８…選択回路 １６０１…電源回路、１６０２…基準電圧、１６０３…
基準電圧、１６０４−１〜１６０４−１０…液晶ドライ
バ、１６０５…選択回路、１６０６…選択回路 １７０１…表示データ、１７０２…制御信号群、１７０
３…交流化信号、１７０４…電源回路、１７０５…基準
電圧、１７０６…基準電圧、１７０７−１〜１７０７−
１０…液晶ドライバ、１７０８…タイミング制御回路、
１７０９…制御信号、１７１０…表示データ、１７１１
…タイミング信号、１７１２…ラッチアドレス制御回
路、１７１３…ラッチ信号、１７１４…ラッチ回路、１
７１５…表示データ、１７１６…ラッチ回路、１７１７
…表示データ、１７１８…電圧生成回路、１７１９…交
流化基準電圧、１７２０…交流化基準電圧、１７２１…
液晶駆動回路、１７２２…液晶駆動信号 １８０１−１〜１８０１−１９２…液晶駆動回路、１７
１７−１Ｍ〜１７１７−１９２Ｍ…交流化信号、１７１
７−１Ｄ〜１７１７−１９２Ｄ…表示データ １９０１−０〜１９０１−８…アンプバッファ回路、１
９０２−０〜１９０２−８…差動増幅回路 ［第６、第７の実施例］１０１…表示データ、１０２…
制御信号群、１０３…電源回路、１０４…基準電圧、１
０５…反転基準電圧、１０６…交流化信号、１０７…選
択信号、１０８…制御信号、１０９−１〜１０９−８…
データドライバ、１１０…タイミング制御回路、１１１
…タイミング信号群、１１２…表示データ、１１３…表
示タイミング信号、１１４…バッファ回路、１１５…基
準電圧、１１６…ＥＯＲ回路、１１７…交流化信号、１
１８…レベルシフト回路、１１９…反転基準電圧、１２
０…交流化信号、１２１…交流化信号、１２２…制御信
号、１２３…ラッチアドレス制御回路、１２４…ラッチ
信号、１２５…ラッチ回路、１２６…表示データ、１２
７…ラッチ回路、１２８…表示データ、１２９…階調電
圧生成回路、１３０…階調電圧、１３１…出力回路、１
３２…液晶駆動電圧、１３３…走査回路、１３４…ゲー
ト選択信号、１３５…液晶パネル、２０１…液晶ドライ
バ、２０２…表示データ、２０３…制御信号群、２０４
…タイミング制御回路、２０５…制御信号、２０６…表
示データ、２０７…タイミング信号、２０８…ラッチア
ドレス制御回路、２０９…ラッチ信号、２１０…ラッチ
回路、２１１…表示データ、２１２…ラッチ回路、２１
３…表示データ、２１４…レベルシフタ、２１５…表示
データ、２１６…基準電圧、２１７…液晶駆動回路、２
１８…液晶駆動信号、４０１…電源回路、４０２…交流
化信号、４０３…基準電圧、４０４…基準電圧、４０５
…走査ドライバ、４０６…ゲート選択信号、４０７…液
晶ドライバ、４０８…データ信号線、４０９…液晶ドラ
イバ、４１０…データ信号線、４１１…液晶パネル、６
０１…電源回路、６０２…交流化信号、６０３…基準電
圧、６０４…走査ドライバ、６０５…ゲート選択信号、
６０６…液晶ドライバ、６０７…データ信号線、６０８
…液晶パネル、９０１−１〜９０１−２４０…ラッチ回
路、９０２−１〜９０２−２４０…ラッチ回路、９０３
…階調電圧生成回路、９０４…階調電圧、９０５−１〜
９０５−２４０…選択回路、９０６−１〜９０６−２４
０…出力回路、１１０１…反転増幅回路、１１０２…反
転電圧、１１０３…選択回路、１１０４…出力電圧、１
１０５…出力バッファ回路、１２０１…差動増幅回路、
１２０２…電流増幅回路、１２０３…電流増幅回路、１
２０４…選択回路、１９０１…レベルシフト回路、１９
０２…入力信号、１９０３…反転基準電圧、１９０４…
出力信号、２００１…レベルシフト回路、２００２…入
力信号、２００３…出力信号、２００４…インバータ回
路、２００５…インバータ回路、２１０１−１〜２１０
１−２４０…階調電圧生成回路、２１０２−１〜２１０
２−２４０…出力回路、２２０１…デコード回路、２２
０２…デコード信号、２２０３…デコード信号、２２０
４…選択回路、２２０５…選択回路、２２０６…選択電
圧、２２０７…選択電圧、２２０８…分圧回路、２２０
９…階調電圧、２２１０…選択回路、２３０１…非反転
増幅回路、２３０２…反転増幅回路、２３０３…正転電
圧、２３０４…反転電圧、２３０５…選択回路。 ［第８〜第１０の実施例］ ・図３３ １０１…液晶表示コントローラ、１０２…表示データと
同期信号、１０３…制御信号群、１０４…表示同期信
号、１０５…走査回路、１０６…ゲート駆動信号、１０
７…電源回路、１０８…基準電圧、１０９…データドラ
イバ、１１０…液晶駆動電圧、１１１…液晶パネル、１
１２−１〜１１２−８…データドライバ、１１３…タイ
ミング制御回路、１１４…タイミング信号群、１１５…
表示データ、１１６…ライン表示同期信号、１１７…入
力バッファ回路、１１８…基準電圧、１１９…基準電
圧、１２０…交流信号、１２１…交流化信号、１２２…
制御信号、１２３…ラッチアドレス制御回路、１２４…
ラッチ信号、１２５…ラッチ回路、１２６…表示デー
タ、１２７…ラッチ回路、１２８…表示データ、１２９
…階調電圧生成回路、１３０…階調電圧、１３１…出力
回路、１３２…液晶駆動電圧 ・図３４ １１０１…表示データ、１１０２…制御信号、１１０３
…基準電圧、１１０４…基準電圧、１１０５…バッファ
回路、１１０６…レベルシフト回路、１１０７−１〜１
１０７−２４０…ラッチ回路、１１０８−１〜１１０８
−２４０…ラッチ回路、１１０９…階調電圧生成回路、
１１１０…基準電圧、１１１１−１〜１１１１−２４０
…電圧選択回路、１１１２−１〜１１１２−２４０…出
力回路 ・図３７ １４０１…差動増幅回路、１４０２…反転出力電圧、１
４０３…選択回路、１４０４…電圧信号、１４０５…、
バッファアンプ回路 ・図３８ １５０１…差動増幅回路、１５０２…電流増幅回路、１
５０３…電流増幅回路、１５０４…選択回路 ・図４５ ２２０１…電源電圧、２２０２…シレベルシフト回路、
２２０３…シフト出力信号、２２０４…シフトレジス
タ、２２０５…シフト出力信号、２２０６…駆動回路、
２２０７…高耐圧回路 ・図４７ ２４０１…レベルシフト回路、２４０２…入力信号、２
４０３…出力信号、２４０４…インバータ、２４０５…
インバータ ・図４８ ２５０１…液晶表示コントローラ、２５０２…表示デー
タと同期信号、２５０３…制御信号群、２５０４…表示
同期信号、２５０５…走査回路、２５０６…ゲート駆動
信号、２５０７…電源回路、２５０８…基準電圧、２５
０９…基準電圧、２５１０…データドライバ、２５１１
…液晶駆動電圧、２５１２…液晶パネル、２５１３−１
〜２５１３−８…データドライバ、２５１４…タイミン
グ制御回路、２５１５…タイミング信号群、２５１６…
表示データ、２５１７…ライン表示同期信号、２５１８
…電圧生成回路、２５１９…交流化基準電圧、２５２０
…交流化基準電圧、２５２１…ラッチアドレス制御回
路、２５２２…ラッチ信号、２５２３…ラッチ回路、２
５２４…表示データ、２５２５…ラッチ回路、２５２６
…表示データ、２５２７…レベルシフト回路、２５２８
…表示データ、２５２９…出力回路、２５３０…液晶駆
動電圧 ・図４９ ２６０１…表示データ、２６０２…制御信号、２６０３
−１〜２６０３−２４０…ラッチ回路、２６０４−１〜
２６０４−２４０…ラッチ回路、２６０５−１〜２６０
５−２４０…レベルシフト回路、２６０６−１〜２６０
６−２４０…出力回路 ・図５０ ２７０１…デコーダ、２７０２…デコード出力、２７０
３…デコード出力、２７０４…選択回路、２７０５…選
択回路、２７０６…選択信号、２７０７…選択信号、２
７０８…分圧回路、２７０９…階調電圧、２７１０…選
択回路、２７１１…アンプバッファ回路 ・図５１ ２８０１−０〜２８０１−８…アンプバッファ回路、２
８０２−０〜２８０２−８…反転増幅回路、２８０３−
０〜２８０３−８…選択回路、２８０４−０〜２８０４
−８…選択回路 ・図５５ ３２０１…液晶表示コントローラ、３２０２…表示デー
タと同期信号、３２０３…制御信号群、３２０４…表示
同期信号、３２０５…走査回路、３２０６…ゲート駆動
信号、３２０７…電源回路、３２０８…基準電圧、３２
０９…基準電圧、３２１０…データドライバ、３２１１
…液晶駆動電圧、３２１２…液晶パネル、３２１３−１
〜３２１３−８…データドライバ、２５１４…タイミン
グ制御回路、２５１５…タイミング信号群、２５１６…
表示データ、３２１７…ライン表示同期信号、３２１８
…電圧生成回路、３２１９…基準電圧、３２２０…基準
電圧、３２２１…ラッチアドレス制御回路、３２２２…
ラッチ信号、３２２３…ラッチ回路、３２２４…表示デ
ータ、３２２５…ラッチ回路、３２２６…表示データ、
２５２７……出力回路、３２２８…液晶駆動電圧 ・図５６ ３３０１…表示データ、３３０２…制御信号、３３０３
−１〜３３０３−２４０…ラッチ回路、３３０４−１〜
３３０４−２４０…ラッチ回路、３３０５−１〜３３０
５−２４０…出力回路 ［従来技術］ ・図６０〜図６６ ２０１…液晶ドライバ、２０２…表示データ、２０３…
制御信号群、２０４…タイミング制御回路、２０５…制
御信号、２０６…表示データ、２０７…タイミング信
号、２０８…ラッチアドレス制御回路、２０９…ラッチ
信号、２１０…ラッチ回路、２１１…表示データ、２１
２…ラッチ回路、２１３…表示データ、２１４…レベル
シフタ、２１５…表示データ、２１６…基準電圧、２１
７…液晶駆動回路、２１８…液晶駆動信号 ４０１…電源回路、４０２…交流化信号、４０３…基準
電圧、４０４…基準電圧、４０５…走査ドライバ、４０
６…ゲート選択信号、４０７…液晶ドライバ、４０８…
データ信号線、４０９…液晶ドライバ、４１０…データ
信号線、４１１…液晶パネル ６０１…電源回路、６０２…交流化信号、６０３…基準
電圧、６０４…走査ドライバ、６０５…ゲート選択信
号、６０６…液晶ドライバ、６０７…データ信号線、６
０８…液晶パネル ・図６７ ２０１…液晶表示コントローラ、２０２…表示データと
同期信号、２０３…制御信号群、２０４…制御信号群、
２０５…表示同期信号、２０６…走査回路、２０７…ゲ
ート駆動信号、２０８…表示同期信号、２０９…電源回
路、２１０…基準電圧、２１１…基準電圧、２１２…デ
ータドライバ、２１４…液晶駆動電圧、２１６…液晶パ
ネル、２１７−１〜２１７−８…データドライバ、２１
８…タイミング制御回路、２１９…タイミング信号群、
２２０…表示データ、２２１…表示同期信号、２２２…
ラッチアドレス制御回路、２２３…ラッチ信号、２２４
…ラッチ回路、２２５…表示データ、２２６…ラッチ回
路、２２７…表示データ、２２８…レベルシフト回路、
２２９…表示データ、２３０…出力回路、２３１…液晶
駆動電圧 ・図６８ ３０１…電源電圧、３０２…シフトレジスタ、３０３…
シフト出力信号、３０４…レベルシフト回路、３０５…
シフト出力信号、３０６…駆動回路、３０７…高耐圧回
路 ・図７２ ７０１…液晶表示コントローラ、７０２…表示データと
同期信号、７０３…制御信号群、７０４…表示同期信
号、７０５…表示同期信号、７０６…電源回路、７０７
…基準電圧、７０８…データドライバ、７０９…液晶駆
動電圧、７１０…液晶パネル ・図７３ ８０１…液晶表示コントローラ、８０２…表示データと
同期信号、８０３…制御信号群、８０４…表示同期信
号、８０５…レベルシフト回路、８０６…表示同期信
号、８０７…走査回路、８０８…ゲート駆動信号、８０
９…表示同期信号、８１０…電源回路、８１１…基準電
圧、８１２…基準電圧、８１３…データドライバ、８１
４…液晶駆動電圧、８１５…液晶パネル、８１６−１〜
８１６−８…データドライバ、８１７…タイミング制御
回路、８１８…タイミング信号群、８１９…表示デー
タ、８２０…表示同期信号、８２１…ラッチアドレス制
御回路、８２２…ラッチ信号、８２３…ラッチ回路、８
２４…表示データ、８２５…ラッチ回路、８２６…表示
データ、８２７…出力回路、８２８…液晶駆動電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大石 純久 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 滝田 功 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 池田 牧子 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (52)

    【特許請求の範囲】
  1. 【請求項１】複数の出力端子を持ち、該複数の出力端子
    に対応した表示データを受け取り、該表示データを表示
    電圧に変換し、前記複数の出力端子に出力する駆動回路
    において、前記表示電圧は同一の表示データに対して２
    つの異なる電圧を持ち、該２つの異なる電圧は端子毎に
    一方の電圧となるように制御可能であることを特徴とす
    る駆動回路。
  2. 【請求項２】請求項１記載の駆動回路の前記２つの異な
    る電圧は、基準電圧に対して基準電圧より高い電圧と、
    低い電圧の２つであることを特徴とする駆動回路。
  3. 【請求項３】請求項１、２記載の駆動回路であって、前
    記複数の出力端子に対応した、前記２つの異なる電圧の
    どちらを選択するかを指示する極性信号を入力すること
    を特徴とする駆動回路。
  4. 【請求項４】複数の出力端子と、該複数の出力端子に対
    応した表示データを記憶するデータ記憶手段と、該デー
    タ記憶手段の出力から前記複数出力端子に対応して、表
    示電圧を生成する電圧生成手段と、該電圧生成手段の出
    力を前記複数の出力端子に出力する駆動回路において、
    前記複数の出力端子に対応した極性データを記憶する極
    性記憶手段を設け、前記電圧生成手段は、前記データ記
    憶手段の出力と該極性記憶手段の出力から、前記複数の
    出力端子に対応して、表示電圧を生成することを特徴と
    する駆動回路。
  5. 【請求項５】複数の出力端子と、該複数の出力端子に対
    応した表示データと、該表示データをラッチするラッチ
    クロックと、該ラッチしたデータの出力を指示する出力
    クロックと、前記ラッチクロックにより、前記表示デー
    タをラッチする第１のラッチ手段と、前記出力クロック
    により、該第１のラッチ手段の出力をラッチする第２の
    ラッチ手段と、該第２のラッチ手段の出力を表示電圧に
    変換し、該複数の出力端子に出力する電圧生成手段とを
    有する駆動回路において、前記出力端子に対応して生成
    電圧の種類を示す極性信号を入力し、該極性信号を前記
    ラッチクロックでラッチする第１の極性信号ラッチ手段
    と、該第１の極性信号ラッチ手段の出力を出力クロック
    でラッチする第２の極性信号ラッチ手段を有し、前記電
    圧生成手段は前記第２のラッチ手段の出力と該第２の極
    性ラッチ手段の出力を表示電圧に変換して、前記複数の
    出力端子に出力することを特徴とする駆動回路。
  6. 【請求項６】請求項５に記載の駆動回路において、前記
    極性信号はプラス側とマイナス側をデジタル的に示し、
    前記電圧生成手段は、前記第２の極性信号ラッチ手段の
    出力がプラス側を示す時は、基準電圧より高い電圧を生
    成し、マイナス側を示す時は、基準電圧より低い電圧を
    生成することを特徴とする駆動回路。
  7. 【請求項７】請求項５、６に記載の駆動回路において、
    極性取り込み指示信号を入力し、極性信号ラッチ制御手
    段を有し、該極性取り込み指示信号により、該極性信号
    ラッチ制御手段は、前記第１の極性信号ラッチ制御手段
    に取り込みを指示することを特徴とする駆動回路。
  8. 【請求項８】請求項７の前記取り込みの指示は、前記第
    １の極性信号ラッチ手段に与えるラッチ用のクロックを
    与えることで実現することを特徴とする駆動回路。
  9. 【請求項９】表示データを順次保持する保持手段と、ラ
    イン表示同期信号に同期して液晶ドライバの有する出力
    データ線分の前記保持手段の表示データを同時に保持す
    る保持手段と、基準電圧と交流化信号から交流化駆動す
    る２通りの交流化基準電圧を生成する電圧生成手段と、
    前記保持手段に保持された表示データ、該２通りの交流
    化基準電圧と交流化信号から液晶パネルに対して、各出
    力毎に交流化駆動の異なる液晶印加電圧に変換して出力
    する手段とを有することを特徴とする液晶駆動回路。
  10. 【請求項１０】請求項９記載の液晶駆動回路であって、
    前記保持手段に保持された表示データ、前記基準電圧と
    前記交流化信号から前記液晶パネルに対して、１出力毎
    に交流化駆動の異なる液晶印加電圧に変換して出力する
    ことを特徴とする液晶駆動回路。
  11. 【請求項１１】請求項９記載の液晶駆動回路であって、
    前記保持手段に保持された表示データ、前記基準電圧と
    前記交流化信号から前記液晶パネルに対して、複数の出
    力毎に交流化駆動の異なる液晶印加電圧に変換して出力
    することを特徴とする液晶駆動回路。
  12. 【請求項１２】請求項９記載の液晶駆動回路であって、
    交流化駆動の一方の交流化基準電圧を入力し、他方の交
    流化基準電圧を前記電圧生成手段が生成することを特徴
    とする液晶駆動回路。
  13. 【請求項１３】請求項９記載の液晶駆動回路であって、
    交流化駆動の一方の交流化基準電圧を入力し、他方の交
    流化基準電圧を前記電圧生成手段が基準電圧に対し対称
    に反転し生成することを特徴とする液晶駆動回路。
  14. 【請求項１４】請求項９記載の液晶駆動回路であって、
    交流化駆動の一方の交流化基準電圧を入力し、他方の交
    流化基準電圧を前記電圧生成手段が基準電圧分シフトし
    生成することを特徴とする液晶駆動回路。
  15. 【請求項１５】表示データを順次保持する保持手段と、
    ライン表示同期信号に同期して液晶ドライバの有する出
    力データ線分の該保持手段の表示データを同時に保持す
    る保持手段と、基準電圧は２通りの交流化基準電圧で、
    交流化信号で２通りの交流化基準電圧を切り換える電圧
    切り換え手段と、前記保持手段に保持された表示デー
    タ、前記２通りの交流化基準電圧と交流化信号から液晶
    パネルに対して、各出力毎に交流化駆動の異なる液晶印
    加電圧に変換して出力する手段とを有することを特徴と
    する液晶駆動回路。
  16. 【請求項１６】請求項１５記載の液晶駆動回路であっ
    て、前記保持手段に保持された表示データ、前記基準電
    圧と前記交流化信号から前記液晶パネルに対して、１出
    力毎に交流化駆動の異なる液晶印加電圧に変換して出力
    することを特徴とする液晶駆動回路。
  17. 【請求項１７】請求項１５記載の液晶駆動回路であっ
    て、前記保持手段に保持された表示データ、前記基準電
    圧と前記交流化信号から前記液晶パネルに対して、複数
    の出力毎に交流化駆動の異なる液晶印加電圧に変換して
    出力することを特徴とする液晶駆動回路。
  18. 【請求項１８】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、該複数の走査線に順次電圧を印加する走査回
    路と、上位装置からの表示データと基準電圧を受けて該
    表示データに対応した電圧を前記複数のデータ線に印加
    する液晶ドライバとを具備する液晶表示装置において、
    前記液晶ドライバは、請求項１から請求項８に記載の駆
    動回路であることを特徴とする液晶表示装置。
  19. 【請求項１９】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、該複数の走査線に順次電圧を印加する走査回
    路と、上位装置からの表示データと基準電圧を受けて該
    表示データに対応した電圧を前記複数のデータ線に印加
    する液晶ドライバとを具備する液晶表示装置において、
    前記液晶ドライバは、請求項９から請求項１４に記載の
    液晶駆動回路であることを特徴とする液晶表示装置。
  20. 【請求項２０】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、該複数の走査線に順次電圧を印加する走査回
    路と、上位装置からの表示データと基準電圧を受けて該
    表示データに対応した電圧を前記複数のデータ線に印加
    する液晶ドライバとを具備する液晶表示装置において、
    前記液晶ドライバは、請求項１５から請求項１７に記載
    の液晶駆動回路であることを特徴とする液晶表示装置。
  21. 【請求項２１】複数の出力端子を持ち、該複数の出力端
    子に対応した表示データを受け取り、該表示データを表
    示電圧に変換し、前記複数の出力端子に出力する駆動Ｌ
    ＳＩにおいて、前記表示電圧は同一の表示データに対し
    て、２つの異なる電圧を持ち、該２つの異なる電圧は端
    子毎に一方の電圧となるように制御可能であることを特
    徴とする液晶駆動ＬＳＩ。
  22. 【請求項２２】前記２つの異なる電圧は、一方は入力し
    た電圧であり、もう一方は反転基準電圧に対して前記入
    力した電圧を反転した電圧の２つであることを特徴とす
    る請求項２１記載の液晶駆動ＬＳＩ。
  23. 【請求項２３】前記複数の出力端子に対応した、前記２
    つの異なる電圧のどちらを選択するかを指示する極性信
    号を入力することを特徴とする請求項２１または２２記
    載の液晶駆動ＬＳＩ。
  24. 【請求項２４】表示データを順次保持する保持手段と、
    ライン表示同期信号に同期して液晶ドライバの有する出
    力データ線分の前記保持手段の表示データを同時に保持
    する保持手段と、基準電圧から交流化駆動する一方の階
    調電圧を生成する電圧生成手段と、前記保持手段に保持
    された表示データ、前記階調電圧と交流化信号と反転基
    準電圧から前記液晶パネルに対して、各出力毎に前記階
    調電圧を反転基準電圧に対して反転または非反転の制御
    を行い同一の表示データに対しての異なる液晶印加電圧
    を出力する出力手段とを有することを特徴とする液晶駆
    動ＬＳＩ。
  25. 【請求項２５】前記保持手段に保持された表示データ、
    前記基準電圧と前記交流化信号から前記液晶パネルに対
    して、１出力毎に交流化駆動の異なる液晶印加電圧を出
    力することを特徴とする請求項２４記載の液晶駆動ＬＳ
    Ｉ。
  26. 【請求項２６】交流化駆動の一方の基準電圧を入力し、
    他方の基準電圧を液晶駆動ＬＳＩで生成することを特徴
    とする請求項２４記載の液晶駆動ＬＳＩ。
  27. 【請求項２７】交流化駆動の一方の基準電圧を入力し、
    基準電圧から電圧生成手段で出力する階調数の階調電圧
    を生成し、交流化駆動の他方の階調電圧を出力手段で基
    準電圧に対し対称に反転して出力することを特徴とする
    請求項２６記載の液晶駆動ＬＳＩ。
  28. 【請求項２８】交流化駆動の一方の９レベル基準電圧を
    入力し、基準電圧から電圧生成手段で出力する６４階調
    の階調電圧を生成し、交流化駆動の他方の６４階調電圧
    を出力手段で基準電圧に対し対称に反転して出力するこ
    とを特徴とする請求項２６記載の液晶駆動ＬＳＩ。
  29. 【請求項２９】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、前記複数の走査線に順次電圧を印加する走査
    駆動ＬＳＩと、上位装置からの表示データと基準電圧を
    受けて該表示データに対応した電圧を前記複数のデータ
    線に印加する液晶ドライバとを備える液晶ディスプレイ
    において、前記液晶ドライバは、請求項２１，２２，２
    ３，２４，２５，２６，２７または２８いずれか一に記
    載の液晶駆動ＬＳＩであることを特徴とする液晶ディス
    プレイ。
  30. 【請求項３０】前記走査駆動ＬＳＩは、前記液晶ドライ
    バのデジタル入力信号と同一の信号レベルのデジタル入
    力信号を直接入力することを特徴とする請求項２９に記
    載の液晶ディスプレイ。
  31. 【請求項３１】前記走査駆動ＬＳＩは、入力段に入力す
    るデジタル入力信号をレベルシフトするレベルシフト回
    路を設け、該レベルシフト回路でデジタル入力信号を該
    走査駆動ＬＳＩの内部で動作する信号レベルにレベルシ
    フトすることを特徴とする請求項２９に記載の液晶ディ
    スプレイ。
  32. 【請求項３２】前記走査駆動ＬＳＩは、基準信号を入力
    し、入力するデジタル入力信号の入力レベルを前記基準
    信号で制御可能なことを特徴とする請求項２９に記載の
    液晶ディスプレイ。
  33. 【請求項３３】前記出力端子との接続関係を変更可能に
    構成された複数の出力アンプ回路を備え、 前記出力端子と前記出力アンプとの接続関係を、外部か
    らの信号に従って切り替えることで、前記２つの異なる
    電圧を前記出力端子から出力することを特徴とする請求
    項２１記載の液晶駆動ＬＳＩ。
  34. 【請求項３４】非反転用の出力アンプをある出力端子
    に、また、反転用の出力アンプ回路を他のある出力端子
    に接続し、 前記出力端子と前記出力アンプとの接続関係を外部から
    の信号に従って交互に切り替えることで、前記出力端子
    から前記２つの異なる電圧を出力することを特徴とする
    請求項２１記載の液晶駆動ＬＳＩ。
  35. 【請求項３５】前記反転基準電圧よりも電圧の高い表示
    電圧を出力した出力端子と、前記反転基準電圧よりも電
    圧の低い表示電圧を出力した出力端子とを、表示電圧を
    次回出力する前に一旦接続すること、 を特徴とする請求項２２記載の液晶駆動ＬＳＩ。
  36. 【請求項３６】複数の出力端子を持ち、該複数の出力端
    子に対応した表示データを受け取り、該表示データを液
    晶駆動電圧に変換し、前記複数の出力端子に出力する駆
    動ＬＳＩにおいて、 前記液晶駆動電圧を、同一の表示データに対して電圧レ
    ベルの異なる２種類生成し、このうちのいずれか一方を
    前記出力端子ごとに選択し出力すること、 を特徴とする液晶駆動ＬＳＩ。
  37. 【請求項３７】前記２種類の液晶駆動電圧のうちの一方
    は、予め定められた基準電圧より電圧レベルが高く、他
    方は該基準電圧より電圧レベルが低いこと、 を特徴とする請求項３６記載の液晶駆動ＬＳＩ。
  38. 【請求項３８】前記２種類の液晶駆動電圧のうち、一方
    は外部から入力されたものであり、他方は予め定められ
    た反転基準電圧に対して前記外部から入力された液晶駆
    動電圧を反転したものであること、 を特徴とする請求項３６記載の液晶駆動ＬＳＩ。
  39. 【請求項３９】前記前記液晶駆動電圧の選択は、外部か
    ら入力される交流化信号に従ってなされるものであるこ
    と、 を特徴とする請求項３６，３７または３８記載の液晶駆
    動ＬＳＩ。
  40. 【請求項４０】複数の出力端子と、 表示データを順次保持する保持手段と、 前記保持手段に保持されている表示データを、別途入力
    されるライン表示同期信号に同期して、上記出力端子の
    本数分だけ同時に保持する第２保持手段と、 別途生成された基準電圧から、複数レベルの電圧からな
    る階調電圧を生成する電圧生成手段と、 前記階調電圧のうち前記第２保持手段に保持された表示
    データに対応したレベルの電圧を前記出力端子毎に選択
    し、該選択した電圧を別途生成された反転基準電圧に対
    して反転または非反転した後、前記出力端子から出力す
    る出力手段と、 を有することを特徴とする液晶駆動ＬＳＩ。
  41. 【請求項４１】前記出力手段は、前記反転によって得ら
    れた電圧を出力する出力端子と、前記非反転によって得
    られた電圧を出力する出力端子とが、前記出力端子の配
    列上交互に位置するように、前記反転または非反転を行
    うものであること、 を特徴とする請求項４０記載の液晶駆動ＬＳＩ。
  42. 【請求項４２】前記基準電圧は、外部から入力されるも
    のであること、 を特徴とする請求項４０記載の液晶駆動ＬＳＩ。
  43. 【請求項４３】前記基準電圧は、９レベルの電圧を含ん
    で構成され、 前記階調電圧は、６４レベルの電圧を含んで構成された
    ものであること、 を特徴とする請求項４０記載の液晶駆動ＬＳＩ。
  44. 【請求項４４】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、 前記複数の走査線に順次電圧を印加する走査駆動ＬＳＩ
    と、 上位装置から送られてくる表示データと、別途生成され
    た基準電圧とを受けて、該表示データに対応した電圧を
    生成し、該生成した電圧を前記複数のデータ線に印加す
    る液晶ドライバと、を備え、 前記液晶ドライバは、請求項３６，３７，３８，３９，
    ４０，４１，４２または４３記載の液晶駆動ＬＳＩであ
    ること、 を特徴とする液晶ディスプレイ。
  45. 【請求項４５】前記走査駆動ＬＳＩは、前記液晶ドライ
    バのデジタル入力信号と同一レベルのデジタル入力信号
    を、直接入力されていること、 を特徴とする請求項４４記載の液晶ディスプレイ。
  46. 【請求項４６】前記走査駆動ＬＳＩは、入力段に入力さ
    れるデジタル入力信号を、該走査駆動ＬＳＩ内部の動作
    信号レベルにまで、レベルシフトするレベルシフト回路
    を備えたこと、 を特徴とする請求項４４記載の液晶ディスプレイ。
  47. 【請求項４７】複数の出力端子と、 表示データを順次保持する保持手段と、 前記保持手段に保持されている表示データを、別途生成
    されるライン表示同期信号に同期して、上記出力端子の
    本数分だけ同時に保持する第２保持手段と、 別途生成された基準電圧と、別途生成された交流化信号
    とから、交流化駆動に用いられる交流化された２種類の
    交流化基準電圧を生成する電圧生成手段と、 前記交流化基準電圧を、前記第２保持手段に保持された
    表示データに対応したレベルの液晶駆動電圧に変換し、
    当該表示データに対応する出力端子からそれぞれ出力す
    る出力手段と、 を有することを特徴とする液晶駆動ＬＳＩ。
  48. 【請求項４８】前記２種類の交流化基準電圧のうち、一
    方の交流化基準電圧に基づいて生成された液晶駆動電圧
    が出力される出力端子と、他方の交流化基準電圧に基づ
    いて生成された液晶駆動電圧が出力される出力端子と
    は、上記出力端子の配列上予め定められた本数分ごとに
    交互に位置されていること、 を特徴とする請求項４７記載の液晶駆動ＬＳＩ。
  49. 【請求項４９】上記予め定められた本数とは、１本であ
    ること、 を特徴とする請求項４８記載の液晶駆動ＬＳＩ。
  50. 【請求項５０】上記電圧生成手段は、別途生成された反
    転基準電圧を基準として一方の交流化基準電圧を反転
    し、該反転後の電圧を他方の交流化基準電圧とするもの
    であること、 を特徴とする請求項４７記載の液晶駆動ＬＳＩ。
  51. 【請求項５１】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、 前記複数の走査線に順次電圧を印加する走査回路と、 上位装置から送られてくる表示データと、別途生成され
    た基準電圧とを受けて、該表示データに対応した電圧を
    生成し、該生成した電圧を前記複数のデータ線に印加す
    る液晶ドライバと、を備え、 前記液晶ドライバは、請求項４０，４１，４２，４３ま
    たは４４記載の液晶駆動ＬＳＩであること、 を特徴とする液晶ディスプレイ。
  52. 【請求項５２】複数のデータ線および複数の走査線の交
    点位置にマトリックス状に配列した画素部を有する液晶
    パネルと、 前記複数の走査線に順次電圧を印加する走査回路と、 上位装置から送られてくる表示データと、別途生成され
    た基準電圧とを受けて、該表示データに対応した電圧を
    前記複数のデータ線に印加する液晶ドライバと、を備
    え、 前記液晶ドライバは、請求項４７，４８，４９または５
    ０に記載の液晶駆動ＬＳＩであること、 を特徴とする液晶ディスプレイ。
JP12001795A 1994-06-21 1995-05-18 液晶表示装置 Expired - Lifetime JP3774248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12001795A JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6-138499 1994-06-21
JP13849994 1994-06-21
JP17069694 1994-07-22
JP6-170696 1994-07-22
JP12001795A JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005296834A Division JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0887251A true JPH0887251A (ja) 1996-04-02
JP3774248B2 JP3774248B2 (ja) 2006-05-10

Family

ID=26471509

Family Applications (7)

Application Number Title Priority Date Filing Date
JP12001795A Expired - Lifetime JP3774248B2 (ja) 1994-06-21 1995-05-18 液晶表示装置
JP2005296834A Expired - Lifetime JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置
JP2006128114A Expired - Lifetime JP3917168B2 (ja) 1994-06-21 2006-05-02 液晶ディスプレイ
JP2006288013A Expired - Lifetime JP4053575B2 (ja) 1994-06-21 2006-10-23 液晶ディスプレイ
JP2007280996A Expired - Lifetime JP4455642B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2007280995A Expired - Lifetime JP4512629B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2010065637A Expired - Lifetime JP4914926B2 (ja) 1994-06-21 2010-03-23 液晶表示装置用ドライバチップ

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2005296834A Expired - Lifetime JP3817572B2 (ja) 1994-06-21 2005-10-11 液晶駆動回路及び液晶表示装置
JP2006128114A Expired - Lifetime JP3917168B2 (ja) 1994-06-21 2006-05-02 液晶ディスプレイ
JP2006288013A Expired - Lifetime JP4053575B2 (ja) 1994-06-21 2006-10-23 液晶ディスプレイ
JP2007280996A Expired - Lifetime JP4455642B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2007280995A Expired - Lifetime JP4512629B2 (ja) 1994-06-21 2007-10-29 液晶表示装置
JP2010065637A Expired - Lifetime JP4914926B2 (ja) 1994-06-21 2010-03-23 液晶表示装置用ドライバチップ

Country Status (4)

Country Link
US (6) US5774106A (ja)
JP (7) JP3774248B2 (ja)
KR (1) KR100190464B1 (ja)
TW (1) TW270198B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187097A (ja) * 1996-12-19 1998-07-14 Hoshiden Philips Display Kk 液晶表示装置
JP2000010526A (ja) * 1998-06-19 2000-01-14 Toshiba Corp 表示装置
JP2000206940A (ja) * 1999-01-18 2000-07-28 Casio Comput Co Ltd 液晶表示駆動装置
JP2001166726A (ja) * 1999-12-10 2001-06-22 Sharp Corp 表示装置および該表示装置に用いられるドライバ
JP2001175226A (ja) * 1999-12-16 2001-06-29 Matsushita Electric Ind Co Ltd 液晶駆動回路，半導体集積回路装置，基準電圧バッファ回路及びその制御方法
JP2001249650A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動方法
KR100336683B1 (ko) * 1999-07-21 2002-05-13 가나이 쓰토무 액정표시장치
JP2002221948A (ja) * 2001-01-06 2002-08-09 Hynix Semiconductor Inc 液晶表示装置の駆動回路
JP2004117406A (ja) * 2002-09-20 2004-04-15 Minolta Co Ltd 液晶表示装置
JP2004185032A (ja) * 2004-02-05 2004-07-02 Oki Electric Ind Co Ltd 液晶表示器駆動回路
JP2005222072A (ja) * 1997-05-13 2005-08-18 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP2005300625A (ja) * 2004-04-07 2005-10-27 Sony Corp 表示装置および表示装置の駆動方法
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2006047878A (ja) * 2004-08-06 2006-02-16 Nec Electronics Corp 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP2006323341A (ja) * 2005-04-18 2006-11-30 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP2007041590A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置と、これの駆動方法及び駆動装置
JP2007156235A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 表示装置駆動回路及び増幅器
JP2007179045A (ja) * 2005-12-27 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2008033297A (ja) * 2006-07-03 2008-02-14 Epson Imaging Devices Corp 液晶装置、および電子機器
JP4099991B2 (ja) * 2000-02-02 2008-06-11 セイコーエプソン株式会社 表示ドライバ及びそれを使用した表示装置
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
US8446353B2 (en) 1999-12-27 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
US8477124B2 (en) 2009-12-22 2013-07-02 Renesas Electronics Corporation Semiconductor device
US9240153B2 (en) 2006-07-03 2016-01-19 Japan Display Inc. Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
JP2018120021A (ja) * 2017-01-23 2018-08-02 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149297B1 (ko) * 1995-07-12 1998-12-15 김광호 액정 표시 장치 및 그 구동 방법
US5856818A (en) * 1995-12-13 1999-01-05 Samsung Electronics Co., Ltd. Timing control device for liquid crystal display
JP3297986B2 (ja) * 1996-12-13 2002-07-02 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
KR100396161B1 (ko) * 1997-11-01 2003-11-17 엘지.필립스 엘시디 주식회사 레벨쉬프터장치
JPH11175027A (ja) 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
JP4160141B2 (ja) * 1998-01-08 2008-10-01 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
KR100375349B1 (ko) * 2000-08-04 2003-03-08 삼성에스디아이 주식회사 다중 데이타 전극을 갖는 메트릭스형 평판 표시 패널 및그 구동 방법
US7019727B2 (en) 2000-09-18 2006-03-28 Sanyo Electric Co., Ltd. Display device
JP2002236474A (ja) * 2001-02-09 2002-08-23 Nec Corp 液晶表示装置及びその駆動方法
JP3965548B2 (ja) * 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
JP3591505B2 (ja) * 2001-12-05 2004-11-24 セイコーエプソン株式会社 表示駆動回路、電気光学装置及び表示駆動方法
JP3627710B2 (ja) * 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004212668A (ja) * 2002-12-27 2004-07-29 Koninkl Philips Electronics Nv 階調電圧出力装置
JP4127249B2 (ja) * 2003-11-27 2008-07-30 セイコーエプソン株式会社 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
TWI352333B (en) * 2006-05-02 2011-11-11 Chimei Innolux Corp Gray scale circuit and the method thereof
TWI414322B (zh) 2007-04-26 2013-11-11 Eisai R&D Man Co Ltd Preparation of lozenges
JP5246671B2 (ja) 2008-03-10 2013-07-24 独立行政法人科学技術振興機構 ジアミノ酸誘導体原料、その製造方法、及びジアミノ酸誘導体の製造方法
JP5139242B2 (ja) * 2008-11-20 2013-02-06 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
TWI376940B (en) * 2009-02-19 2012-11-11 Novatek Microelectronics Corp Gamma volatge generating apparatus and gamma voltage generator
TWI396179B (zh) * 2009-08-26 2013-05-11 Raydium Semiconductor Corp 低功率之顯示面板驅動方法及驅動電路
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
JP5825468B2 (ja) * 2010-09-16 2015-12-02 Ｎｌｔテクノロジー株式会社 画像表示装置及び該画像表示装置に用いられる伝送信号制御方法
TWI498876B (zh) * 2012-10-12 2015-09-01 Orise Technology Co Ltd 具有省電機制的源極驅動裝置及其所應用的平面顯示器
CN103915076B (zh) * 2014-04-25 2016-04-20 青岛海信电器股份有限公司 驱动液晶显示方法、液晶显示装置和快门式3d显示方法
CN107342063B (zh) * 2017-08-11 2020-12-01 昆山龙腾光电股份有限公司 公共电压驱动电路及显示装置
CN108335683B (zh) * 2018-03-14 2020-12-25 北京集创北方科技股份有限公司 源极驱动器、液晶显示装置及驱动方法
KR102684634B1 (ko) * 2018-08-10 2024-07-15 삼성디스플레이 주식회사 표시 장치
KR102554201B1 (ko) * 2018-09-20 2023-07-12 주식회사 디비하이텍 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
CN113223443B (zh) * 2020-01-17 2022-03-18 厦门凌阳华芯科技有限公司 一种多像素led驱动芯片和led显示屏
CN113223444B (zh) * 2020-01-17 2022-03-11 厦门凌阳华芯科技有限公司 一种单像素led驱动芯片及led显示屏

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
WO1987002537A1 (fr) 1985-10-16 1987-04-23 Sanyo Electric Co., Ltd. Dispositif d'affichage a cristaux liquides
JPH0766255B2 (ja) 1986-09-18 1995-07-19 富士通株式会社 アクテイブマトリクス型表示装置
US5214417A (en) * 1987-08-13 1993-05-25 Seiko Epson Corporation Liquid crystal display device
JPH01217498A (ja) * 1988-02-26 1989-08-31 Oki Electric Ind Co Ltd 表示駆動回路
JPH02135419A (ja) 1988-11-17 1990-05-24 Seiko Epson Corp 液晶表示装置の駆動法
JP2568659B2 (ja) 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system
JP2830004B2 (ja) 1989-02-02 1998-12-02 ソニー株式会社 液晶ディスプレイ装置
JP2714161B2 (ja) 1989-07-20 1998-02-16 株式会社東芝 液晶ディスプレイ装置
JPH0383014A (ja) 1989-08-28 1991-04-09 Toshiba Corp 液晶表示装置の駆動方法
JPH03235989A (ja) * 1990-02-13 1991-10-21 Toshiba Corp 液晶表示装置
JP2994678B2 (ja) 1990-03-12 1999-12-27 株式会社日立製作所 多階調液晶表示装置とその駆動電圧発生回路
JP2892444B2 (ja) 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JPH0467091A (ja) 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH0497126A (ja) 1990-08-16 1992-03-30 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP3082234B2 (ja) 1990-10-12 2000-08-28 日本電気株式会社 液晶駆動回路
JP2745435B2 (ja) 1990-11-21 1998-04-28 キヤノン株式会社 液晶装置
JPH04204689A (ja) 1990-11-30 1992-07-27 Hitachi Ltd 多階調用ドライバーとそれを用いた液晶表示装置
US5424753A (en) 1990-12-31 1995-06-13 Casio Computer Co., Ltd. Method of driving liquid-crystal display elements
JPH04309919A (ja) 1991-04-09 1992-11-02 Toshiba Corp 液晶表示装置
JPH07109544B2 (ja) 1991-05-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
JP3103146B2 (ja) 1991-07-31 2000-10-23 株式会社東芝 液晶表示装置
JPH0561444A (ja) * 1991-09-02 1993-03-12 Sharp Corp 液晶表示装置
JP2688548B2 (ja) * 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JP3665347B2 (ja) 1991-11-11 2005-06-29 セイコーエプソン株式会社 液晶表示体駆動装置及び液晶ディスプレイ
US5648793A (en) 1992-01-08 1997-07-15 Industrial Technology Research Institute Driving system for active matrix liquid crystal display
JP2502871B2 (ja) * 1992-01-27 1996-05-29 松下電器産業株式会社 液晶駆動回路と表示装置
JP3001317B2 (ja) 1992-02-05 2000-01-24 日本電気株式会社 アクティブマトリクス型液晶表示装置の駆動方法
JPH0619428A (ja) 1992-07-06 1994-01-28 Hitachi Ltd マトリクス表示装置の駆動方式
JP3144909B2 (ja) 1992-09-17 2001-03-12 富士通株式会社 液晶表示装置の基準電源回路
JPH06130916A (ja) 1992-09-17 1994-05-13 Fujitsu Ltd 液晶表示装置
US5731796A (en) 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
JP2994169B2 (ja) 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
JP3405579B2 (ja) 1993-12-28 2003-05-12 株式会社東芝 液晶表示装置
JP3669514B2 (ja) 1994-02-17 2005-07-06 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置の駆動回路
US5739804A (en) * 1994-03-16 1998-04-14 Kabushiki Kaisha Toshiba Display device
JPH07319432A (ja) 1994-05-30 1995-12-08 Sharp Corp 表示装置の列電極駆動回路
US5528256A (en) 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187097A (ja) * 1996-12-19 1998-07-14 Hoshiden Philips Display Kk 液晶表示装置
JP2005222072A (ja) * 1997-05-13 2005-08-18 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP2000010526A (ja) * 1998-06-19 2000-01-14 Toshiba Corp 表示装置
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP2000206940A (ja) * 1999-01-18 2000-07-28 Casio Comput Co Ltd 液晶表示駆動装置
KR100336683B1 (ko) * 1999-07-21 2002-05-13 가나이 쓰토무 액정표시장치
JP2001166726A (ja) * 1999-12-10 2001-06-22 Sharp Corp 表示装置および該表示装置に用いられるドライバ
JP2001175226A (ja) * 1999-12-16 2001-06-29 Matsushita Electric Ind Co Ltd 液晶駆動回路，半導体集積回路装置，基準電圧バッファ回路及びその制御方法
US7474306B2 (en) 1999-12-16 2009-01-06 Panasonic Corporation Display panel including a plurality of drivers having common wires each for providing reference voltage
JP2001249650A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動方法
US9412309B2 (en) 1999-12-27 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
US8970576B2 (en) 1999-12-27 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
US8446353B2 (en) 1999-12-27 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP4099991B2 (ja) * 2000-02-02 2008-06-11 セイコーエプソン株式会社 表示ドライバ及びそれを使用した表示装置
JP2002221948A (ja) * 2001-01-06 2002-08-09 Hynix Semiconductor Inc 液晶表示装置の駆動回路
JP2004117406A (ja) * 2002-09-20 2004-04-15 Minolta Co Ltd 液晶表示装置
JP2004185032A (ja) * 2004-02-05 2004-07-02 Oki Electric Ind Co Ltd 液晶表示器駆動回路
JP2005300625A (ja) * 2004-04-07 2005-10-27 Sony Corp 表示装置および表示装置の駆動方法
JP2006047878A (ja) * 2004-08-06 2006-02-16 Nec Electronics Corp 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP2006323341A (ja) * 2005-04-18 2006-11-30 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP2007041590A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置と、これの駆動方法及び駆動装置
JP2007156235A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 表示装置駆動回路及び増幅器
JP2007179045A (ja) * 2005-12-27 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2008033297A (ja) * 2006-07-03 2008-02-14 Epson Imaging Devices Corp 液晶装置、および電子機器
US9240153B2 (en) 2006-07-03 2016-01-19 Japan Display Inc. Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US9697784B2 (en) 2006-07-03 2017-07-04 Japan Display Inc. Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
JP2010134107A (ja) * 2008-12-03 2010-06-17 Seiko Epson Corp 集積回路装置、電気光学装置、及び電子機器
US8477124B2 (en) 2009-12-22 2013-07-02 Renesas Electronics Corporation Semiconductor device
JP2018120021A (ja) * 2017-01-23 2018-08-02 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
TW270198B (ja) 1996-02-11
KR960002127A (ko) 1996-01-26
JP3917168B2 (ja) 2007-05-23
USRE42993E1 (en) 2011-12-06
JP2007025726A (ja) 2007-02-01
JP3817572B2 (ja) 2006-09-06
JP4914926B2 (ja) 2012-04-11
JP3774248B2 (ja) 2006-05-10
JP2010181904A (ja) 2010-08-19
USRE39366E1 (en) 2006-10-31
USRE40973E1 (en) 2009-11-17
US5774106A (en) 1998-06-30
JP2008058993A (ja) 2008-03-13
JP2008058994A (ja) 2008-03-13
JP2006048083A (ja) 2006-02-16
JP4053575B2 (ja) 2008-02-27
USRE42597E1 (en) 2011-08-09
JP4512629B2 (ja) 2010-07-28
KR100190464B1 (ko) 1999-06-01
JP4455642B2 (ja) 2010-04-21
USRE40916E1 (en) 2009-09-15
JP2006221194A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
JP4512629B2 (ja) 液晶表示装置
KR100378101B1 (ko) 액정 드라이버 회로 및 고속 데이타 기입 능력을 갖는ｌｃｄ
JP4979888B2 (ja) データ駆動集積回路及びその駆動方法とそれを利用した表示装置
JP2994169B2 (ja) アクティブマトリックス型液晶表示装置
KR20070120269A (ko) 평판 표시장치와 그의 구동방법
JP2012141609A (ja) ディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法
JP2008116556A (ja) 液晶表示装置の駆動方法およびそのデータ側駆動回路
JP2001343944A (ja) 液晶表示装置の駆動方法および駆動装置
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
US20060198009A1 (en) Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
US20230063249A1 (en) Display driver and display device
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
JPH11119741A (ja) 液晶表示装置およびそれに用いられるデータドライバ
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
CN100470631C (zh) 放大电路及显示装置
KR101212157B1 (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
KR101118923B1 (ko) 사전 구동 방식이 적용된 소스 드라이버 구동장치
KR100771353B1 (ko) 디지털 아날로그 변환 회로
JP2007183670A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term