JPH01217498A - 表示駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、アクティブマトリクス型液晶テレビ（以下、
ＬＣＤテレビという）等の表示装置に用いられる表示駆
動回路に関するものである。

（従来の技術） 従来、この種の表示駆動回路としては、例えば第２図の
ようなものがあった。以下、その構成を説明する。

第２図は、従来のアクティブマトリクス型ＬＣＤテレビ
に用いられる水平方向の表示駆動回路の一構成例を示す
ブロック図である。

この表示駆動回路１０はＬＣＤパルス２０を駆動するも
ので、サンプリングスタート信号Ｓ′ｒ用のシリアルデ
ータ入力端子Ｓｉｎ、クロック信号φ用のクロック入力
端子Ｃ１及び出力端子Ｑ１〜Ｑ６を有するｎビットのシ
フトレジスタ１１と、極性選択信号ＳＥＬを反転して逆
相極性選択信号ＳＥＬを出力するインバータ１２と、極
性選択信号ＳＥＬまたは逆相極性選択信号ＳＥＬでオン
。

オフ制御されカラービデオ信号を人力するためのスイッ
チ１３−１〜１３−６とを備えている。アナログ信号で
あるカラービデオ信号は、正極性のＲ（赤）信号ＶＲ（
＋）　、負極性のＲ信号ＶＲ（−）、正極性のＧ（緑）
信号ＶＧ　（＋）　、負極性のＧ信号ＶＧ　（−）　、
正極性のＢ（青）信号ＶＢ　（＋）　、及び負極性のＢ
信号Ｖ１３　（−）からなり、正極性の信号ｖｘｔ　（
＋）　、　ＶＧ　（＋）　。

ＶＢ　（＋）は逆相極性選択信号ＳＥＬでオン、オフ制
御されるスイッチ１Ｂ−１，１３−３，１３−５を通し
て信号線ＶＲ，ＶＧ、ＶＢにそれぞれ入力され、負極性
の信号Ｖｒｔ　（−）、ＶＧ　（−）。

ＶＢ　（−）は極性選択信号ＳＥＬでオン、オフ制御さ
れるスイッチ１３−２．１３−４．１３−６を通して信
号線ＶＲ，ＶＧ、ＶＢにそれぞれ入力される。

各信号線ＶＲ，ＶＧ、ＶＢにはサンプル／ホールド回路
（以下、８７８回路という）１４−１〜１４−６の各入
力端子が接続され、その各出力端子ＤＩＲ−Ｄ６Ｈにア
ナログバッファ回路１５−１〜１５−６の入力端子がそ
れぞれ接続され、さらにそのアナログバッファ回路１５
−１〜１５−６の各ＬＣＤ駆動用出力端子Ｄ１〜Ｄ６が
ＬＣＤパネル２０の水平方向入力端子に接続されている
。

Ｓ／［（回路１４−１〜１４−６は、シフトレジスタ１
１の出力端子Ｑ１〜Ｑ６から出力される信号に基づき、
信号線ＶＲ，ＶＧ、ＶＢ上の信号ＶＲ。

（＋）、ＶＲ（）、ＶＧ（＋）、ＶＧ（）。

ＶＢ　（＋）　、　ＶＢ　（−）を取込み、それを保持
する回路て′ある。アナログバッファ回路１５−１〜１
５−６は、制御信号である出力イネーブル信号ＯＥに基
づき、Ｓ／）Ｉ回路１４−１〜１４−６の出力を入力し
、それをＬＣＤ駆動信号の形で出力端子Ｄ１〜Ｄ６から
出力する回路である。

このような表示駆動回路１０は通常、モノリシック集積
回路（以下、モノリシック［Ｃという）で構成されてい
る。なお、第２図においてしＣＤパネル２０に対するＬ
ＣＤ駆動用出力端子としてＤ１〜Ｄ６Ｌか示されていな
いが、実際にはシフトレジスタ１１の出力端子Ｑ１〜Ｑ
３に対応する回路ブロックＩＯＡが出力端子Ｑ６の後に
繰返し並べられた形で続き、全体はｎ／３個の回路ブロ
ック１０Ａで構成されている。ｎはＬＣＤパネル２０の
水平方向画素数に等しいもので、そのｎの数が大きい程
、画像の水平方向解像度が上る。例えば、ｎ＝２４０〜
７００程度の値をとる。

第３図は、第２図におけるＳ／Ｈ回路１４−１〜１４−
６の１素子当りの回路図である。

この８７８回路は、信号線ＶＲ，ＶＧ、Ｖ［３上の信号
を入力する入力端子ｉ、シフトレジスタ１１の出力端子
Ｑ１〜Ｑ６に接続されるサンプリング制御用の入力端子
Ｃ１及び出力端子Ｄ　１１−１（またはＤ２Ｈ−Ｄ６Ｈ
の１つ）を有し、その入出力端子ｉ、ＤＩＨ間にＰチャ
ネルＭＯＳトランジスタ（以下、ＰＭＯ８という）１４
ａ及びＮチャネルＭｏ５１〜ランジスタ（以下、ＮＭＯ
３という〉１４ｂが並列に接続され、そのＰＭＯ８１４
ａのゲートがインバータ１４ｃを介して入力端子Ｃに、
そのＮＭＯ８１４ｂのゲートが入力端子Ｃにそれぞれ接
続されている。また出力端子ＤＩＲとアース間には、ホ
ールド用のコンデンサ１４ｄが接続されている。

次に、第４図及び第５図を参照しつつ第２図及び第３図
の動作を説明する。なお、第４図及び第５図は第２図の
動作を説明するためのタイミング図であり、そのうち第
４図はＬＣＤテレビの駆動方法としてビデオ信号の水平
走査周期（以下、ＩＨという）毎にＬＣＤの駆動電圧の
極性を反転させるライン反転法で動作さぜな場合の第２
図の第１出力端子Ｄ１における各信号のタイミングを示
している。また、第５図はサンプリングの１周期内にお
ける第２図の各部のタイミングを示している。なお、第
５図中のＱｎは、シフトレジスタ１１の最終段出力端子
である。

第４図に示すように、サンプリングスタート信号ＳＴは
水平走査信号に同期してＩＨの開始点で与えられる。

第５図に示すように、ｎビットのシフトレジスタ１１の
出力端子Ｑ１〜Ｑｎには、サンプリングスタート信号Ｓ
Ｔが与えられた直後から、クロック信号φの前縁に同期
して順次シフトしていくパルス信号が発生する。出力端
子Ｑ１が高レベル（以下、１１　Ｈ１１という）になる
と、Ｓ／Ｈ回路１４−１は信号線ＶＢ上の信号をサンプ
リングし、出力端子Ｑ１が低レベル（以下、ＩＩＬ、″
という）に切替わった時点での信号線Ｖ［１，の電圧レ
ベルを内部のホールド用コンデンサ１４ｄで保持する。

Ｓ／Ｈ回路１４−１の内部のコンデンサ１４ｄのホール
ド電圧が出力端子ＤＩＨに出力され、アナログバッファ
回路１５−１に入力される。ここでサンプリングされる
信号線ＶＲ上の信号は、カラービデオ信号のうちのＲ（
赤）の正極性信号ＶＲ。

（＋）と負極性信号ＶＲ（−）とをスイッチ１３−１と
１３−２で交互に切替えて与えられる信号であり、第４
図に示すように１ｔＩ毎に反転する極性選択信号ＳＥＬ
によって、信号ＳＥＬが“Ｌ′。

のときはＶＲ＝ＶＲ（＋）、信号Ｓ　Ｅ　１．、が“Ｈ
ｌｌのときはＶＲ＝ＶＲ（−）となるように選ばれる。

従って、Ｓ／Ｈ回路１９のホールド出力信−号はＩＩ毎
に極性が反転する。

第５図に示すように、出力端子Ｑ１のパルス信号の次に
出力端子Ｑ２のパルス信号がくると、以上と同様の動作
のためにＳ／Ｈ回路１４−２の出力端子１）２Ｈには信
号ＶＧ（＋）と信号ＶＧ（−）の各電圧レベルがＩＩ毎
に交互に出力されてくる。

出力端子Ｑ２のパルス信号の次に出力端子Ｑ３のパルス
信号がくると、Ｓ／Ｈ回路１４−３の出力端子Ｄ　３　
Ｈには信号Ｖ［３（＋）と信号ＶＩ’３　（−）の各電
圧レベルが１ｔｉ毎に交互に出力されてくる。

以下同様に、最終段の出力端子Ｑｎのパルス信号がくる
まで動作し、ｎ個のＳ／Ｈ回路１４−１〜１４−ｎが以
上のサンプリング動作を終了してから、出カイネーブル
信−号ＯＥが“Ｈｌｌとなる。

ここて′、アナログバッファ回路１５−１〜１５−６は
、出力イネーブル信号ＯＥがＩＩ　ｌ、　ＩＩのとき、
その出力端子Ｄ１〜Ｄ６が高インピーダンスとなり、出
力イネーブル信号ＯＥがＩＩ　［（ＩＩのとき、出力端
子Ｄ１〜Ｄ６に各入力信号（Ｓ／Ｈ回路出力）をそのま
ま伝達する。出力端子Ｄ１〜・Ｄ６が高インピーダンス
のときは、Ｌ、ＣＤパネル２０の中の画素自身が持つ容
量分によって高インピーダンスになる前にその出力端子
Ｄ１〜Ｄ６に出力された電圧レベルが保持される。

第５図に示すように、出力イネーブル信号ＯＥが“Ｈ’
”になると、Ｓ／Ｈ回路１４−１の出力電圧レベルが出
力端子Ｄ１に伝達される。同様に出力端子Ｄ２にはＳ／
Ｈ回路１４−２の出力電圧レベルが、出力端子Ｄ３には
Ｓ／Ｈ回路１４−３の出力の電圧レベルが、というよう
にそれぞれ伝達され、出力端子Ｄ１〜Ｄｎ上のｎ出力が
同時に１、、ＣＤパネル２０への駆動電圧を出力するこ
とになる。

第４図に示すように、出力端子Ｄ１の電圧レベルはＳ／
Ｈ回路１４−１の出力がＩＩ毎に極性反転すると同じく
、ＬＨ毎に極性反転する。出力端子Ｄ２〜Ｄｎの電圧レ
ベルも同様である。

なお、前記の説明で、ＬＣＤ駆動出力を正極性電圧と負
極性電圧とが交互に切替わる交流電圧とした理由は、直
流電圧印加によるＬＣＤパネル２０の寿命低下を防ぐた
めで、ＬＣＤ駆動の必須条件である。

以上のようにして第２図の回路は動作し、ＬＣＤパネル
２０にカラービデオ信号を供給し、その結果ＬＣＤパネ
ル２ｏにはテレビ画面が映し出されることになる。

（発明が解決しようとする課題） しかしながら、上記構成の表示駆動回路では、次のよう
な問題点があった。

第５図に示すように、出力端子Ｑ１〜Ｑｎがら出力され
るサンプリング制御用パルス信号のパルス幅しＳは、ク
ロック信号φの周期に等しいものであるが、この値はビ
デオ信号の有効水平走査期間を例えば５０μｓとすると
、 で決まる値で、例えばｎ＝２４０のときはｔｓ＝２０８
ｎｓとなる。このパルス幅しｓの期間内に各８７８回路
１４−１〜１４−６はビデオ信号のサンプリングを終了
させなければならないが、第３図に示ず８７８回路を構
成するＰＭＯ８１４ａ及びＮＭＯ８１４ｂからなるスイ
ッチ回路には必ずいくらかのオン抵抗ｒｓが存在する。

そのため、容量Ｃｈのホールド用コンデンサ１４ｄとこ
のオン抵抗ｒｓとによる時定数ｃｈ・１−　Ｓとパルス
幅ｔｓの関係によっては、サンプリングしようとするビ
デオ電圧とそのホールド電圧とに無視できない差が出て
くることになる。

第５図に示すように、サンプリング直前のホールド電圧
とサンプリングしようとするビデオ電圧との差をＶｉｐ
−ρとし、ボールド電圧の変化量をＶｈｐ−Ｐとすると
、Ｖｉｐ−ｐは次式で表わされる。

ビデオ入力電圧Ｖｉとホールド電圧ｖｈとの差をオフセ
ット電圧Ｖｏｆｆとすると、 ＶＯｆｒ　＝Ｖｈ　−Ｖｉ　＝ｖｈｐ−ｐ−ｖ；ｐ−ｐ
　　　・・・（３）となり、オフセット電圧Ｖｏｆｆが
大きい程、ビデオ信号に対する画像の忠実度が低下する
ばかりでなく、モノリシックＩＣの製造ばらつきによる
ＬＣＤ駆動出力間のオフセット電圧Ｖｏｆｆのばらつき
量がそのＶｏｆ、ｆの絶対値に対しである一定の比率で
存在するとすれば、画面上ではこれが１７を縞となって
見えるおそれがある。

例えばｔｓ＝２０８ｎｓ、Ｃｈ＝５ｐＦ’、ｒｓ＝１０
にΩ、Ｖｉｐ−ｐ＝ＬＯＶとすれば、（２）式よりＶｈ
ｌ）−ｐ＝＝９，８４４Ｖとなり、これらの差からＶｏ
ｆｆ＝−１５６ｍＶとなる。オフセット電圧Ｖｏｆｆの
ばらつき量がこの±３０％とすれば、約１００ｍＶの幅
でＶｏｆｆのばらつき量が存在することになる。Ｌ、Ｃ
Ｄ駆動出力の隣りあう２端子間で１００ｍＶのオフセッ
ト電圧差があれば、画質はかなり劣化してしまう。

以上の問題は、水平方向の画素数ｎが増え、高精細にな
る程、顕著になってくる。それは、（１）式で表わされ
るように、ｎが増える程、パルス幅ｔｓが小さくなり、
その結果オフセット電圧Ｖｏｆｆの絶対値が大きくなる
ためである。

本発明は前記従来技術が持っていた課題のうち、オフセ
ラ１〜電圧の絶対値が大きくなって画質が劣化する点に
ついて解決した表示駆動回路を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、正極性信号及び負
極性信号からなるアナログ信号をパルス信号によりサン
プリングしてそれを保持する８７８回路と、制御信号に
より前記Ｓ／Ｉ−Ｉ回路の出力を表示装置の駆動信号に
変換して出力するアナログバッファ回路とを備えた表示
駆動回路において、前記８７８回路を１駆動信号当り少
なくとも２つ以上設け、それらの８７８回路で前記正極
性信号と負極性信号とを各々別個にサンプリングしてそ
れを保持するようにしたものである。

（作用） 本発明によれば、以上のように表示駆動回路を構成した
ので、各８７８回路はアナログ信号の正極性信号と負極
性信号とをそれぞれ別個にサンプリングするため、各８
７８回路におけるホールド電圧の変化量が低くおさえら
れ、アナログ信号をサンプリングする際に発生ずるオフ
セット電圧が小さくなり、画質が向上する。従って前記
問題点を除去できるのである。

（実施例） 第１図は本発明の実施例を示すアクティダマ１ヘリクス
型ｌ−７ＣＤテレビに用いられる水平方向の表示駆動回
路の構成ブロック図である。

この表示駆動回路はＬＣＤパネル４０を駆動するもので
、サンプリングスタート信号ＳＴ用のシリアルデータ入
力端子Ｓｉｎ、クロック信号φ用のクロック入力端子Ｃ
１及び出力端子Ｑ１〜Ｑ３を有するｎピッ１−のシフＩ
−レジスタ３１と、極性選択信号Ｓ　Ｅ　Ｌ、　Ｐを反
転して逆相極性選択信号５ＥＬＰを出力するインバータ
と、２人力のアンドゲート（以下、ＡＮＩ）ゲートとい
う）３３−１〜３３−８とを備えている。シフトレジス
タ３１は、クロック信号φに同期してサンプリングスタ
ー１−信号ＳＴを順次シフトしていき、パルス信号を順
次出力端子Ｑ１〜Ｑ３から出力する回路であり、その出
力端子Ｑ１〜Ｑ］則にＡ　Ｎ　１）ゲート３３−１〜３
３−６が接続されている。ＡＮＤゲート３３−１．３３
−３．３３−６は極性選択信号Ｓ　Ｅ　Ｌ　Ｐと出力端
子Ｑ１．Ｑ２．ＱＢの信号との論理積をとってそれを各
出力端子Ｑｌ　（＋）　。

Ｑ２　（＋）　、　Ｑ３　（＋）から出力する回路、Ａ
ＮＤゲート３３−２．３３−４．３３−６は逆相極性選
択信号Ｓ　ｌ：Ｌ　））と出力端子Ｑｌ、Ｑ２゜Ｑ３の
信号との論理積をとってそれを各出力端子Ｑｌ　（−）
　、　Ｑ２　（−）　、　Ｑ３　（−）から出力する回
路である。また、ＡＮＤゲート３３−７は制御信号であ
る出力イネーブル信号○Ｅと逆相極性選択信号Ｓ　Ｅ　
Ｌ　ｌ−）との論理積をとってそれを出力端子○Ｅ（→
−）から出力する回路、ＡＮＤゲート３３−８は出力イ
ネーブル信号ＯＥと極性選択信号５ＥＬＰとの論理積を
とってそれを出力端子ＯＥ　（−）から出力する回路で
ある。

アナログ信号であるカラービデオ信号は、信号ＶＲ（＋
）　、　ＶＲ（）　、　ＶＧ　（＋）　、　ＶＧ（−）
　、　ＶＢ　（＋）　、　ＶＢ　（−）がらなり、それ
らの各信号が各Ｓ／８回路３４−１〜３４−６の入力端
子に接続されている。Ｓ／Ｈ回路３４−１〜３４−６の
各サンプリング制御用入力端子は、ＡＮＤゲート３３−
１〜３３−６の出力端・子Ｑ１（＋）　、　Ｑｌ　（−
）　、　Ｑ２　（＋）　、　Ｑ２　（−）　。

Ｑ３　（＋）　、　Ｑ３　（−）にそれぞれ接続され、
そのＳ　／　Ｉ−１回路３４−１〜３４−６の各出力端
子ＤＩＨ（＋）、ＤＩＲ（−）、Ｄ２ｆ（（＋）。

Ｄ２Ｈ（−）、Ｄ３［（（十）、Ｄ３１１　（−）がア
ナログバッファ回路３５−１〜３５−６の入力端子にそ
れぞれ接続されている。アナログバッファ回路３５−１
．３５−３．３５−５の各出力イネーブル制御端子はＡ
ＮＤゲー１−３３−７の出力端子ＯＥ　（＋）に共通接
続されると共に、アナログバッファ回路３５−２．３５
−４．３５−６の各出力イネーブル制御端子はＡＮＤゲ
ート３３−８の出力端子０Ｅ（−）に共通接続され、そ
のアナログバッファ回路３５−１と３５−２．３５−３
と３５−４．３５−５と３５−６との各出力（則がＬＣ
Ｄ駆動用出力端子１）１．Ｄ２．Ｄ３にそれぞれ共通接
続されている。この出力端子Ｄｉ、Ｄ２゜Ｄ３は、ＬＣ
Ｄパネル４０の水平方向入力端子にそれぞれ接続されて
いる。

ここで、Ｓ　／　Ｈ回路３４−１〜３４−６は、ＡＮＤ
ゲート３３−１〜３３−６の出力端子Ｑ１（＋）　、　
Ｑｌ　（−）〜、Ｑ３　（＋）　、　Ｑ３　（−）から
出力される信号に基づき、信号ＶＲ（＋）　。

ＶＲ（−）　、　ＶＧ　（＋）　、　ＶＧ　（−）　、
　ＶＢ（＋）　、　ＶＢ　（−）をそれぞれ取込み、そ
れを保持する回路であり、例えば第３図と同一の回路で
構成されている。アナログバッファ回路３５−１〜３５
−６は、ＡＮＤゲート３３−７．３３−８の出力端子Ｏ
Ｅ　（＋）　、　ＯＥ　（−）から出力される信号に基
づき、Ｓ／Ｈ回路３４−１〜３４−６の出力端子ＤＩＩ
−１（＋）　、　Ｄ１’Ｈ（−）〜Ｄ３Ｈ（＋）、Ｄ３
Ｈ（−）上の信号を入力し、それをＬＣＤ駆動信号の形
で出力端子Ｄ１〜Ｄ３へ送出する機能を有している。

このような表示駆動回路３０は、例えばモノリシックＩ
Ｃで構成される。なお、第１図においてＬＣＤパネル４
０に対するＬＣＤ駆動用出力端子としてＤ１〜Ｄ３Ｌ、
か示されていないが、実際にはシフ１−レジスタ３１の
出力端子Ｑ１〜Ｑ３に対応する回路ブロックＩＯＡが出
力端子Ｑ３の後にに繰返し並べられた形で続き、ＬＣＤ
パネル４０の水平方向画素数ｎ／３に等しい数だけ回路
ブロック３０Ａが設けられている。

次に、第６図を参照しつつ第１図の動作を説明する。な
お、第６図はＬＣＤテレビをライン反転法で動作させた
場合の第１図のタイミング図である。

第６図に示すように、サンプリングスタート信号ＳＴが
シフＩ・レジスタ３１の入力端子Ｓｉｎに周期的に供給
されると共に、そのＬＨ（水平走査周期）毎に反転する
ように極性選択信号Ｓ　Ｅ　Ｌ　Ｐがインバータ３２及
びＡＮＤゲート３３−１゜３３　３．３３　５．３３−
８に供給される。ビデオ信号入力波形は、信号ＶＦｔ　
（＋）　、　ＶＧ（＋）　、　Ｖ［３（＋）が正極性、
信号ＶＲ（−）。

ＶＧ　（−）　、　ＶＢ　（−）が負極性の電圧波形で
あり、アースレベル（＝ＯＶ）を境に互いに逆相の波形
であり、それらが各Ｓ／Ｈ回路３４−１〜３４−６に供
給される。

シフトレジスタ３１の出力端子Ｑ１〜Ｑ３から出力され
るサンプリング制御用のパルス信号のうち、第１のＬＣ
Ｄ駆動用出力端子Ｄ１に対応する出力端子Ｑ１のパルス
信号は、極性選択信号Ｓ　Ｅ　Ｌ、　Ｐ及び逆相極性選
択信号丁τππにより、ＡＮＤゲート３３−１．３３−
２を通して一周期毎に交互にその出力端子Ｑｌ　（＋）
　、　Ｑｌ　（−）から出力される。このため、Ｓ／Ｉ
（回路３４−１と３４−２は一周期毎に交互にサンプリ
ング動作を行う。ここでＳ／Ｈ回路３４−１は信号ＶＲ
（＋）を、Ｓ／Ｈ回路３４−２は信号ＶＲ（−）をサン
プリングする。従って、Ｓ　／　Ｉ−Ｉ回路３４−１の
出力端子ＤＩＲ（＋）に出力されるホールド電圧は正極
性電圧レベルとなり、一方Ｓ／Ｈ回路３４−２の出力端
子Ｄ１’Ｈ（−）に出力されるホールド電圧は負極性の
電圧レベルとなる。出力端子ＤＩＨ（＋）と１）ＬＨ（
−）の信号はアナログバッファ回路３５−１と３５−２
を経由して第１のＬＣＤ駆動用出力端子Ｄ１に伝達され
るが、出力端子ＤＩＩ−１（−）側のＳ／Ｈ回路３４−
２がサンプリング動作をしている周期内において、出力
端子ＤＩＩ−１（＋）の信号がＡＮＤゲー１−３３−７
の出力端子ＯＥ　（＋）の信号によって出力端子Ｄ１に
伝達され、逆に出力端子ＤＩＲ（＋）側のＳ／【（回路
３４−１がサンプリング動作をしている周期内において
は、出力端子ＤＩＨ（−）の信号がＡＮＤゲート３３−
８の出力端子ＯＥ　（−）の信号によって出力端子Ｄ１
に伝達される。その結果、出力端子Ｄ１には、１１１毎
に正極性信号ＶＲ（＋）と負極性信号ＶＲ（−）とが交
互に伝達されて出力される。第１図における出力端子Ｑ
１から出力端子Ｄ１に至る回路の動作は以上のように行
われるが、出力端子Ｑ２から出力端子Ｄ２、及び出力端
子Ｑ３か４出力端子Ｄ３に至る回路についても、同様の
動作が行われ、それらの出力端子Ｄ１〜Ｄ３からＬＣＤ
パネル４０ヘ力ラービデオ信号が供給されてそのＬＣＤ
パネル４０にテレビ画面が映し出されることになる。

第６図において、出力端子ＤＩＲ（＋）波形上のＶｈｐ
−ｐ　（＋）はその出力端子ＤＩＲ（＋）のホールド電
圧の変動電圧幅を示し、出力端子ＤＩＨ（−）波形−Ｌ
のＶｈｐ−ｐ（−）はその出力端子ＤＩＲ（−）のホー
ルド電圧の変動電圧幅を示している。従来の第４図にお
いて示した出力端子Ｄ　Ｉ　Ｉ−１ホールド電圧の変動
幅Ｖｈｐ−ｐが正極性電圧レベルと負極性電圧レベルに
またがって大きいのに対し、第６図における変動電圧幅
Ｖ１１ｐ−ｐ（＋）とＶｈｐ−ｐ（−）が共に単一極性
内での変動幅しかないことがわかる。このことは、（２
）式においてサンプリング直前のボールド電圧とサンプ
リングしようとするビデオ電圧との差Ｖｔｐ−ｐが小さ
いことを意味する。（２）式中の電圧差Ｖｉｐ−ｐとホ
ールド電圧の変化量Ｖｈｐ＝ｐとの差がオフセット電圧
Ｖｏｆｆの絶対値であるから、電圧差Ｖｉｐ−ｐが小さ
いということはオフセット電圧Ｖｏｆｆも小さいことに
なり、従って画質の劣化も小さくなる。例えば、ビデオ
信号の単一極性信号における有効電圧の振幅が３Ｖ程度
であるとすれば、電圧差Ｖｉｐ−ｐ＝３Ｖ、出力端子Ｑ
１〜Ｑ３のパルス幅ｔｓ２０８ｎｓ、Ｓ／Ｈ回路３４−
１〜３４−６中のホールド用コンデンサの容ｔｃｈ＝５
ｐＦ、及びスイッチのオン抵抗ｒｓ＝１０にΩして（２
）式より、Ｖｈｐ−ρ＝２．９５３Ｖとなり、Ｖｉｐ−
ｐとＶｈｐ−Ｐの差からオフセット電圧Ｖｏ　ｆ　ｆ　
＝−４７ｍＶとなる。これは従来回路でのＶｏｆｆ＝−
１５６ｍＶに比べると、約３．３倍改善されたことにな
り、それによって画質が向上する。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ａ）　　第１図では、ビデオ入力信号の正極性用及び
負極性用それぞれに対し、Ｓ／Ｈ回路を別々に２個設け
ているが、ＬＣＤ駆動用出力端子１個に対して３７８回
路を４個、６個等のように２個以上設けてもよい。この
ようにＬＣＤ駆動用出力端子１個に対してＳ／１１回路
の数を増加すれば、画像密度を大きくすることができ、
画像品質が良くなる。

（ｂ）　　Ｓ／Ｈ回路３４−１〜３４−６は、第３図の
回路以外の回路で構成してもよい。

（Ｃ）　　上記実施例では、ＬＣＩ）テレビの表示駆動
回路について説明したが、本発明はＬＣＤパネル４０以
外の表示装置に対しても適用できる。この際、表示装置
に対応して表示駆動回路３０の回路構成を変形すればよ
い。

（発明の効果） 以上詳細に説明したように、本発明によれば、アナログ
信号の正極性信号及び負極性信号に対して少なくとも２
つ以−ヒの３７８回路を設けなので、オフセット電圧を
低下でき、それによって表示装置の画質が向上する。

【図面の簡単な説明】

第１図は本発明の実施例を示す表示駆動回路の回路図、
第２図は従来の表示駆動回路の回路図、第３図は第２図
のＳ／）（回路の回路図、第４図及び第５図は第２図の
タイミング図、第６図は第１図のタイミング図である。 ３０・・・・・・表示駆動回路、３１・・・・・・シフ
トレジスタ、３４−１〜３４−６・・・・・・３７８回
路、３５−１〜３５−６・・・・・・アドレスバッファ
回路、４０・・・・・・ＬＣＤパネル、φ・・・・・・
クロック信号、１〕１゜Ｄ２．ＤＢ・・・・・・ＬＣＤ
駆動用出力端子、ＯＥ・・・・・・出力イネーブル信号
、５ＥＬＰ・・・・・・極性選択信号、Ｓヒ１−１」・
・・・・・逆相極性選択信号、ＳＴ、、、、、、サンプ
リングスタート信号、ＶＲｌ（十）、ＶＲ（−）。 ＶＧ　（＋）、ＶＧ　（−）、Ｖ［３（＋）、ＶＢ　（
−）・・・・・・カラービデオ信号 出願人代理人　　柿　　本　　恭　　成Ｃ 第２図のＳ／Ｈ回路 ８３４一 つＩＨ（０２Ｈ−０６Ｈ）

Claims (1)

1. 【特許請求の範囲】 正極性信号及び負極性信号からなるアナログ信号をパル
   ス信号によりサンプリングしてそれを保持するサンプル
   ／ホールド回路と、制御信号により前記サンプル／ホー
   ルド回路の出力を表示装置の駆動信号に変換して出力す
   るアナログバッファ回路とを備えた表示駆動回路におい
   て、 前記サンプル／ホールド回路を１駆動信号当り少なくと
   も２つ以上設け、 それらのサンプル／ホールド回路で前記正極性信号と負
   極性信号とを各々別個にサンプリングしてそれを保持す
   るようにしたことを特徴とする表示駆動回路。