JPH0888227A - 配線及びその形成方法 - Google Patents
配線及びその形成方法Info
- Publication number
- JPH0888227A JPH0888227A JP25144694A JP25144694A JPH0888227A JP H0888227 A JPH0888227 A JP H0888227A JP 25144694 A JP25144694 A JP 25144694A JP 25144694 A JP25144694 A JP 25144694A JP H0888227 A JPH0888227 A JP H0888227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- wiring
- conductive
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続孔における接触抵抗が低く且つエレクト
ロマイグレーション耐性が高い配線を形成する。 【構成】 Ａｌ層１１の上面にＴｉ層１２及びＴｉＮ層
１３を積層させると共にＴｉ層２４及びＴｉＮ層２５か
ら成る側壁をＡｌ層１１の側面に形成する。このため、
接続孔１６が位置ずれしても、接続孔１６を埋めるＴｉ
Ｎ層１７及びＷ層１８のうちのＴｉＮ層１７の形成に際
して、絶縁性のＡｌ3 Ｎ層がＡｌ層１１の側面に形成さ
れるのを防止することができる。従って、接続孔１６内
における導通面積を広くすることができる。
ロマイグレーション耐性が高い配線を形成する。 【構成】 Ａｌ層１１の上面にＴｉ層１２及びＴｉＮ層
１３を積層させると共にＴｉ層２４及びＴｉＮ層２５か
ら成る側壁をＡｌ層１１の側面に形成する。このため、
接続孔１６が位置ずれしても、接続孔１６を埋めるＴｉ
Ｎ層１７及びＷ層１８のうちのＴｉＮ層１７の形成に際
して、絶縁性のＡｌ3 Ｎ層がＡｌ層１１の側面に形成さ
れるのを防止することができる。従って、接続孔１６内
における導通面積を広くすることができる。
Description
【０００１】
【産業上の利用分野】本願の発明は、半導体装置内の配
線、特にＡｌを主成分にする配線、及びその形成方法に
関するものである。
線、特にＡｌを主成分にする配線、及びその形成方法に
関するものである。
【０００２】
【従来の技術】半導体装置内では、低抵抗でありＳｉＯ
2 膜等の絶縁膜との密着性等にも優れているＡｌ配線が
多用されているが、Ａｌ配線のエレクトロマイグレーシ
ョン耐性やストレスマイグレーション耐性を高めるため
に、バリアメタル層をＡｌ配線上に積層させた積層構造
のＡｌ配線が一般的に用いられている。
2 膜等の絶縁膜との密着性等にも優れているＡｌ配線が
多用されているが、Ａｌ配線のエレクトロマイグレーシ
ョン耐性やストレスマイグレーション耐性を高めるため
に、バリアメタル層をＡｌ配線上に積層させた積層構造
のＡｌ配線が一般的に用いられている。
【０００３】一方、Ａｌ配線を形成するためのＡｌ層は
スパッタリング法で形成するのが一般的であるが、半導
体装置のパターンの微細化に伴って接続孔のアスペクト
比も増大しているので、接続孔内にＡｌ層を埋め込むの
が困難になりつつある。そこで、ＣＶＤ法でタングステ
ン（Ｗ）層を堆積させ、接続孔以外のＷ層をエッチング
で除去して、接続孔内にＷプラグを形成するブランケッ
トＣＶＤ−Ｗ法も多用されている。
スパッタリング法で形成するのが一般的であるが、半導
体装置のパターンの微細化に伴って接続孔のアスペクト
比も増大しているので、接続孔内にＡｌ層を埋め込むの
が困難になりつつある。そこで、ＣＶＤ法でタングステ
ン（Ｗ）層を堆積させ、接続孔以外のＷ層をエッチング
で除去して、接続孔内にＷプラグを形成するブランケッ
トＣＶＤ−Ｗ法も多用されている。
【０００４】図２は、多層Ａｌ配線の形成方法の一従来
例を示している。この一従来例では、積層構造のＡｌ層
１１とＴｉ層１２とＴｉＮ層１３とをパターニングして
下層側のＡｌ配線１４を形成し、ＳｉＯ2 膜等の層間絶
縁膜１５でＡｌ配線１４を覆う。なお、Ｔｉ層１２は、
ＴｉＮ層１３をスパッタリング法で形成する時にＡｌ層
１１の表面が窒化されてこの表面に絶縁性のＡｌ3 Ｎ層
が形成されるのを防止するためのものである。
例を示している。この一従来例では、積層構造のＡｌ層
１１とＴｉ層１２とＴｉＮ層１３とをパターニングして
下層側のＡｌ配線１４を形成し、ＳｉＯ2 膜等の層間絶
縁膜１５でＡｌ配線１４を覆う。なお、Ｔｉ層１２は、
ＴｉＮ層１３をスパッタリング法で形成する時にＡｌ層
１１の表面が窒化されてこの表面に絶縁性のＡｌ3 Ｎ層
が形成されるのを防止するためのものである。
【０００５】その後、Ａｌ配線１４に対する接続孔１６
を層間絶縁膜１５に開口し、ＴｉＮ層１７及びＷ層１８
を夫々スパッタリング法及びＣＶＤ法で順次に堆積させ
る。なお、ＴｉＮ層１７は、Ｗ層１８の密着性を向上さ
せるためのものである。この状態から、接続孔１６以外
のＷ層１８及びＴｉＮ層１７をエッチングで除去して、
これらのＷ層１８及びＴｉＮ層１７から成るプラグを接
続孔１６内に形成し、更に、上層側のＡｌ配線（図示せ
ず）を形成する。
を層間絶縁膜１５に開口し、ＴｉＮ層１７及びＷ層１８
を夫々スパッタリング法及びＣＶＤ法で順次に堆積させ
る。なお、ＴｉＮ層１７は、Ｗ層１８の密着性を向上さ
せるためのものである。この状態から、接続孔１６以外
のＷ層１８及びＴｉＮ層１７をエッチングで除去して、
これらのＷ層１８及びＴｉＮ層１７から成るプラグを接
続孔１６内に形成し、更に、上層側のＡｌ配線（図示せ
ず）を形成する。
【０００６】
【発明が解決しようとする課題】ところが、図２に示し
た様に、接続孔１６がＡｌ配線１４から位置ずれして、
接続孔１６内でＡｌ層１１の側面が露出すると、ＴｉＮ
層１７のスパッタリング時に露出面２１が窒化される。
このため、露出面２１に絶縁性のＡｌ3 Ｎ層が形成さ
れ、接続孔１６内における導通面積が狭くなって、接続
孔１６における電流密度が高くなる。従って、図２に示
した一従来例では、接続孔１６における接触抵抗が低く
且つエレクトロマイグレーション耐性が高い配線を形成
することが困難であった。
た様に、接続孔１６がＡｌ配線１４から位置ずれして、
接続孔１６内でＡｌ層１１の側面が露出すると、ＴｉＮ
層１７のスパッタリング時に露出面２１が窒化される。
このため、露出面２１に絶縁性のＡｌ3 Ｎ層が形成さ
れ、接続孔１６内における導通面積が狭くなって、接続
孔１６における電流密度が高くなる。従って、図２に示
した一従来例では、接続孔１６における接触抵抗が低く
且つエレクトロマイグレーション耐性が高い配線を形成
することが困難であった。
【０００７】
【課題を解決するための手段】請求項１の配線は、第１
の導電層１１上にこの第１の導電層１１とは異なる材料
から成る第２の導電層１２、１３が積層されており、前
記第１の導電層１１の側面にこの第１の導電層１１とは
異なる材料から成る第３の導電層２４、２５が設けられ
ていることを特徴としている。
の導電層１１上にこの第１の導電層１１とは異なる材料
から成る第２の導電層１２、１３が積層されており、前
記第１の導電層１１の側面にこの第１の導電層１１とは
異なる材料から成る第３の導電層２４、２５が設けられ
ていることを特徴としている。
【０００８】請求項２の配線は、請求項１の配線におい
て、前記第１の導電層１１がＡｌを主成分にする層であ
ると共に前記第２及び第３の導電層１２、１３、２４、
２５がバリアメタル層であることを特徴としている。
て、前記第１の導電層１１がＡｌを主成分にする層であ
ると共に前記第２及び第３の導電層１２、１３、２４、
２５がバリアメタル層であることを特徴としている。
【０００９】請求項３の配線の形成方法は、請求項１の
配線を形成するに際して、前記第１の導電層１１上に前
記第２の導電層１２、１３を積層させる工程と、積層さ
せた前記第２及び第１の導電層１２、１３、１１を前記
配線のパターンに加工する工程と、前記パターンの前記
第１及び第２の導電層１１〜１３を前記第３の導電層２
４、２５で覆う工程と、前記第３の導電層２４、２５を
エッチバックして、この第３の導電層２４、２５から成
る側壁を前記第１の導電層１１の側面に形成する工程と
を具備することを特徴としている。
配線を形成するに際して、前記第１の導電層１１上に前
記第２の導電層１２、１３を積層させる工程と、積層さ
せた前記第２及び第１の導電層１２、１３、１１を前記
配線のパターンに加工する工程と、前記パターンの前記
第１及び第２の導電層１１〜１３を前記第３の導電層２
４、２５で覆う工程と、前記第３の導電層２４、２５を
エッチバックして、この第３の導電層２４、２５から成
る側壁を前記第１の導電層１１の側面に形成する工程と
を具備することを特徴としている。
【００１０】請求項４の配線の形成方法は、請求項３の
配線の形成方法において、前記第１の導電層１１上に前
記第２の導電層１２、１３とこの第２の導電層１２、１
３に対するエッチングストッパ層２２とを順次に積層さ
せる工程と、積層させた前記エッチングストッパ層２２
並びに前記第２及び第１の導電層１２、１３、１１を前
記配線のパターンに加工する工程と、前記パターンの前
記第１及び第２の導電層１１〜１３並びに前記エッチン
グストッパ層２２を前記第３の導電層２４、２５で覆う
工程とを具備することを特徴としている。
配線の形成方法において、前記第１の導電層１１上に前
記第２の導電層１２、１３とこの第２の導電層１２、１
３に対するエッチングストッパ層２２とを順次に積層さ
せる工程と、積層させた前記エッチングストッパ層２２
並びに前記第２及び第１の導電層１２、１３、１１を前
記配線のパターンに加工する工程と、前記パターンの前
記第１及び第２の導電層１１〜１３並びに前記エッチン
グストッパ層２２を前記第３の導電層２４、２５で覆う
工程とを具備することを特徴としている。
【００１１】請求項５の配線の形成方法は、請求項１の
配線を形成するに際して、Ａｌを主成分にする層で前記
第１の導電層１１を形成すると共に窒化防止層で前記第
２及び第３の導電層１２、１３、２４、２５を形成する
工程と、前記第１、第２及び第３の導電層１１〜１３、
２４、２５を絶縁膜１５で覆う工程と、前記第１及び第
２の導電層１１〜１３に対する接続孔１６を前記絶縁膜
１５に開口する工程と、下層側のＴｉＮ層１７と上層側
のＷ層１８との積層膜である第４の導電層１７、１８に
よって前記接続孔１６を埋める工程とを具備することを
特徴としている。
配線を形成するに際して、Ａｌを主成分にする層で前記
第１の導電層１１を形成すると共に窒化防止層で前記第
２及び第３の導電層１２、１３、２４、２５を形成する
工程と、前記第１、第２及び第３の導電層１１〜１３、
２４、２５を絶縁膜１５で覆う工程と、前記第１及び第
２の導電層１１〜１３に対する接続孔１６を前記絶縁膜
１５に開口する工程と、下層側のＴｉＮ層１７と上層側
のＷ層１８との積層膜である第４の導電層１７、１８に
よって前記接続孔１６を埋める工程とを具備することを
特徴としている。
【００１２】請求項６の配線の形成方法は、請求項５の
配線の形成方法において、下層側のＴｉ層１２、２４と
上層側のＴｉＮ層１３、２５との積層膜１２、１３、２
４、２５で前記窒化防止層を形成することを特徴として
いる。
配線の形成方法において、下層側のＴｉ層１２、２４と
上層側のＴｉＮ層１３、２５との積層膜１２、１３、２
４、２５で前記窒化防止層を形成することを特徴として
いる。
【００１３】
【作用】請求項１、２の配線では、第１の導電層１１上
に第２の導電層１２、１３が積層されているのみなら
ず、第１の導電層１１の側面にも第３の導電層２４、２
５が設けられているので、第１の導電層１１が断線した
としても第２及び第３の導電層１２、１３、２４、２５
で導通し、また、配線を覆う絶縁膜１５から第１の導電
層１１へのストレスにも強い。
に第２の導電層１２、１３が積層されているのみなら
ず、第１の導電層１１の側面にも第３の導電層２４、２
５が設けられているので、第１の導電層１１が断線した
としても第２及び第３の導電層１２、１３、２４、２５
で導通し、また、配線を覆う絶縁膜１５から第１の導電
層１１へのストレスにも強い。
【００１４】請求項３の配線の形成方法では、積層させ
た第２及び第１の導電層１２、１３、１１を配線のパタ
ーンに加工すると共に第３の導電層２４、２５で側壁を
形成しているので、配線のパターンに対して第２及び第
３の導電層１２、１３、２４、２５を自己整合的に形成
することができる。
た第２及び第１の導電層１２、１３、１１を配線のパタ
ーンに加工すると共に第３の導電層２４、２５で側壁を
形成しているので、配線のパターンに対して第２及び第
３の導電層１２、１３、２４、２５を自己整合的に形成
することができる。
【００１５】請求項４の配線の形成方法では、第２の導
電層１２、１３上にこの第２の導電層１２、１３に対す
るエッチングストッパ層２２を設けているので、第３の
導電層２４、２５のエッチバックによって第２の導電層
１２、１３の層厚が減少することはない。
電層１２、１３上にこの第２の導電層１２、１３に対す
るエッチングストッパ層２２を設けているので、第３の
導電層２４、２５のエッチバックによって第２の導電層
１２、１３の層厚が減少することはない。
【００１６】請求項５、６の配線の形成方法では、第１
の導電層１１の上面のみならず側面にも窒化防止層１
２、１３、２４、２５を形成しているので、第１及び第
２の導電層１１〜１３に対する接続孔１６がこれらの第
１及び第２の導電層１１〜１３から位置ずれしても、接
続孔１６を埋めるＴｉＮ層１７の形成に際して第１の導
電層１１の側面に絶縁性の窒化層が形成されるのを防止
することができる。
の導電層１１の上面のみならず側面にも窒化防止層１
２、１３、２４、２５を形成しているので、第１及び第
２の導電層１１〜１３に対する接続孔１６がこれらの第
１及び第２の導電層１１〜１３から位置ずれしても、接
続孔１６を埋めるＴｉＮ層１７の形成に際して第１の導
電層１１の側面に絶縁性の窒化層が形成されるのを防止
することができる。
【００１７】
【実施例】以下、多層Ａｌ配線の形成に適用した本願の
発明の一実施例を、図１を参照しながら説明する。な
お、図１のうちで図２に示した構成部分と対応する構成
部分には、図２と同一の符号を付してある。
発明の一実施例を、図１を参照しながら説明する。な
お、図１のうちで図２に示した構成部分と対応する構成
部分には、図２と同一の符号を付してある。
【００１８】本実施例では、図１（ａ）に示す様に、Ａ
ｌ層１１とＴｉ層１２とＴｉＮ層１３とをスパッタリン
グ法で順次に堆積させ、更に、ＴｉＮ層１３上にＳｉＯ
2 膜２２をＣＶＤ法で堆積させる。そして、ＳｉＯ2 膜
２２上で、形成すべき配線のパターンにレジスト２３を
加工する。
ｌ層１１とＴｉ層１２とＴｉＮ層１３とをスパッタリン
グ法で順次に堆積させ、更に、ＴｉＮ層１３上にＳｉＯ
2 膜２２をＣＶＤ法で堆積させる。そして、ＳｉＯ2 膜
２２上で、形成すべき配線のパターンにレジスト２３を
加工する。
【００１９】その後、レジスト２３をマスクにして、Ｓ
ｉＯ2 用のエッチング条件でＳｉＯ2 膜２２に対してＲ
ＩＥを行い、更に、Ａｌ用のエッチング条件でＴｉＮ層
１３、Ｔｉ層１２及びＡｌ層１１に対して連続的にＲＩ
Ｅを行う。なお、Ａｌ用のエッチング条件でもＴｉＮ層
１３及びＴｉ層１２をエッチングすることができるの
で、この条件を使用すれば、Ａｌ層１１まで連続的にＲ
ＩＥを行うことができる。そして、図１（ｂ）に示す様
に、レジスト２３を除去した後、Ｔｉ層２４とＴｉＮ層
２５とをスパッタリング法で順次に堆積させる。
ｉＯ2 用のエッチング条件でＳｉＯ2 膜２２に対してＲ
ＩＥを行い、更に、Ａｌ用のエッチング条件でＴｉＮ層
１３、Ｔｉ層１２及びＡｌ層１１に対して連続的にＲＩ
Ｅを行う。なお、Ａｌ用のエッチング条件でもＴｉＮ層
１３及びＴｉ層１２をエッチングすることができるの
で、この条件を使用すれば、Ａｌ層１１まで連続的にＲ
ＩＥを行うことができる。そして、図１（ｂ）に示す様
に、レジスト２３を除去した後、Ｔｉ層２４とＴｉＮ層
２５とをスパッタリング法で順次に堆積させる。
【００２０】次に、Ａｌ用のエッチング条件でＴｉＮ層
２５及びＴｉ層２４の全面をエッチバックして、図１
（ｃ）に示す様に、Ｔｉ層２４及びＴｉＮ層２５から成
る側壁をＡｌ層１１の側面に形成する。このとき、Ｓｉ
Ｏ2 膜２２がエッチングストッパ層になるので、ＴｉＮ
層１３及びＴｉ層１２がエッチングされることはない。
ここまでで、上面及び側面にＴｉ層１２、２４及びＴｉ
Ｎ層１３、２５を有する下層側のＡｌ配線２６が形成さ
れる。
２５及びＴｉ層２４の全面をエッチバックして、図１
（ｃ）に示す様に、Ｔｉ層２４及びＴｉＮ層２５から成
る側壁をＡｌ層１１の側面に形成する。このとき、Ｓｉ
Ｏ2 膜２２がエッチングストッパ層になるので、ＴｉＮ
層１３及びＴｉ層１２がエッチングされることはない。
ここまでで、上面及び側面にＴｉ層１２、２４及びＴｉ
Ｎ層１３、２５を有する下層側のＡｌ配線２６が形成さ
れる。
【００２１】次に、図１（ｄ）に示す様に、ＳｉＯ2 膜
等の層間絶縁膜１５でＳｉＯ2 膜２２及びＡｌ配線２６
等を覆う。その後、Ａｌ配線２６に対する接続孔１６を
層間絶縁膜１５及びＳｉＯ2 膜２２に開口し、ＴｉＮ層
１７及びＷ層１８を夫々スパッタリング法及びＣＶＤ法
で順次に堆積させる。
等の層間絶縁膜１５でＳｉＯ2 膜２２及びＡｌ配線２６
等を覆う。その後、Ａｌ配線２６に対する接続孔１６を
層間絶縁膜１５及びＳｉＯ2 膜２２に開口し、ＴｉＮ層
１７及びＷ層１８を夫々スパッタリング法及びＣＶＤ法
で順次に堆積させる。
【００２２】このとき、接続孔１６内のうちでオーバハ
ング状の部分２７には、図１（ｄ）に示した様にＴｉＮ
層１７が付着せず、Ｔｉ層２４のみではこのＴｉ層２４
からＷ層１８が剥離する可能性がある。このため、Ａｌ
層１１の側面には、上述の様に、Ｔｉ層２４及びＴｉＮ
層２５から成る側壁を形成しておく。その後、接続孔１
６以外のＷ層１８及びＴｉＮ層１７をエッチングで除去
して、これらのＷ層１８及びＴｉＮ層１７から成るプラ
グを接続孔１６内に形成し、更に、上層側のＡｌ配線
（図示せず）を形成する。
ング状の部分２７には、図１（ｄ）に示した様にＴｉＮ
層１７が付着せず、Ｔｉ層２４のみではこのＴｉ層２４
からＷ層１８が剥離する可能性がある。このため、Ａｌ
層１１の側面には、上述の様に、Ｔｉ層２４及びＴｉＮ
層２５から成る側壁を形成しておく。その後、接続孔１
６以外のＷ層１８及びＴｉＮ層１７をエッチングで除去
して、これらのＷ層１８及びＴｉＮ層１７から成るプラ
グを接続孔１６内に形成し、更に、上層側のＡｌ配線
（図示せず）を形成する。
【００２３】なお、以上の実施例では、Ａｌ配線２６を
形成するためにＡｌ層１１を用いたが、Ａｌ−Ｓｉ層や
Ａｌ−Ｃｕ層やＡｌ−Ｓｉ−Ｃｕ層等のＡｌ合金層を用
いてもよい。また、バリアメタル層及び窒化防止層を兼
ねる層としてＴｉ層１２、２４及びＴｉＮ層１３、２５
を用いたが、他の高融点金属層等を用いてもよい。
形成するためにＡｌ層１１を用いたが、Ａｌ−Ｓｉ層や
Ａｌ−Ｃｕ層やＡｌ−Ｓｉ−Ｃｕ層等のＡｌ合金層を用
いてもよい。また、バリアメタル層及び窒化防止層を兼
ねる層としてＴｉ層１２、２４及びＴｉＮ層１３、２５
を用いたが、他の高融点金属層等を用いてもよい。
【００２４】
【発明の効果】請求項１、２の配線では、第１の導電層
が断線したとしても第２及び第３の導電層で導通し、ま
た、配線を覆う絶縁膜から第１の導電層へのストレスに
も強いので、配線自体のエレクトロマイグレーション耐
性及びストレスマイグレーション耐性が高い。
が断線したとしても第２及び第３の導電層で導通し、ま
た、配線を覆う絶縁膜から第１の導電層へのストレスに
も強いので、配線自体のエレクトロマイグレーション耐
性及びストレスマイグレーション耐性が高い。
【００２５】請求項３の配線の形成方法では、配線のパ
ターンに対して第２及び第３の導電層を自己整合的に形
成することができるので、第１の導電層の上面及び側面
を覆う第２及び第３の導電層を形成することができる。
ターンに対して第２及び第３の導電層を自己整合的に形
成することができるので、第１の導電層の上面及び側面
を覆う第２及び第３の導電層を形成することができる。
【００２６】請求項４の配線の形成方法では、第３の導
電層のエッチバックによって第２の導電層の層厚が減少
することはないので、第１の導電層の上面及び側面を覆
う第２及び第３の導電層を確実に形成することができ
る。
電層のエッチバックによって第２の導電層の層厚が減少
することはないので、第１の導電層の上面及び側面を覆
う第２及び第３の導電層を確実に形成することができ
る。
【００２７】請求項５、６の配線の形成方法では、接続
孔を埋めるＴｉＮ層の形成に際して第１の導電層の側面
に絶縁性の窒化層が形成されるのを防止することができ
るので、接続孔内における導通面積を広くして、接続孔
における接触抵抗が低く且つエレクトロマイグレーショ
ン耐性が高い配線を形成することができる。
孔を埋めるＴｉＮ層の形成に際して第１の導電層の側面
に絶縁性の窒化層が形成されるのを防止することができ
るので、接続孔内における導通面積を広くして、接続孔
における接触抵抗が低く且つエレクトロマイグレーショ
ン耐性が高い配線を形成することができる。
【図１】本願の発明の一実施例を工程順に示す側断面図
である。
である。
【図２】本願の発明の一従来例を示す側断面図である。
１１ Ａｌ層 １２ Ｔｉ層 １３ ＴｉＮ層 １５ 層間絶縁膜 １６ 接続孔 １７ ＴｉＮ層 １８ Ｗ層 ２２ ＳｉＯ2 膜 ２４ Ｔｉ層 ２５ ＴｉＮ層
Claims (6)
- 【請求項１】 第１の導電層上にこの第１の導電層とは
異なる材料から成る第２の導電層が積層されており、 前記第１の導電層の側面にこの第１の導電層とは異なる
材料から成る第３の導電層が設けられていることを特徴
とする配線。 - 【請求項２】 前記第１の導電層がＡｌを主成分にする
層であると共に前記第２及び第３の導電層がバリアメタ
ル層であることを特徴とする請求項１記載の配線。 - 【請求項３】 前記第１の導電層上に前記第２の導電層
を積層させる工程と、 積層させた前記第２及び第１の導電層を前記配線のパタ
ーンに加工する工程と、 前記パターンの前記第１及び第２の導電層を前記第３の
導電層で覆う工程と、 前記第３の導電層をエッチバックして、この第３の導電
層から成る側壁を前記第１の導電層の側面に形成する工
程とを具備することを特徴とする請求項１記載の配線の
形成方法。 - 【請求項４】 前記第１の導電層上に前記第２の導電層
とこの第２の導電層に対するエッチングストッパ層とを
順次に積層させる工程と、 積層させた前記エッチングストッパ層並びに前記第２及
び第１の導電層を前記配線のパターンに加工する工程
と、 前記パターンの前記第１及び第２の導電層並びに前記エ
ッチングストッパ層を前記第３の導電層で覆う工程とを
具備することを特徴とする請求項３記載の配線の形成方
法。 - 【請求項５】 Ａｌを主成分にする層で前記第１の導電
層を形成すると共に窒化防止層で前記第２及び第３の導
電層を形成する工程と、 前記第１、第２及び第３の導電層を絶縁膜で覆う工程
と、 前記第１及び第２の導電層に対する接続孔を前記絶縁膜
に開口する工程と、 下層側のＴｉＮ層と上層側のＷ層との積層膜である第４
の導電層によって前記接続孔を埋める工程とを具備する
ことを特徴とする請求項１記載の配線の形成方法。 - 【請求項６】 下層側のＴｉ層と上層側のＴｉＮ層との
積層膜で前記窒化防止層を形成することを特徴とする請
求項５記載の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25144694A JPH0888227A (ja) | 1994-09-20 | 1994-09-20 | 配線及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25144694A JPH0888227A (ja) | 1994-09-20 | 1994-09-20 | 配線及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888227A true JPH0888227A (ja) | 1996-04-02 |
Family
ID=17222954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25144694A Pending JPH0888227A (ja) | 1994-09-20 | 1994-09-20 | 配線及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888227A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| US6097094A (en) * | 1996-09-26 | 2000-08-01 | Nec Corporation | Semiconductor device having wiring layers and method of fabricating the same |
| US6893960B2 (en) | 2001-08-14 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
-
1994
- 1994-09-20 JP JP25144694A patent/JPH0888227A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097094A (en) * | 1996-09-26 | 2000-08-01 | Nec Corporation | Semiconductor device having wiring layers and method of fabricating the same |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| US7777337B2 (en) | 1998-06-11 | 2010-08-17 | Oki Semiconductor Co., Ltd. | Semiconductor device having damascene interconnection structure that prevents void formation between interconnections |
| US8786087B2 (en) | 1998-06-11 | 2014-07-22 | Oki Semiconductor Co., Ltd. | Semiconductor device having damascene interconnection structure that prevents void formation between interconnections having transparent dielectric substrate |
| US6893960B2 (en) | 2001-08-14 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| US7049703B2 (en) | 2001-08-14 | 2006-05-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having a tapered interconnection with insulating material on conductive sidewall thereof within through hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0310108A2 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JPH0547940A (ja) | 多層配線におけるスルーホール部結線方法 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH0888227A (ja) | 配線及びその形成方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JPH08250589A (ja) | 半導体装置の製造方法 | |
| JP3436672B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH05343531A (ja) | 半導体装置及びその製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JPH1126577A (ja) | 配線間コンタクトおよびその形成方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 |