JPH0894680A - タイミング検出回路 - Google Patents

タイミング検出回路

Info

Publication number
JPH0894680A
JPH0894680A JP6257662A JP25766294A JPH0894680A JP H0894680 A JPH0894680 A JP H0894680A JP 6257662 A JP6257662 A JP 6257662A JP 25766294 A JP25766294 A JP 25766294A JP H0894680 A JPH0894680 A JP H0894680A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
base
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6257662A
Other languages
English (en)
Inventor
Kazunori Hadate
一則 羽立
Kazuo Nishinosono
一雄 西ノ園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Techno Systems Co Ltd
Original Assignee
Funai Techno Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Techno Systems Co Ltd filed Critical Funai Techno Systems Co Ltd
Priority to JP6257662A priority Critical patent/JPH0894680A/ja
Publication of JPH0894680A publication Critical patent/JPH0894680A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【目的】直流電圧のレベルが変化するタイミングの検出
を、簡単化された回路でもって行う。 【構成】ベースには第1の微分回路11を介して入力電
圧3が導かれ、コレクタには第1の負荷抵抗R4が接続
され、バイアスがA級動作点に設定された第1のトラン
ジスタQ1を備える。また、ベースには第2の微分回路
12を介して第1のトランジスタQ1のコレクタが接続
され、エミッタはグランドレベルに接続され、コレクタ
には第2の負荷抵抗R7が接続された第2のトランジス
タQ2を備える。また、一方の端子が第2のトランジス
タQ2のベースに接続され、他方の端子が第2のトラン
ジスタQ2のエミッタに接続され、第2のトランジスタ
Q2のベース電流の流れる方向と逆方向に電流を流すダ
イオードD1を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、直流の入力電圧のレベ
ルが変化したとき、レベル変化のタイミングを検出する
タイミング検出回路に関する。
【0002】
【従来の技術】インターカムにおける子機のそれぞれと
親機とは、一対の信号線によって互いに接続されてい
る。そして音声信号は、この信号線を介し、あるときに
は子機から親機に伝送され、あるときには親機から子機
に伝送される。また信号線には直流電圧が重畳されてお
り、子機は、信号線に重畳された直流電圧を、3種の電
圧のうちの任意の電圧に設定することが可能なように構
成されている。また親機は、子機により設定される直流
電圧の3種の電圧のそれぞれに対応して、3種の動作を
行うように構成されている。このように、インターカム
においては、音声信号と直流電圧とが信号線に重畳され
ている。このため直流電圧を変化させたときには、直流
電圧の変化がノイズ信号となり、このノイズ信号は、親
機のスピーカや、その他の子機のスピーカから不快なノ
イズ音を発生させる。この不快なノイズ音の発生を防止
するため、インターカムには、信号線に重畳された直流
電圧が変化するタイミングを検出するための検出回路が
設けられている。この検出回路は、直流電圧の3値のレ
ベルにおいて、任意のあるレベルから任意の異なるレベ
ルに変化するタイミングを検出する必要がある。そのた
め、3値のレベルのそれぞれを検出する複数のコンパレ
ータを備え、複数のコンパレータの出力の少なくとも1
つが変化した場合、直流電圧が変化したと判定する構成
となっている。そして直流電圧の変化を検出したときに
は、音声信号の増幅を行う増幅回路の動作を一定期間だ
け停止させることにより、ノイズ音がスピーカから発生
することを防止している。
【0003】
【発明が解決しようとする課題】上記したように、検出
回路は、複数のコンパレータを用いることにより、直流
電圧のレベル変化を検出する構成となっている。しかし
ながら、コンパレータは、IC化された素子であり、素
子としての取り扱いが容易なように構成されてはいる
が、等価回路は多数のトランジスタを使用した複雑な回
路であるため、検出回路は、等価的には複雑な回路構成
となっていた。
【0004】本発明は上記課題を解決するため創案され
たものであって、請求項1記載の発明の目的は、直流電
圧が、任意のレベルから、異なる任意のレベルに変化す
るタイミングの検出を、簡単化された回路でもって行う
ことのできるタイミング検出回路を提供することにあ
る。また請求項2記載の発明の目的は、インターカムの
子機と親機とを接続する信号線に重畳された直流電圧の
変化のタイミングを、簡単化された回路でもって検出す
ることにより、インターカムの等価的な回路構成の複雑
化を防止することのできるタイミング検出回路を提供す
ることにある。
【0005】
【課題を解決するための手段】上記課題を解決するため
請求項1記載の発明に係るタイミング検出回路は、その
入力端子には第1の微分回路を介して入力電圧が導か
れ、その出力端子には第1の負荷抵抗が接続され、バイ
アスがA級動作点に設定された第1のトランジスタと、
そのベースには第2の微分回路を介して第1のトランジ
スタの出力端子が接続され、そのエミッタはグランドレ
ベルに接続され、そのコレクタには第2の負荷抵抗が接
続された第2のトランジスタと、一方の端子が第2のト
ランジスタのベースに接続され、他方の端子が第2のト
ランジスタのエミッタに接続され、第2のトランジスタ
のベース電流の流れる方向と逆方向に電流を流すダイオ
ードとを備えた構成としている。また請求項2記載の発
明に係るタイミング検出回路は、子機と親機とを接続す
る信号線には音声信号と直流電圧とが重畳され、前記親
機は、タイマにより設定される期間においては前記音声
信号の増幅動作を停止する増幅回路を備えると共に、前
記子機によって設定される前記直流電圧の複数値の電圧
のそれぞれ毎に予め設定された動作を行うインターカム
に適用し、前記直流電圧を、前記入力電圧として、第1
の微分回路を介して第1のトランジスタの前記入力端子
に導き、第2のトランジスタのコレクタ出力を、前記タ
イマの動作を開始させるトリガ信号とした構成としてい
る。
【0006】
【作用】請求項1記載の発明の作用を以下に示す。第1
のトランジスタがバイポーラトランジスタであるときに
は、入力端子および出力端子は、ベースおよびコレクタ
となる。また第1のトランジスタがFETであるときに
は、入力端子および出力端子は、ゲートおよびドレイン
となる。このため、以下では、入力端子がベース、出力
端子がコレクタである場合について説明する。またダイ
オードは、第2のトランジスタのベース電流の流れる方
向と逆方向に電流を流す。このため、第2のトランジス
タがNPNトランジスタであるときには、ダイオードの
カソードは第2のトランジスタのベースに接続され、ア
ノードはエミッタに接続される。また第2のトランジス
タがPNPトランジスタであるときには、ダイオードの
アノードは第2のトランジスタのベースに接続され、カ
ソードはエミッタに接続される。またグランドレベル
も、第2のトランジスタがNPN型であるのか、または
PNP型であるのかにより、電位が決定される。このた
め、以下では、第2のトランジスタがNPNトランジス
タである場合について説明する。
【0007】第1のトランジスタのバイアスはA級動作
点に設定されているので、入力電圧が立ち下がったと
き、および立ち上がったときの双方において、第1のト
ランジスタのコレクタには、第1の微分回路による微分
波形を反転し、整形した波形が現れる。すなわち、第1
のトランジスタのコレクタには、入力電圧が立ち下がっ
たとき、電圧が上昇する方向にパルスが現れる。また入
力電圧が立ち上がったときには、電圧が下降する方向に
パルスが現れる。このため電圧が上昇する方向のパルス
は、第2の微分回路を介して、第2のトランジスタにベ
ース電流を流す。この結果、第2のトランジスタのコレ
クタにはLレベルとなるパルスが現れる。また電圧が下
降する方向のパルスは、第2の微分回路を介して、ダイ
オードに電流を流す。このためダイオードのカソードに
は、ダイオードの順方向電圧に等しい電圧が発生し、こ
の電圧によって第2のトランジスタにベース電流が流れ
る。この結果、第2のトランジスタのコレクタにはLレ
ベルのパルスが現れる。すなわち、入力電圧が立ち下が
ったとき、および立ち上がったときの双方において、第
2のトランジスタのコレクタにはLレベルのパルスが現
れる。またLレベルのパルスは、立ち下がりエッジでも
って入力電圧の変化のタイミングを示すこととなる。
【0008】請求項2記載の発明の作用を以下に示す。
子機が直流電圧の設定値を変化させたときには、直流電
圧の変化によって発生するノイズが増幅回路に導かれ
る。しかし直流電圧が変化したときには、変化のタイミ
ングを示すパルスが第2のトランジスタのコレクタに現
れる。このためタイマは、直流電圧に変化が生じたとき
には増幅回路の増幅動作を停止させる。この結果、増幅
回路は、直流電圧の変化によって生じたノイズを増幅し
なくなるので、増幅回路の出力からはノイズが除去され
る。そして所定期間が経過し、直流電圧のノイズが信号
線から消え去ったときには、増幅回路が増幅動作を再開
し、通常の動作状態に復帰する。
【0009】
【実施例】以下に、本発明の一実施例について図面を参
照しつつ説明する。図2は、本発明のタイミング検出回
路の一実施例を用いたインターカムの電気的構成を示し
ている。本実施例は、大別すると、親機1と、信号線3
を介して親機1に接続された子機2とによって構成され
ており、親機1には、子機2を9台まで接続することが
可能であると共に、子機2と同様の構成を有する1台の
ドアホンが接続可能となっている。また音声信号は、信
号線3を介して、あるときには親機1から子機2に、ま
たあるときには子機2から親機1に送出されるが、音声
信号を信号線3に送出する経路、信号線3から音声信号
を取り出す経路については、図示が省略されている。
【0010】抵抗R11,R12からなる分圧回路は、
信号線3に重畳するための直流電圧を発生するためのブ
ロックとなっている。信号線3が導かれたタイミング検
出回路4は、信号線3に重畳された直流電圧のレベルが
変化するタイミングを検出し、検出したタイミングを、
Lレベルのパルスの立ち下がりエッジでもって示すブロ
ックとなっている。そして直流電圧のレベルの変化のタ
イミングを示すLレベルのパルスを、トリガ信号として
タイマ5に送出する。
【0011】タイマ5は、タイミング検出回路4から出
力されるLレベルのパルスの立ち下がりエッジをトリガ
信号として、増幅回路10に送出する出力24を所定期
間だけHレベルとするブロックである。詳細には、高速
クロックで動作するCPUを用いたソフトウエアタイマ
であり、タイマ動作中において計時期間を初期化するこ
とが可能な、再トリガが可能なタイマとなっている。ま
た所定期間は約300msに設定されている。ダイオー
ドD2を介して信号線3が導かれた制御部6は、信号線
3に重畳された直流電圧が、子機2のスイッチ(後述す
る)操作によって、3値のレベルのうちの1つのレベル
に設定されたとき、設定されたレベルに従って、親機1
としての動作を制御するブロックである。コンデンサC
3を介して信号線3が接続された増幅回路7は、信号線
3によって導かれた子機2からの音声信号を所定レベル
まで増幅するためのブロックであり、増幅した音声信号
を可変抵抗器VR1に送出する。
【0012】可変抵抗器VR1を介して増幅回路7の出
力が導かれた増幅回路10は、タイマ5の出力がHレベ
ルであるときには、増幅動作を停止する電力増幅回路と
なっており、4つのトランジスタQ3〜Q6、2つのダ
イオードD3,D4、パワーアンプ8を主要部として構
成されている。増幅回路10の出力は、可変抵抗器VR
2を介して、親機1のスピーカ9に接続されると共に、
各子機2,・・・に接続された信号線3,・・・のそれ
ぞれに出力されている。なお、トランジスタQ5のベー
スに導かれた入力101は、専用回線等の回線を介して
導かれる音楽等の音声信号の信号経路を示している。
【0013】また信号線3は、ダイオードD5を介し
て、スイッチ13のa接点に導かれている。またa接点
とb接点とは、コンデンサC4を介して接続されると共
に、抵抗R13を介して接続されている。そしてb接点
とc接点とは、抵抗R14を介して接続されると共に、
コンデンサC5と抵抗R15とからなる直列回路を介し
て接続されている。また抵抗R15にはダイオードD6
が並列に接続されている。そしてスイッチ13のd接点
には、マイクロフォンを兼ねるスピーカ14が接続され
ている。なお、スイッチ13は、具体的には、3つのス
イッチによって構成されており、操作されるスイッチに
対応して、a接点とd接点、またはb接点とd接点、あ
るいはc接点とd接点が接続される。
【0014】以上説明したように、本実施例は、従来技
術として公知のインターカムと同様に構成されており、
タイミング検出回路4の内部構成が従来技術と異なるの
みとなっている。
【0015】図1は、図2におけるタイミング検出回路
4の詳細な電気的接続を示す回路図であり、請求項1記
載の発明のタイミング検出回路を示している。
【0016】第1のトランジスタQ1は、NPN型ある
いはPNP型のバイポーラトランジスタ、またはFET
を用いることが可能であるが、本実施例では、NPN型
トランジスタを用いている。このため請求項1に記載さ
れた入力端子はベースを意味し、出力端子はコレクタを
意味することになる。このため、以下における説明で
は、入力端子をベースと称し、出力端子をコレクタと称
することとする。また第2のトランジスタQ2について
は、NPN型あるいはPNP型とすることが可能である
が、本実施例ではNPN型トランジスタとしている。こ
のため請求項1に記載されたグランドレベルは、0Vの
電位である接地レベルを示すこととなる。
【0017】以下に構成の詳細を示す。信号線3に重畳
された直流電圧は、入力電圧として、コンデンサC1と
抵抗R1とからなる第1の微分回路11を介して、第1
のトランジスタQ1のベースに導かれている。また第1
のトランジスタQ1のベースには、第1のトランジスタ
Q1をA級動作させるため、抵抗R2,R3によりベー
ス電流が供給されている。また第1のトランジスタQ1
のエミッタは接地されており、第1のトランジスタQ1
のコレクタには第1の負荷抵抗R4が接続されている。
【0018】第1のトランジスタQ1のコレクタは、コ
ンデンサC2と抵抗R5とからなる第2の微分回路12
を介して、第2のトランジスタQ2のベースに接続され
ている。また一方の端子が第2のトランジスタQ2のベ
ースに接続され、他方の端子が第2のトランジスタQ2
のエミッタに接続されたダイオードD1は、第2のトラ
ンジスタQ2のベース電流の流れる方向とは逆方向に電
流を流すための素子である。そのためダイオードD1の
カソードは第2のトランジスタQ2のベースに接続さ
れ、アノードは第2のトランジスタQ2のエミッタに接
続されている(アノードおよびエミッタが共に接地され
ている)。また第2のトランジスタQ2のベースには、
ベース電流が流れないときのベースインピーダンスを低
減するための抵抗R6が接続されている。そして第2の
トランジスタQ2のコレクタには第2の負荷抵抗R7が
接続されている。また第2のトランジスタQ2のコレク
タは、トリガ信号の出力23として、タイマ5に導かれ
ている。
【0019】なお、第1の微分回路11の時定数は数m
sに設定されているが、入力電圧が立ち下がるときで
は、抵抗R2〜R4の影響によって、入力(3により示
す)と第1のトランジスタQ1のベースとの間の時定数
は数10msとなる。しかし入力電圧が立ち上がるとき
では、第1のトランジスタQ1のベースインピーダンス
が低いため、時定数は、第1の微分回路11そのものの
時定数に略等しく、数msである。第2の微分回路12
の時定数は数msに設定されている。また第2の微分回
路12のインピーダンスは、第1の負荷抵抗R4のイン
ピーダンスの数10倍の値に設定されている。このた
め、第1のトランジスタQ1のコレクタと第2のトラン
ジスタQ2のベースとの間の時定数は、第1のトランジ
スタQ1のコレクタ電圧の立ち上がり時と立ち下がり時
との双方において略等しく、数msである。
【0020】図3は、上記構成からなる実施例の主要部
の信号波形を示すタイミングチャートである。必要に応
じて同図を参照しつつ、実施例の動作を以下に説明す
る。
【0021】子機2のスイッチ13のa接点とd接点と
が接続されたとき、またはb接点とd接点とが接続され
たとき、あるいはc接点とd接点とが接続されたときの
それぞれにおいては、各接点の接続に応じて、信号線3
に重畳された直流電圧のレベルが変化する。このため制
御部6は、信号線3に重畳された直流電圧のレベルを検
出することによって、子機2において操作されたスイッ
チの種類を検出する。そして検出したスイッチにより指
示される動作を親機1に行わせるため、親機1内部の該
当するブロックの動作を制御する。すなわち、制御部6
は、操作されたスイッチの種類に対応して、スイッチ1
3が操作された子機2から、親機1とその他の子機とに
対する送話を行うための制御、子機2から親機1に対し
てのみ送話を行うための制御、あるいはハンドフリーで
もって子機2から親機1に送話する動作を停止するため
の制御等を行う。
【0022】いま、スイッチ13が操作されたため、入
力電圧が、図3の3でもって示すように変化したとす
る。すなわち、時刻T1において、例えばb接点とd接
点とが閉じられ、時刻T2のチャタリングによるパルス
32の発生の後、時刻T3において接点の接続が開かれ
たとする。このため時刻T1では、第1のトランジスタ
Q1のコレクタには、22に示すように、電圧が上昇す
る方向にパルス31が現れる。また時刻T2では、電圧
が下降する方向に、チャタリングのパルス32の幅に略
等しいパルス33が現れる。また時刻T3では、電圧が
下降する方向にパルス34が現れる。
【0023】その結果、パルス31の立ち上がり時に
は、第2の微分回路12による微分波形としての電流
が、第2のトランジスタQ2のベースに流れる。このた
め、第2のトランジスタQ2のコレクタには、23によ
り示すように、Lレベルのパルス35が現れる。またパ
ルス31の立ち下がり時には、第2の微分回路12によ
る微分波形としての電流がダイオードD1に流れ、ダイ
オードD1のカソードには、順方向電圧が現れる。この
ため、第2のトランジスタQ2のベースには、ダイオー
ドD1のカソードに発生した順方向電圧による電流が流
れる。その結果、第2のトランジスタQ2のコレクタに
は、Lレベルのパルス36が現れる。同様にして、第2
のトランジスタQ2のコレクタには、パルス33に対応
して、Lレベルのパルス37が現れ、パルス34に対応
して、パルス38,39が現れる。
【0024】このためタイマ5の出力24は、時刻T1
となったとき、パルス35によりトリガされ、Hレベル
となる。次いでパルス36によって再トリガされる。こ
のため再トリガから略300msが経過したときには、
出力24はLレベルに戻る。またタイマ5の出力24
は、時刻T2となったとき、パルス37によりトリガさ
れ、Hレベルとなる。次いでパルス38、39によって
再トリガされる。このためパルス39による再トリガか
ら略300msが経過したときには、出力24はLレベ
ルに戻る。
【0025】一方、増幅回路10では、タイマ5の出力
24がHレベルとなるとき、トランジスタQ3,Q4が
オンとなり、パワーアンプ8の入力が0となる。つまり
増幅回路10は、タイマ5の出力24がHレベルである
とき、増幅動作を停止する。すなわち、期間t1,t2
では、増幅回路10は増幅動作を停止する。一方、信号
線3に重畳された直流電圧のレベル変化によりノイズが
発生するのは、期間t1,t2内の時刻である。このた
め、パワーアンプ8の出力には、スイッチ13を操作
し、信号線3に重畳された直流電圧を変化させたために
発生したノイズが現れない。つまり、所定の動作を親機
1に要求するため、子機2においてスイッチ13を操作
したときにも、この操作に伴って発生したノイズが、親
機1のスピーカ9から発生することが防止される。ま
た、その他の子機のスピーカからノイズが発生すること
が防止される。
【0026】
【発明の効果】請求項1記載の発明に係るタイミング検
出回路は、その入力端子には第1の微分回路を介して入
力電圧が導かれ、その出力端子には第1の負荷抵抗が接
続され、バイアスがA級動作点に設定された第1のトラ
ンジスタを備えると共に、そのベースには第2の微分回
路を介して第1のトランジスタの出力端子が接続され、
そのエミッタはグランドレベルに接続され、そのコレク
タには第2の負荷抵抗が接続された第2のトランジスタ
を備えている。また、一方の端子が第2のトランジスタ
のベースに接続され、他方の端子が第2のトランジスタ
のエミッタに接続され、第2のトランジスタのベース電
流の流れる方向と逆方向に電流を流すダイオードとを備
えた構成としている。このため入力電圧が立ち下がった
とき、および立ち上がったときの双方において、第2の
トランジスタのコレクタにはLレベルのパルスが現れ
る。すなわち、直流電圧が、任意のレベルから、異なる
任意のレベルに変化するタイミングの検出を、2つの微
分回路、2つのトランジスタ、2つの負荷抵抗、A級動
作点を設定するための素子、および1つのダイオードと
いう簡単化された回路でもって行うことが可能となって
いる。
【0027】また請求項2記載の発明に係るタイミング
検出回路は、子機と親機とを接続する信号線には音声信
号と直流電圧とが重畳され、親機は、タイマにより設定
される期間においては音声信号の増幅動作を停止する増
幅回路を備えると共に、子機によって設定される直流電
圧の複数値の電圧のそれぞれ毎に予め設定された動作を
行うインターカムに適用している。そして前記直流電圧
を、前記入力電圧として、第1の微分回路を介して第1
のトランジスタの入力端子に導き、第2のトランジスタ
のコレクタ出力を、タイマの動作を開始させるトリガ信
号としている。従って、親機と子機とを接続する信号線
に重畳された直流電圧の変化のタイミングが、簡単化さ
れた回路でもって検出されるため、インターカムの等価
的な回路構成の複雑化を防止することが可能となってい
る。
【図面の簡単な説明】
【図1】本発明に係るタイミング検出回路の一実施例の
電気的接続を示す回路図である。
【図2】本発明に係るタイミング検出回路の一実施例を
用いたインターカムの電気的構成を示すブロック図であ
る。
【図3】主要部の信号波形を示すタイミングチャートで
ある。
【符号の説明】
1 親機 2 子機 3 信号線 4 タイミング検出回路 5 タイマ 10 増幅回路 11 第1の微分回路 12 第2の微分回路 D1 ダイオード Q1 第1のトランジスタ Q2 第2のトランジスタ R4 第1の負荷抵抗 R7 第2の負荷抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 その入力端子には第1の微分回路を介し
    て入力電圧が導かれ、その出力端子には第1の負荷抵抗
    が接続され、バイアスがA級動作点に設定された第1の
    トランジスタと、 そのベースには第2の微分回路を介して第1のトランジ
    スタの出力端子が接続され、そのエミッタはグランドレ
    ベルに接続され、そのコレクタには第2の負荷抵抗が接
    続された第2のトランジスタと、 一方の端子が第2のトランジスタのベースに接続され、
    他方の端子が第2のトランジスタのエミッタに接続さ
    れ、第2のトランジスタのベース電流の流れる方向と逆
    方向に電流を流すダイオードとを備えたことを特徴とす
    るタイミング検出回路。
  2. 【請求項2】 子機と親機とを接続する信号線には音声
    信号と直流電圧とが重畳され、前記親機は、タイマによ
    り設定される期間においては前記音声信号の増幅動作を
    停止する増幅回路を備えると共に、前記子機によって設
    定される前記直流電圧の複数値の電圧のそれぞれ毎に予
    め設定された動作を行うインターカムにおいて、 前記直流電圧を、前記入力電圧として、第1の微分回路
    を介して第1のトランジスタの前記入力端子に導き、 第2のトランジスタのコレクタ出力を、前記タイマの動
    作を開始させるトリガ信号としたことを特徴とする請求
    項1記載のタイミング検出回路。
JP6257662A 1994-09-26 1994-09-26 タイミング検出回路 Pending JPH0894680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6257662A JPH0894680A (ja) 1994-09-26 1994-09-26 タイミング検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6257662A JPH0894680A (ja) 1994-09-26 1994-09-26 タイミング検出回路

Publications (1)

Publication Number Publication Date
JPH0894680A true JPH0894680A (ja) 1996-04-12

Family

ID=17309366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6257662A Pending JPH0894680A (ja) 1994-09-26 1994-09-26 タイミング検出回路

Country Status (1)

Country Link
JP (1) JPH0894680A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0165989U (ja) * 1987-10-21 1989-04-27
JP2022537387A (ja) * 2019-06-21 2022-08-25 シグニファイ ホールディング ビー ヴィ 絶縁型変換器、及び前記絶縁型変換器を使用するledドライバ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0165989U (ja) * 1987-10-21 1989-04-27
JP2022537387A (ja) * 2019-06-21 2022-08-25 シグニファイ ホールディング ビー ヴィ 絶縁型変換器、及び前記絶縁型変換器を使用するledドライバ

Similar Documents

Publication Publication Date Title
JP2003318658A (ja) ショック音防止回路
CA1082767A (en) Charging and discharging circuit
JP2003318656A (ja) ショック音防止回路
JPH0894680A (ja) タイミング検出回路
JP3680784B2 (ja) 電源回路
CN100566139C (zh) 音频装置与消音装置
KR950003136B1 (ko) 전력증폭장치
JPS56117409A (en) Amplifying device
US3550117A (en) Timing apparatus
JPS641641Y2 (ja)
JPS599446Y2 (ja) ミュ−ティング制御信号発生回路
JPH10327021A (ja) 増幅器用電圧供給回路
JP5471914B2 (ja) パルス生成回路およびミュート装置
JPS5941641Y2 (ja) リセツト信号発生回路
JPS6033618Y2 (ja) 信号ミユ−テイング回路
JPH0348683B2 (ja)
JP2941677B2 (ja) デジタル信号伝送回路
KR910000156Y1 (ko) 초기출력레벨 경고회로
JPS6025157Y2 (ja) 増幅度切換装置
JP2586732B2 (ja) 検波回路
JPS587685Y2 (ja) ミュ−ティング回路
JPS5921531Y2 (ja) 直接結合増幅器のミユ−テイング回路
JPH11163648A (ja) 音声ミュート回路
JPS5837133Y2 (ja) 音声信号出力回路
JPS5921569Y2 (ja) 呼出回路装置