JPH0897228A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0897228A JPH0897228A JP6230836A JP23083694A JPH0897228A JP H0897228 A JPH0897228 A JP H0897228A JP 6230836 A JP6230836 A JP 6230836A JP 23083694 A JP23083694 A JP 23083694A JP H0897228 A JPH0897228 A JP H0897228A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- base
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】高濃度に不純物ドーピングされたベース層中の
小数キャリアの蓄積を最小限に抑え、バイポーラトラン
ジスタの動作速度を向上させる。 【構成】ベースとコレクタとの界面に、ベース層とは逆
導電型の薄層を挿入しベース層のバンドギャップ縮小効
果で生じた障壁層を電流担体がトンネル効果で透過でき
る様にする。
小数キャリアの蓄積を最小限に抑え、バイポーラトラン
ジスタの動作速度を向上させる。 【構成】ベースとコレクタとの界面に、ベース層とは逆
導電型の薄層を挿入しベース層のバンドギャップ縮小効
果で生じた障壁層を電流担体がトンネル効果で透過でき
る様にする。
Description
【０００１】
【産業上の利用分野】本発明は超高速動作が可能なバイ
ポーラトランジスタに関する。
ポーラトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタを高速化する際
の指標として、最大発振周波数を向上させることが求め
られている。最大発振周波数ｆmax は ｆmax ＝（ｆT ／８πＲB ＣC ）1/2 （１） と表わされるので遮断周波数ｆT を向上することとベー
ス抵抗ＲB を下げることが必要である。この二つの要素
は、ベース層構成に対し相反する要求を提起する。すな
わち、ｆT の向上にはベース幅の縮小が必要で、ＲB の
低下にはベース幅の増加が必要である。
の指標として、最大発振周波数を向上させることが求め
られている。最大発振周波数ｆmax は ｆmax ＝（ｆT ／８πＲB ＣC ）1/2 （１） と表わされるので遮断周波数ｆT を向上することとベー
ス抵抗ＲB を下げることが必要である。この二つの要素
は、ベース層構成に対し相反する要求を提起する。すな
わち、ｆT の向上にはベース幅の縮小が必要で、ＲB の
低下にはベース幅の増加が必要である。
【０００３】この相反する要求を満足できる構造として
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が開発さ
れている。この構造では広禁止帯幅のエミッタを用いる
ことで注入効率を向上させている。その結果、エミッタ
濃度を低下させても注入効率が所定値を維持できるので
ベース・エミッタ間の空乏層をエミッタ層に伸ばす様に
設定し、エミッタ・ベース間のトンネル電流を抑えつ
つ、ベース濃度を向上することが可能と成った。
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が開発さ
れている。この構造では広禁止帯幅のエミッタを用いる
ことで注入効率を向上させている。その結果、エミッタ
濃度を低下させても注入効率が所定値を維持できるので
ベース・エミッタ間の空乏層をエミッタ層に伸ばす様に
設定し、エミッタ・ベース間のトンネル電流を抑えつ
つ、ベース濃度を向上することが可能と成った。
【０００４】この結果、ベース幅を縮小しても、ベース
抵抗を低く維持できるのでｆmax を大幅に改善すること
ができる様になった。現在では、このような技術開発指
針に従い、ベース濃度は１×１０19ｃｍ-3以上に設定さ
れている。
抵抗を低く維持できるのでｆmax を大幅に改善すること
ができる様になった。現在では、このような技術開発指
針に従い、ベース濃度は１×１０19ｃｍ-3以上に設定さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら高濃度に
不純物を含有するとベース層を構成する半導体にはバン
ドギャップ縮小効果が生じる。このバンドギャップ縮小
効果は従来トランジスタの注入効率を改善する効果があ
ると考えられ、特に特性上悪影響を及ぼすとは考えられ
ていなかった。
不純物を含有するとベース層を構成する半導体にはバン
ドギャップ縮小効果が生じる。このバンドギャップ縮小
効果は従来トランジスタの注入効率を改善する効果があ
ると考えられ、特に特性上悪影響を及ぼすとは考えられ
ていなかった。
【０００６】発明者の研究の結果、高濃度に不純物をド
ーピングしたベースを有するトランジスタではバンドギ
ャップ縮小効果によって、看過できない特性上の劣化が
生じるという新たな知見を見出した。
ーピングしたベースを有するトランジスタではバンドギ
ャップ縮小効果によって、看過できない特性上の劣化が
生じるという新たな知見を見出した。
【０００７】今、ｎｐｎ型のバイポーラトランジスタを
考える。ベース中のキャリアの輸送は拡散によるものと
し、ベース幅をＷB とすれば、ベース中の電荷濃度ＱB
は ＱB ＝ＷB 2 ＪC ／２ＤB ＋ｑＷB ｎ（ＷB - ） （２） と表される。ここでｑは電荷素量、ＤB は電子の拡散定
数、ｎ（ＷB - ）はベース・コレクタ端のベース側の電
子濃度、Ｊc はコレクタ電流密度である。コレクタ空乏
層中を電子が飽和速度Ｖs で走るものとすれば ｎ（ＷB + ）＝ＪC ／ｑＶS （３） である。ここで、ｎ（ＷB+）はベース・コレクタ端のコ
レクタ側の電子濃度である。通常、 ｎ（ＷB - ）＝ｎ（ＷB + ） （４） と考えられていたのでＱB は ＱB ＝（ＷB 2 ／２ＤB ＋ＷB ／ＶS ）ＪC （５） となる。したがって、ベース走行時間τB は τB ＝ｄＱB ／ｄＪC ＝ＷB 2 ／２ＤB ＋ＷB ／ＶS （６） で与えられる。例えばＧａＡｓではＤB はおよそ２６ｃ
ｍ2 ／ｓであるからＷBを５０ｎｍとすればτB ＝０．
９８ｐｓが得られる。コレクタ走行時間等のベース走行
時間以外の項を０．５ｐｓとすれば全走行時間は１．４
８ｐｓとなるので遮断周波数ｆT は１０８ＧＨｚとなる
ことが期待される。
考える。ベース中のキャリアの輸送は拡散によるものと
し、ベース幅をＷB とすれば、ベース中の電荷濃度ＱB
は ＱB ＝ＷB 2 ＪC ／２ＤB ＋ｑＷB ｎ（ＷB - ） （２） と表される。ここでｑは電荷素量、ＤB は電子の拡散定
数、ｎ（ＷB - ）はベース・コレクタ端のベース側の電
子濃度、Ｊc はコレクタ電流密度である。コレクタ空乏
層中を電子が飽和速度Ｖs で走るものとすれば ｎ（ＷB + ）＝ＪC ／ｑＶS （３） である。ここで、ｎ（ＷB+）はベース・コレクタ端のコ
レクタ側の電子濃度である。通常、 ｎ（ＷB - ）＝ｎ（ＷB + ） （４） と考えられていたのでＱB は ＱB ＝（ＷB 2 ／２ＤB ＋ＷB ／ＶS ）ＪC （５） となる。したがって、ベース走行時間τB は τB ＝ｄＱB ／ｄＪC ＝ＷB 2 ／２ＤB ＋ＷB ／ＶS （６） で与えられる。例えばＧａＡｓではＤB はおよそ２６ｃ
ｍ2 ／ｓであるからＷBを５０ｎｍとすればτB ＝０．
９８ｐｓが得られる。コレクタ走行時間等のベース走行
時間以外の項を０．５ｐｓとすれば全走行時間は１．４
８ｐｓとなるので遮断周波数ｆT は１０８ＧＨｚとなる
ことが期待される。
【０００８】しかし、一般にこのような期待値よりも実
際の値は低くなってしまう。特に、ベース濃度を大きく
すればするほどこの低下の割合は大きくなっていた。本
発明者はこの低下の原因が以下に述べる様にバンドギャ
ップ縮小効果によるものであることを見出した。
際の値は低くなってしまう。特に、ベース濃度を大きく
すればするほどこの低下の割合は大きくなっていた。本
発明者はこの低下の原因が以下に述べる様にバンドギャ
ップ縮小効果によるものであることを見出した。
【０００９】図２はｐ型ＧａＡｓのいわゆるみかけ上の
バンドギャップ縮小を示したものである。例えばベース
濃度が１０20ｃｍ-3になると、バンドギャップ縮小は８
０ｍｅＶになる。この縮小が荷電子帯と伝導帯のどちら
にどれだけ配分されるかは未だ定説はないが、およそ半
分ずつ配分されるとすればベースとコレクタ接合の伝導
帯には４０ｍｅＶのエネルギーの飛びがあることにな
る。この時、式（４）の仮定は正しくなくなる。この効
果を考慮し電子濃度のエネルギー依存性はボルツマン分
布し電子の輸送はドリフトと拡散に従うとすると ｎ（ＷB - ）＝ｎ（ＷB + ）ｅｘｐ（ｑΦB ／ｋＴ） （７） となる。ここで、ｑΦB はベースのみかけ上のバンドギ
ャップ縮小量である。したがって、ベース中の電子走行
時間τB は τB ＝ＷB 2 ／２ＤB ＋（ＷB ／ＶS ）ｅｘｐ（ｑΦB
／ｋＴ）（８）となる。図３はこの式を用いてベース幅
を５０ｎｍとし、コレクタ走行時間等のベース走行時間
以外の項を０．５ｐｓとした時の遮断周波数をベース濃
度の関数として示した。ベース濃度を１０20ｃｍ-3とす
ると遮断周波数は４９ＧＨｚに低下してしまっている。
理想的には１０８ＧＨｚの遮断周波数が予想されたので
実に約５５％ものｆT の低下が生じたことになる。
バンドギャップ縮小を示したものである。例えばベース
濃度が１０20ｃｍ-3になると、バンドギャップ縮小は８
０ｍｅＶになる。この縮小が荷電子帯と伝導帯のどちら
にどれだけ配分されるかは未だ定説はないが、およそ半
分ずつ配分されるとすればベースとコレクタ接合の伝導
帯には４０ｍｅＶのエネルギーの飛びがあることにな
る。この時、式（４）の仮定は正しくなくなる。この効
果を考慮し電子濃度のエネルギー依存性はボルツマン分
布し電子の輸送はドリフトと拡散に従うとすると ｎ（ＷB - ）＝ｎ（ＷB + ）ｅｘｐ（ｑΦB ／ｋＴ） （７） となる。ここで、ｑΦB はベースのみかけ上のバンドギ
ャップ縮小量である。したがって、ベース中の電子走行
時間τB は τB ＝ＷB 2 ／２ＤB ＋（ＷB ／ＶS ）ｅｘｐ（ｑΦB
／ｋＴ）（８）となる。図３はこの式を用いてベース幅
を５０ｎｍとし、コレクタ走行時間等のベース走行時間
以外の項を０．５ｐｓとした時の遮断周波数をベース濃
度の関数として示した。ベース濃度を１０20ｃｍ-3とす
ると遮断周波数は４９ＧＨｚに低下してしまっている。
理想的には１０８ＧＨｚの遮断周波数が予想されたので
実に約５５％ものｆT の低下が生じたことになる。
【００１０】このようにベース濃度が非常に高くなるに
したがって、そのバンドギャップ縮小効果による特性劣
化は非常に深刻なものである。また、ベースがＩｎＧａ
Ａｓより成り、コレクタがＩｎＰより成るようないわゆ
るワイドギャップコレクタ構造のトランジスタでは、そ
の母体結晶の禁止帯幅が明らかにコレクタよりもベース
の方が小さいのでベース側により多くの小数キャリアが
蓄積しやすく動作速度の低下をもたらすことが知られて
いた。このため、このバンドギャップの差によって生じ
る障壁が電荷担体の輸送を妨げない様に例えば組成傾斜
層をベースとコレクタの間に挿入する等の工夫が行われ
ていた。
したがって、そのバンドギャップ縮小効果による特性劣
化は非常に深刻なものである。また、ベースがＩｎＧａ
Ａｓより成り、コレクタがＩｎＰより成るようないわゆ
るワイドギャップコレクタ構造のトランジスタでは、そ
の母体結晶の禁止帯幅が明らかにコレクタよりもベース
の方が小さいのでベース側により多くの小数キャリアが
蓄積しやすく動作速度の低下をもたらすことが知られて
いた。このため、このバンドギャップの差によって生じ
る障壁が電荷担体の輸送を妨げない様に例えば組成傾斜
層をベースとコレクタの間に挿入する等の工夫が行われ
ていた。
【００１１】ところが、例えばベースもコレクタも共に
ＧａＡｓから成る場合、その母体結晶のバンドギャップ
は真性半導体では等しいため、上述したようなバンドギ
ャップ縮小効果によって引き起こされるワイドギャップ
コレクタ構造に類似の問題は全く考慮されず、従って素
子構造にもこの問題に対処した構造は皆無であった。
ＧａＡｓから成る場合、その母体結晶のバンドギャップ
は真性半導体では等しいため、上述したようなバンドギ
ャップ縮小効果によって引き起こされるワイドギャップ
コレクタ構造に類似の問題は全く考慮されず、従って素
子構造にもこの問題に対処した構造は皆無であった。
【００１２】本発明は上述した新たな問題点に鑑みて成
されたもので、非常に高濃度にドーピングされたベース
層のバンドギャップ縮小効果に基づく素子の特性劣化を
回避し優れた特性を有する半導体装置を得ることを目的
とする。
されたもので、非常に高濃度にドーピングされたベース
層のバンドギャップ縮小効果に基づく素子の特性劣化を
回避し優れた特性を有する半導体装置を得ることを目的
とする。
【００１３】
【課題を解決するための手段】本発明は、上記した新た
な問題点、すなわち高濃度にドープされたベース層のバ
ンドギャップ縮小効果で生じたベース・コレクタ界面の
伝導帯の障壁層が電子の流れを妨げている点を解決する
ものであり、この障壁を電子がトンネル効果により通過
できる様に、ベース・コレクタ界面近傍のコレクタ中の
電界強度を大きくすることを特徴とするものである。
な問題点、すなわち高濃度にドープされたベース層のバ
ンドギャップ縮小効果で生じたベース・コレクタ界面の
伝導帯の障壁層が電子の流れを妨げている点を解決する
ものであり、この障壁を電子がトンネル効果により通過
できる様に、ベース・コレクタ界面近傍のコレクタ中の
電界強度を大きくすることを特徴とするものである。
【００１４】すなわち本発明による半導体装置は、基板
と、この基板上に形成された第１導電型の第１の半導体
層と、この第１の半導体層上に形成された第１導電型或
いは第２導電型の第２の半導体層と、この第２の半導体
層上に形成された第１導電型の第３の半導体層と、この
第３の半導体層上に形成された第２導電型の第４の半導
体層と、この第４の半導体層上に形成された第１導電型
の第５の半導体層と、この第５の半導体層上に形成され
た第１導電型の第６の半導体層とを具備し、第１の半導
体層、第２の半導体層及び第３の半導体層をコレクタと
し、第４の半導体層をベースとし、第５の半導体層及び
第６の半導体層をエミッタとして用いるバイポーラトラ
ンジスタであって、第４の半導体層は第２導電型の電荷
担体及びこの電荷担体を供給する不純物を５×１０18ｃ
ｍ-3以上含有し動作状態において電気的に中性な領域を
有しており、第５の半導体層は第５の半導体層及び第４
の半導体層の間に形成されるｐｎ接合のトンネル電流が
抑制される様に第１導電型の電荷担体を供給する不純物
を含有し、第４の半導体層のバンドギャップ縮小効果に
よって生じた第４の半導体層から第３の半導体層への第
１導電型の電荷担体の流れを妨げるような電位障壁を第
１導電型の電荷担体がトンネル効果によって透過できる
ように、第３の半導体層はその厚さ及び添加される第１
導電型の電荷担体を供給する不純物とを具備しているこ
とを特徴とするものである。
と、この基板上に形成された第１導電型の第１の半導体
層と、この第１の半導体層上に形成された第１導電型或
いは第２導電型の第２の半導体層と、この第２の半導体
層上に形成された第１導電型の第３の半導体層と、この
第３の半導体層上に形成された第２導電型の第４の半導
体層と、この第４の半導体層上に形成された第１導電型
の第５の半導体層と、この第５の半導体層上に形成され
た第１導電型の第６の半導体層とを具備し、第１の半導
体層、第２の半導体層及び第３の半導体層をコレクタと
し、第４の半導体層をベースとし、第５の半導体層及び
第６の半導体層をエミッタとして用いるバイポーラトラ
ンジスタであって、第４の半導体層は第２導電型の電荷
担体及びこの電荷担体を供給する不純物を５×１０18ｃ
ｍ-3以上含有し動作状態において電気的に中性な領域を
有しており、第５の半導体層は第５の半導体層及び第４
の半導体層の間に形成されるｐｎ接合のトンネル電流が
抑制される様に第１導電型の電荷担体を供給する不純物
を含有し、第４の半導体層のバンドギャップ縮小効果に
よって生じた第４の半導体層から第３の半導体層への第
１導電型の電荷担体の流れを妨げるような電位障壁を第
１導電型の電荷担体がトンネル効果によって透過できる
ように、第３の半導体層はその厚さ及び添加される第１
導電型の電荷担体を供給する不純物とを具備しているこ
とを特徴とするものである。
【００１５】また前記第４の半導体層のバンドギャップ
縮小効果によって生じた第４の半導体層から第３の半導
体層への第１導電型の電荷担体の流れを妨げるような電
位障壁中の電界強度が３×１０7 （Ｖ／ｍ）以上である
ことを特徴とするものである。
縮小効果によって生じた第４の半導体層から第３の半導
体層への第１導電型の電荷担体の流れを妨げるような電
位障壁中の電界強度が３×１０7 （Ｖ／ｍ）以上である
ことを特徴とするものである。
【００１６】また前記第３の半導体層は第１導電型の電
荷担体を供給する不純物が原子層ドーピング層からなる
ことを特徴とするものである。更に前記第３の半導体層
と前記第４の半導体層は実質的に同じ組成であることを
特徴とするものである。
荷担体を供給する不純物が原子層ドーピング層からなる
ことを特徴とするものである。更に前記第３の半導体層
と前記第４の半導体層は実質的に同じ組成であることを
特徴とするものである。
【００１７】今回新たに明らかになったベース層のバン
ドギャップ縮小効果で生じたベース・コレクタ界面の伝
導帯の障壁層によって本来余分な電子がベース中に蓄積
し素子の動作速度を遅くしていたという問題を解決する
ために、本発明者はこの障壁層を実質的に電子の通過を
妨げない様に障壁層の電界強度を増し、電子がトンネル
できる構造を提案する。
ドギャップ縮小効果で生じたベース・コレクタ界面の伝
導帯の障壁層によって本来余分な電子がベース中に蓄積
し素子の動作速度を遅くしていたという問題を解決する
ために、本発明者はこの障壁層を実質的に電子の通過を
妨げない様に障壁層の電界強度を増し、電子がトンネル
できる構造を提案する。
【００１８】今、障壁層の電界強度をＦ（Ｖ／ｍ）とす
れば、電子のトンネル確率Ｔn はＷＫＢ近似を用いて Ｔn ＝ｅｘｐ｛−４（２ｍ* ）1/2 （ｑΦB ）3/2 ／３ｑ（ｈ／２π）Ｆ｝ （９） と計算できる。ここでｍ* は電子の有効質量、ｈはプラ
ンク定数である。したがって、ベース・コレクタ端のベ
ース側の電子濃度ｎ（ＷB-）は、およそ ｎ（ＷB - ）〜ｎ（ＷB + ）ＭＡＸ［１，｛ｅｘｐ（−ｑΦB ／ｋｔ）＋Ｔn ｝ -1］ 〜はニアリーイクオールを表す。 （１０） と計算できる。図４はベース・コレクタ端のベース側の
電子濃度ｎ（ＷB - ）とコレクタ側の電子濃度ｎ（ＷB
+ ）の比を電界強度の関数として示したものである。図
より電界強度が５×１０7 （Ｖ／ｍ）以上ではトンネル
効果によってバンドギャップ縮小効果によって生じた障
壁の影響をほぼ無視できる様になることが分かる。
れば、電子のトンネル確率Ｔn はＷＫＢ近似を用いて Ｔn ＝ｅｘｐ｛−４（２ｍ* ）1/2 （ｑΦB ）3/2 ／３ｑ（ｈ／２π）Ｆ｝ （９） と計算できる。ここでｍ* は電子の有効質量、ｈはプラ
ンク定数である。したがって、ベース・コレクタ端のベ
ース側の電子濃度ｎ（ＷB-）は、およそ ｎ（ＷB - ）〜ｎ（ＷB + ）ＭＡＸ［１，｛ｅｘｐ（−ｑΦB ／ｋｔ）＋Ｔn ｝ -1］ 〜はニアリーイクオールを表す。 （１０） と計算できる。図４はベース・コレクタ端のベース側の
電子濃度ｎ（ＷB - ）とコレクタ側の電子濃度ｎ（ＷB
+ ）の比を電界強度の関数として示したものである。図
より電界強度が５×１０7 （Ｖ／ｍ）以上ではトンネル
効果によってバンドギャップ縮小効果によって生じた障
壁の影響をほぼ無視できる様になることが分かる。
【００１９】一方、ベース・コレクタ接合全体では、素
子を正常に動作させるために動作電圧範囲ではバンド間
トンネルやアバランシェ降伏が生じてはならない。また
空乏層容量を小さく抑えるために電界強度には上限値が
存在する。典型的にはＧａＡｓでは、コレクタ空乏層の
厚みを０．３μｍとし、ベース・コレクタ間の逆バイア
スを１Ｖとすれば全体の平均電界はおよそ８×１０6
（Ｖ／ｍ）となる。
子を正常に動作させるために動作電圧範囲ではバンド間
トンネルやアバランシェ降伏が生じてはならない。また
空乏層容量を小さく抑えるために電界強度には上限値が
存在する。典型的にはＧａＡｓでは、コレクタ空乏層の
厚みを０．３μｍとし、ベース・コレクタ間の逆バイア
スを１Ｖとすれば全体の平均電界はおよそ８×１０6
（Ｖ／ｍ）となる。
【００２０】したがって、コレクタ空乏層全体では電界
を抑え、ベース・コレクタ界面近傍でのみ電界強度を増
加させることが効果的である。今、ベースの高濃度ドー
ピングによるバンドギャップ縮小量は高々０．１ｅＶ程
度と考えられるので障壁層を電子が効果的にトンネルで
きる様にするには、高電界領域の厚みＷH は、２ｎｍ
（＝０．１(V) ／５×１０7(V/m)）程度であれば良い。
一方、高電界領域の厚みの上限は、素子の耐圧設計や、
コレクタ半導体層の禁止帯幅で決定される。例えば、高
電界領域中の電位降下を０．５Ｖ以下に止めるものとす
ると、高電界領域の厚みは２ｎｍ以上１０ｎｍであるこ
とが好ましい。
を抑え、ベース・コレクタ界面近傍でのみ電界強度を増
加させることが効果的である。今、ベースの高濃度ドー
ピングによるバンドギャップ縮小量は高々０．１ｅＶ程
度と考えられるので障壁層を電子が効果的にトンネルで
きる様にするには、高電界領域の厚みＷH は、２ｎｍ
（＝０．１(V) ／５×１０7(V/m)）程度であれば良い。
一方、高電界領域の厚みの上限は、素子の耐圧設計や、
コレクタ半導体層の禁止帯幅で決定される。例えば、高
電界領域中の電位降下を０．５Ｖ以下に止めるものとす
ると、高電界領域の厚みは２ｎｍ以上１０ｎｍであるこ
とが好ましい。
【００２１】このような高電界を実現するにはこの２ｎ
ｍの領域にドナー不純物をドーピングすれば良い。実際
にこのような薄い領域に限定して不純物をドープするに
は、ＭＢＥ法やＭＯＣＶＤ法等によってプレーナドーピ
ングといわれる一原子層にのみドナーをドープする方法
が有効である。このときのドナーの面密度はガウスの定
理によって計算でき電界強度を５×１０7 Ｖ／ｍとする
上述の例ではＧａＡｓの場合３．５×１０12ｃｍ-2であ
る。これは、現在の技術水準で十分実現できる値であ
る。
ｍの領域にドナー不純物をドーピングすれば良い。実際
にこのような薄い領域に限定して不純物をドープするに
は、ＭＢＥ法やＭＯＣＶＤ法等によってプレーナドーピ
ングといわれる一原子層にのみドナーをドープする方法
が有効である。このときのドナーの面密度はガウスの定
理によって計算でき電界強度を５×１０7 Ｖ／ｍとする
上述の例ではＧａＡｓの場合３．５×１０12ｃｍ-2であ
る。これは、現在の技術水準で十分実現できる値であ
る。
【００２２】さらに、ＧａＡｓのように高エネルギーの
電子の谷間遷移によって電子速度が高電界で低下するよ
うな物質では、ベース側のコレクタ電界を低下させる事
で速度オーバーシュート効果によってコレクタ中の電子
の走行時間を短縮できる。この場合最適なベース側のコ
レクタ電界強度は１０6 Ｖ／ｍ以下である。したがっ
て、このような場合、本発明の様に、ベース・コレクタ
端で局所的に電界強度を増加する手段をとらなければ、
ベース層のバンドギャップ縮小効果によるベース中のキ
ャリア蓄積による速度低下が避けられない。
電子の谷間遷移によって電子速度が高電界で低下するよ
うな物質では、ベース側のコレクタ電界を低下させる事
で速度オーバーシュート効果によってコレクタ中の電子
の走行時間を短縮できる。この場合最適なベース側のコ
レクタ電界強度は１０6 Ｖ／ｍ以下である。したがっ
て、このような場合、本発明の様に、ベース・コレクタ
端で局所的に電界強度を増加する手段をとらなければ、
ベース層のバンドギャップ縮小効果によるベース中のキ
ャリア蓄積による速度低下が避けられない。
【００２３】
【作用】ベース層の高キャリア濃度化に伴うバンドギャ
ップ縮小効果による障壁を、ベース・コレクタ端で局所
的に電界強度を増加することによってキャリアがこの障
壁をトンネル効果により、容易に通り抜けられるように
する。
ップ縮小効果による障壁を、ベース・コレクタ端で局所
的に電界強度を増加することによってキャリアがこの障
壁をトンネル効果により、容易に通り抜けられるように
する。
【００２４】
【実施例】以下、本発明を実際の素子に応用した例につ
いて詳述する。図５に示す様に半絶縁性ＧａＡｓ基板１
上にキャリア濃度５×１０18ｃｍ-3のコレクタコンタク
ト層となる５００ｎｍ厚さのｎ+ ＧａＡｓ層２とキャリ
ア濃度３×１０17ｃｍ-3のコレクタ空乏層となるｐ- Ｇ
ａＡｓ層３を２００ｎｍ、ＭＢＥ法で成長する。
いて詳述する。図５に示す様に半絶縁性ＧａＡｓ基板１
上にキャリア濃度５×１０18ｃｍ-3のコレクタコンタク
ト層となる５００ｎｍ厚さのｎ+ ＧａＡｓ層２とキャリ
ア濃度３×１０17ｃｍ-3のコレクタ空乏層となるｐ- Ｇ
ａＡｓ層３を２００ｎｍ、ＭＢＥ法で成長する。
【００２５】次に、この時点でＧａの供給を中断しＧａ
Ａｓの成長を中断する。そしてドナーとなるＳｉ原子を
面密度が４×１０12ｃｍ-2となるまで供給し、第３の半
導体層となる高電界領域層４を形成する。
Ａｓの成長を中断する。そしてドナーとなるＳｉ原子を
面密度が４×１０12ｃｍ-2となるまで供給し、第３の半
導体層となる高電界領域層４を形成する。
【００２６】その後、Ｓｉソースの供給を遮断しＧａソ
ースの供給とアクセプタとなるＢｅソースの供給を開始
しキャリア濃度１×１０20ｃｍ-3のベース層となるｐ+
ＧａＡｓ層５を５０ｎｍ成長し、さらにキャリア濃度５
×１０18ｃｍ-3のエミッタ層となるｎＡｌ0.2 Ｇａ0.8
Ａｓ層６を３０ｎｍ、キャリア濃度５×１０19ｃｍ-3の
エミッタコンタクト層となるｎ+ ＩｎＧａＡｓ層７を５
０ｎｍ成長する。
ースの供給とアクセプタとなるＢｅソースの供給を開始
しキャリア濃度１×１０20ｃｍ-3のベース層となるｐ+
ＧａＡｓ層５を５０ｎｍ成長し、さらにキャリア濃度５
×１０18ｃｍ-3のエミッタ層となるｎＡｌ0.2 Ｇａ0.8
Ａｓ層６を３０ｎｍ、キャリア濃度５×１０19ｃｍ-3の
エミッタコンタクト層となるｎ+ ＩｎＧａＡｓ層７を５
０ｎｍ成長する。
【００２７】その後、このウエハを用いて図１に示すメ
サ型のトランジスタを作成した。また従来技術と比較す
るためベース・コレクタ界面で成長中断によるＳｉのプ
レーナドーピングを行わなかった素子も試作した。
サ型のトランジスタを作成した。また従来技術と比較す
るためベース・コレクタ界面で成長中断によるＳｉのプ
レーナドーピングを行わなかった素子も試作した。
【００２８】図６はこの二つの素子の電流利得とコレク
タ電流密度の関係を示したものである。本発明による素
子はベース中の少数キャリア蓄積が従来例に比べ少ない
ので電流利得が向上した。
タ電流密度の関係を示したものである。本発明による素
子はベース中の少数キャリア蓄積が従来例に比べ少ない
ので電流利得が向上した。
【００２９】また、図７は遮断周波数とコレクタ電流密
度の関係を示したものである。本発明による素子はベー
ス中の少数キャリア蓄積が従来例に比べ少ないので遮断
周波数は従来例が最高８０ＧＨｚであったのに対し本発
明では最高１４０ＧＨｚと大幅な改善が行われた。
度の関係を示したものである。本発明による素子はベー
ス中の少数キャリア蓄積が従来例に比べ少ないので遮断
周波数は従来例が最高８０ＧＨｚであったのに対し本発
明では最高１４０ＧＨｚと大幅な改善が行われた。
【００３０】本実施例では、Ｓｉのプレーナドープ層４
はベース／コレクタ接合界面に挿入したが、プレーナド
ープ層の挿入位置は、ベース／コレクタ界面の障壁層中
の電界強度を所望の値に設定できる位置であれば良い。
例えばベース／コレクタ界面位置からコレクタ側に１０
ｎｍ以下であれば本発明の効果を期待できる。
はベース／コレクタ接合界面に挿入したが、プレーナド
ープ層の挿入位置は、ベース／コレクタ界面の障壁層中
の電界強度を所望の値に設定できる位置であれば良い。
例えばベース／コレクタ界面位置からコレクタ側に１０
ｎｍ以下であれば本発明の効果を期待できる。
【００３１】
【発明の効果】本発明を適用することで、高濃度にドー
プされたベース層を用い、バンドギャップ縮小効果によ
る障壁をトンネル効果により電流が流れるようにしたの
で、遮断周波数の劣化を防ぐことが可能となり、装置の
本来の特性を十分に引き出す半導体装置を提供できる。
プされたベース層を用い、バンドギャップ縮小効果によ
る障壁をトンネル効果により電流が流れるようにしたの
で、遮断周波数の劣化を防ぐことが可能となり、装置の
本来の特性を十分に引き出す半導体装置を提供できる。
【図１】 本発明の１実施例に係るＨＢＴの断面図
【図２】 ｐ型ＧａＡｓのみかけ上のバンドギャップ縮
小とキャリア濃度の関係を表す図
小とキャリア濃度の関係を表す図
【図３】 従来技術における遮断周波数とベース濃度の
関係を表す図
関係を表す図
【図４】 ベース・コレクタ端のベース側の電子濃度と
コレクタ側の電子濃度の比を表す図
コレクタ側の電子濃度の比を表す図
【図５】 本発明の１実施例に係るＨＢＴの製造方法を
説明するためのウエハの層構造を示す断面図
説明するためのウエハの層構造を示す断面図
【図６】 従来例と本発明の電流利得の比較図
【図７】 従来例と本発明の遮断周波数の比較図
１・・・ＧａＡｓ基板 ２・・・ｎ+ ＧａＡｓコレクタコンタクト層 ３・・・ｐ- ＧａＡｓコレクタ空乏層 ４・・・高電界領域層 ５・・・ｐ+ ＧａＡｓベース層 ６・・・ｎＡｌ0.2 Ｇａ0.8 Ａｓエミッタ層 ７・・・ｎ+ ＩｎＧａＡｓエミッタコンタクト層 ８・・・コレクタ電極 ９・・・ベース電極 １０・・・エミッタ電極
Claims (4)
- 【請求項１】基板と、 この基板上に形成された第１導電型の第１の半導体層
と、 この第１の半導体層上に形成された第１導電型或いは第
２導電型の第２の半導体層と、 この第２の半導体層上に形成された第１導電型の第３の
半導体層と、 この第３の半導体層上に形成された第２導電型の第４の
半導体層と、 この第４の半導体層上に形成された第１導電型の第５の
半導体層と、 この第５の半導体層上に形成された第１導電型の第６の
半導体層とを具備し、 第１の半導体層、第２の半導
体層及び第３の半導体層をコレクタとし、 第４の半導体層をベースとし、 第５の半導体層及び第６の半導体層をエミッタとして用
いるバイポーラトランジスタであって、 第４の半導体層は第２導電型の電荷担体及びこの電荷担
体を供給する不純物を５×１０18ｃｍ-3以上含有し動作
状態において電気的に中性な領域を有しており、 第５の半導体層は第５の半導体層及び第４の半導体層の
間に形成されるｐｎ接合のトンネル電流が抑制される様
に第１導電型の電荷担体を供給する不純物を含有し、 第４の半導体層のバンドギャップ縮小効果によって生じ
た第４の半導体層から第３の半導体層への第１導電型の
電荷担体の流れを妨げるような電位障壁を第１導電型の
電荷担体がトンネル効果によって透過できるように、第
３の半導体層はその厚さ及び添加される第１導電型の電
荷担体を供給する不純物とを具備していることを特徴と
する半導体装置。 - 【請求項２】前記第４の半導体層のバンドギャップ縮小
効果によって生じた第４の半導体層から第３の半導体層
への第１導電型の電荷担体の流れを妨げるような電位障
壁中の電界強度が３×１０7 （Ｖ／ｍ）以上であること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】前記第３の半導体層は第１導電型の電荷担
体を供給する不純物が原子層ドーピング層からなること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】前記第３の半導体層と前記第４の半導体層
は実質的に同じ組成であることを特徴とする請求項１の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230836A JPH0897228A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6230836A JPH0897228A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897228A true JPH0897228A (ja) | 1996-04-12 |
Family
ID=16914047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6230836A Pending JPH0897228A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897228A (ja) |
-
1994
- 1994-09-27 JP JP6230836A patent/JPH0897228A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0662720A2 (en) | Tunneling hot-electron transistor | |
| JPH10144910A (ja) | ホットエレクトロン装置および共振トンネリングホットエレクトロン装置 | |
| EP0313749B1 (en) | Heterojunction bipolar transistor | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20040065898A1 (en) | Heterojunction bipolar transistor having wide bandgap material in collector | |
| JP2002270615A (ja) | 改良型エミッタ−ベース接合を持つヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPH0870114A (ja) | 共鳴トンネルバイポーラトランジスタ | |
| WO1987000692A1 (en) | Semiconductor device | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JPH0897228A (ja) | 半導体装置 | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07326629A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH061783B2 (ja) | 半導体装置 | |
| JPH04124830A (ja) | 半導体装置 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0519809B2 (ja) | ||
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61292365A (ja) | ヘテロ接合バイポ−ラトランジスタ |