JPH0897501A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH0897501A JPH0897501A JP23280894A JP23280894A JPH0897501A JP H0897501 A JPH0897501 A JP H0897501A JP 23280894 A JP23280894 A JP 23280894A JP 23280894 A JP23280894 A JP 23280894A JP H0897501 A JPH0897501 A JP H0897501A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mesa structure
- embedded
- semiconductor device
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 気相成長法によって表面が平坦な面型光素子
の製作を可能にする。 【構成】 （１００）面を有するＩｎＰ基板Ｓの表面に
所定の大きさの開口部を有するＳｉＯ2 マスク１３を形
成し、このＳｉＯ2 マスク１３をエッチングマスクとし
てＩｎＰ基板Ｓをエタンと水素とを反応ガスとする反応
性イオンエッチングにより凹溝状に加工して方形のメサ
構造７およびこのメサ構造７を囲む側壁５および壁８の
側壁９を形成する。
の製作を可能にする。 【構成】 （１００）面を有するＩｎＰ基板Ｓの表面に
所定の大きさの開口部を有するＳｉＯ2 マスク１３を形
成し、このＳｉＯ2 マスク１３をエッチングマスクとし
てＩｎＰ基板Ｓをエタンと水素とを反応ガスとする反応
性イオンエッチングにより凹溝状に加工して方形のメサ
構造７およびこのメサ構造７を囲む側壁５および壁８の
側壁９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、面型の半導体光素子を
半導体ヘテロ構造によって埋め込む半導体装置の作製方
法に係わり、特に結晶成長方法に関するものである。
半導体ヘテロ構造によって埋め込む半導体装置の作製方
法に係わり、特に結晶成長方法に関するものである。
【０００２】
【従来の技術】面型の半導体光素子の代表的なものとし
ては、垂直共振器型の面発光レーザが知られている。高
性能化のためには、垂直共振器型面発光レーザでも、導
波路型のレーザと同様に埋め込み構造をとる必要があ
る。
ては、垂直共振器型の面発光レーザが知られている。高
性能化のためには、垂直共振器型面発光レーザでも、導
波路型のレーザと同様に埋め込み構造をとる必要があ
る。
【０００３】図１１は、ＧａＡｓ系埋め込み構造の面発
光レーザの構成を示す要部断面図である。図１１におい
て、面発光レーザは、円筒形の活性領域１と上下方向に
平行する２枚の反射鏡２とを有して構成され、活性領域
１は化学エッチング液により円筒形のメサ構造３に加工
され、液相成長法によって埋め込まれている。埋め込み
層４はｐｎｐ構造をとっており、電流はブロックされ
る。
光レーザの構成を示す要部断面図である。図１１におい
て、面発光レーザは、円筒形の活性領域１と上下方向に
平行する２枚の反射鏡２とを有して構成され、活性領域
１は化学エッチング液により円筒形のメサ構造３に加工
され、液相成長法によって埋め込まれている。埋め込み
層４はｐｎｐ構造をとっており、電流はブロックされ
る。
【０００４】なお、図１１において、２０，２１はクラ
ッド層、２２は拡散領域、２３は電極、２４はバッファ
層、２５はＧａＡｓ基板、２６は電極である。
ッド層、２２は拡散領域、２３は電極、２４はバッファ
層、２５はＧａＡｓ基板、２６は電極である。
【０００５】このように構成された面発光レーザは、従
来では面発光素子を埋め込む場合、埋め込まれるべき領
域を残して他の領域は全てエッチングし、液相成長法な
どの成長法によって埋め込んでいた。
来では面発光素子を埋め込む場合、埋め込まれるべき領
域を残して他の領域は全てエッチングし、液相成長法な
どの成長法によって埋め込んでいた。
【０００６】近年、長波長帯半導体レーザであるＩｎＰ
系導波路型半導体レーザにおいて、半絶縁性ＩｎＰによ
る埋め込み技術が開発された。半絶縁性のＩｎＰで埋め
込むことによって変調速度の高速化，発振閾値の低下な
ど、レーザの性能の向上が図られた。この技術を適用す
ることによって導波路型レーザと同様に面発光レーザや
その他の面型光素子でも性能の向上が期待される。
系導波路型半導体レーザにおいて、半絶縁性ＩｎＰによ
る埋め込み技術が開発された。半絶縁性のＩｎＰで埋め
込むことによって変調速度の高速化，発振閾値の低下な
ど、レーザの性能の向上が図られた。この技術を適用す
ることによって導波路型レーザと同様に面発光レーザや
その他の面型光素子でも性能の向上が期待される。
【０００７】
【発明が解決しようとする課題】しかしながら、半絶縁
性ＩｎＰの埋め込みのための結晶成長法としては、液相
成長法を用いることはできず、気相成長法に頼らなけれ
ばならない。気相成長法としては、有機金属気相成長法
とハイドライド気相成長法とがよく用いられている。こ
のうち、有機金属成長法は、埋め込まれるメサ構造の近
傍で異常成長が起き易い。
性ＩｎＰの埋め込みのための結晶成長法としては、液相
成長法を用いることはできず、気相成長法に頼らなけれ
ばならない。気相成長法としては、有機金属気相成長法
とハイドライド気相成長法とがよく用いられている。こ
のうち、有機金属成長法は、埋め込まれるメサ構造の近
傍で異常成長が起き易い。
【０００８】導波路型レーザでは、埋め込まれるべきリ
ッジの側壁が異常成長の起こり難い面方位になるように
リッジの方向を選ぶことによって異常成長の問題が解決
される。しかし、側壁が多くの面方位よりなっている面
型光素子では、異常成長が重大な問題となる。
ッジの側壁が異常成長の起こり難い面方位になるように
リッジの方向を選ぶことによって異常成長の問題が解決
される。しかし、側壁が多くの面方位よりなっている面
型光素子では、異常成長が重大な問題となる。
【０００９】一方、ハイドライド気相成長法では、この
ような異常成長が起こり難く、面型光素子の埋め込みに
適している。しかし、この方法にも、文献（第５回InP
andrelated Materials Conference（ＴｈＦ５）でS.Lou
rdudoss等が）で述べているように平坦な表面が得られ
ないという問題があった。
ような異常成長が起こり難く、面型光素子の埋め込みに
適している。しかし、この方法にも、文献（第５回InP
andrelated Materials Conference（ＴｈＦ５）でS.Lou
rdudoss等が）で述べているように平坦な表面が得られ
ないという問題があった。
【００１０】図１２は、前述した成長法により方形のメ
サ構造を埋め込んだ場合を説明する図であり、図１２
（ａ）は平面図、図１２（ｂ）は［０１１］方向に沿っ
て切断した断面図、図１２（ｃ）は［０１バー１］方向
で切断した断面図をそれぞれ示したものである。この図
１２に示すように平坦な表面が得られないのは、埋め込
みメサ構造３の側壁５での成長速度が底面６（底面の面
指数は（１００））の成長より速く、しかも、側壁５の
面方向によって成長速度が異なるためである。
サ構造を埋め込んだ場合を説明する図であり、図１２
（ａ）は平面図、図１２（ｂ）は［０１１］方向に沿っ
て切断した断面図、図１２（ｃ）は［０１バー１］方向
で切断した断面図をそれぞれ示したものである。この図
１２に示すように平坦な表面が得られないのは、埋め込
みメサ構造３の側壁５での成長速度が底面６（底面の面
指数は（１００））の成長より速く、しかも、側壁５の
面方向によって成長速度が異なるためである。
【００１１】したがって、本発明は、前述した従来の課
題を解決するためになされたものであり、その目的は、
気相成長法によって表面が平坦な面型光素子の製作を可
能にする半導体装置の作製方法を提供することにある。
題を解決するためになされたものであり、その目的は、
気相成長法によって表面が平坦な面型光素子の製作を可
能にする半導体装置の作製方法を提供することにある。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために第１の発明は、図１（ａ）に真上から見た平面
図、図１（ｂ）にその断面図でそれぞれ示すように埋め
込まれるメサ構造７の周囲に半導体の壁８を巡らせた構
造を形成し、この構造を埋め込むようにしたものであ
る。
るために第１の発明は、図１（ａ）に真上から見た平面
図、図１（ｂ）にその断面図でそれぞれ示すように埋め
込まれるメサ構造７の周囲に半導体の壁８を巡らせた構
造を形成し、この構造を埋め込むようにしたものであ
る。
【００１３】また、第２の発明は、図３（ａ），（ｂ）
に平面図で示すようにメサ構造７の側壁５または半導体
の側壁９からの結晶成長速度の速い領域１１で側壁５と
側壁９との間隔を広くし、遅い領域１２では間隔を狭く
するようにしたものである。
に平面図で示すようにメサ構造７の側壁５または半導体
の側壁９からの結晶成長速度の速い領域１１で側壁５と
側壁９との間隔を広くし、遅い領域１２では間隔を狭く
するようにしたものである。
【００１４】また、第３の発明は、埋め込まれる半導体
メサ構造がＩｎ，Ｇａ，Ａｌ，Ｐ，ＡｓよりなるIII-V
族半導体またはこれらの半導体の積層構造であり、壁を
巡らせた構造を埋め込む半導体が半絶縁性ＩｎＰを用い
たものである。
メサ構造がＩｎ，Ｇａ，Ａｌ，Ｐ，ＡｓよりなるIII-V
族半導体またはこれらの半導体の積層構造であり、壁を
巡らせた構造を埋め込む半導体が半絶縁性ＩｎＰを用い
たものである。
【００１５】また、第４の発明は、気相成長法としてハ
イドライド成長法またはクロライド成長法を用いたもの
である。
イドライド成長法またはクロライド成長法を用いたもの
である。
【００１６】
【作用】第１の発明においては、半導体の壁８を巡らせ
た構造を少なくとも１つを形成し、この構造を埋め込む
ようにしたことにより、メサ構造７の側壁５と半導体の
壁８の側壁９との両方から成長がはじまり、両者が交わ
ることによって平坦な表面が形成される。この様子を真
上から見た平面図を図２（ａ），（ｂ）に示す。図２
（ａ）では、埋め込みの途中であり、メサ構造７の側壁
５と半導体の側壁９との両方から矢印で示す方向に速い
速度で結晶領域１０が成長している。図２（ｂ）では、
両方の側壁５および側壁９から成長した結晶領域１０が
交わったところであり、平坦な表面が得られる。
た構造を少なくとも１つを形成し、この構造を埋め込む
ようにしたことにより、メサ構造７の側壁５と半導体の
壁８の側壁９との両方から成長がはじまり、両者が交わ
ることによって平坦な表面が形成される。この様子を真
上から見た平面図を図２（ａ），（ｂ）に示す。図２
（ａ）では、埋め込みの途中であり、メサ構造７の側壁
５と半導体の側壁９との両方から矢印で示す方向に速い
速度で結晶領域１０が成長している。図２（ｂ）では、
両方の側壁５および側壁９から成長した結晶領域１０が
交わったところであり、平坦な表面が得られる。
【００１７】図２では、側壁５と側壁９とからの成長速
度が二方向で同じ場合を示しているが、側壁５，側壁９
の方向によって成長速度が異なる場合でも、側壁５と周
囲の側壁９との間が離れ過ぎていない場合には基板に垂
直な方向の成長速度が結晶領域１０でも遅いので、平坦
な表面が得られる。
度が二方向で同じ場合を示しているが、側壁５，側壁９
の方向によって成長速度が異なる場合でも、側壁５と周
囲の側壁９との間が離れ過ぎていない場合には基板に垂
直な方向の成長速度が結晶領域１０でも遅いので、平坦
な表面が得られる。
【００１８】なお、メサ構造７の周囲に側壁５のない場
合には、図１２に示したように近接したメサ構造７の側
壁５から成長した結晶領域１０が交わって一方向には平
坦な表面が得られる。しかし、別の方向では取り残され
る部分が生じ、平坦な表面が得られない。ここで、成長
をさらに続けて取り残された領域を埋めても、先に平坦
になった表面が上方に成長して膨らんでしまい、平坦な
表面は得られない。
合には、図１２に示したように近接したメサ構造７の側
壁５から成長した結晶領域１０が交わって一方向には平
坦な表面が得られる。しかし、別の方向では取り残され
る部分が生じ、平坦な表面が得られない。ここで、成長
をさらに続けて取り残された領域を埋めても、先に平坦
になった表面が上方に成長して膨らんでしまい、平坦な
表面は得られない。
【００１９】また、第２の発明においては、メサ構造７
の側壁５および半導体の側壁９から成長した結晶領域１
０が同時刻に交わるようにでき、したがって平坦な表面
が得られる。なお、側壁５と側壁９との間隔を正確に同
時刻に成長領域が交わるように設計しなくても、基板表
面に垂直な方向の成長速度は遅いので、平坦な表面が得
られる。
の側壁５および半導体の側壁９から成長した結晶領域１
０が同時刻に交わるようにでき、したがって平坦な表面
が得られる。なお、側壁５と側壁９との間隔を正確に同
時刻に成長領域が交わるように設計しなくても、基板表
面に垂直な方向の成長速度は遅いので、平坦な表面が得
られる。
【００２０】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例１）図４は、本発明による半導体装置の作製方
法の一実施例によるメサ構造の埋め込み方法を説明する
図であり、図４（ａ）は上方から見た要部平面図，図４
（ｂ）はその断面図である。本実施例では、埋め込まれ
るメサ構造の層構造には依らず、埋め込む半導体が半絶
縁性ＩｎＰの場合について説明する。
説明する。 （実施例１）図４は、本発明による半導体装置の作製方
法の一実施例によるメサ構造の埋め込み方法を説明する
図であり、図４（ａ）は上方から見た要部平面図，図４
（ｂ）はその断面図である。本実施例では、埋め込まれ
るメサ構造の層構造には依らず、埋め込む半導体が半絶
縁性ＩｎＰの場合について説明する。
【００２１】まず、図４に示すように（１００）面を有
するＩｎＰ基板Ｓの表面に所定の大きさの開口部を有す
るＳｉＯ2 マスク１３を形成し、このＳｉＯ2 マスク１
３をエッチングマスクとしてＩｎＰ基板Ｓをエタンと水
素とを反応ガスとする反応性イオンエッチングにより凹
溝状に加工して方形のメサ構造７およびこのメサ構造７
を囲む側壁５および壁８の側壁９を形成する。
するＩｎＰ基板Ｓの表面に所定の大きさの開口部を有す
るＳｉＯ2 マスク１３を形成し、このＳｉＯ2 マスク１
３をエッチングマスクとしてＩｎＰ基板Ｓをエタンと水
素とを反応ガスとする反応性イオンエッチングにより凹
溝状に加工して方形のメサ構造７およびこのメサ構造７
を囲む側壁５および壁８の側壁９を形成する。
【００２２】この場合、ＩｎＰ基板Ｓの凹溝状にエッチ
ングした深さＤは約２μｍであり、側壁５と側壁９との
間の間隔Ｌも約２μｍである。次に反応性イオンエッチ
ング後に酸素プラズマ灰化処理と硫酸処理とによりＳｉ
Ｏ2 マスク１３およびエッチング面を清浄化する。
ングした深さＤは約２μｍであり、側壁５と側壁９との
間の間隔Ｌも約２μｍである。次に反応性イオンエッチ
ング後に酸素プラズマ灰化処理と硫酸処理とによりＳｉ
Ｏ2 マスク１３およびエッチング面を清浄化する。
【００２３】次にハイドライド成長法によってＦｅドー
プＩｎＰを約３分間成長する。このとき、ＳｉＯ2 マス
ク１３は、選択成長膜として機能する。図５（ａ），
（ｂ）に成長後の断面図を示す。図５（ａ）および図５
（ｂ）は、それぞれ［０１１］方向および［０１バー
１］方向の断面である。図５に示すようにメサ構造７と
壁８との間は、Ｆｅがドープされ半絶縁性になったＩｎ
Ｐ層１４によって埋め込まれ、しかも、この埋め込み後
のＩｎＰ層１４の表面は平坦である。
プＩｎＰを約３分間成長する。このとき、ＳｉＯ2 マス
ク１３は、選択成長膜として機能する。図５（ａ），
（ｂ）に成長後の断面図を示す。図５（ａ）および図５
（ｂ）は、それぞれ［０１１］方向および［０１バー
１］方向の断面である。図５に示すようにメサ構造７と
壁８との間は、Ｆｅがドープされ半絶縁性になったＩｎ
Ｐ層１４によって埋め込まれ、しかも、この埋め込み後
のＩｎＰ層１４の表面は平坦である。
【００２４】（実施例２）図６は、本発明による半導体
装置の作製方法の他の実施例によるメサ構造の埋め込み
方法を説明する図であり、本実施例では、メサ構造およ
び埋め込み方法は前述した実施例１と同じである。本実
施例では、図６に示すようにメサ構造７の側壁５とこの
メサ構造７を囲む壁８の側壁９との間隔が成長の速い
［０１１］方向と［０１バー１］方向とで異なってい
る。［０１１］方向では、間隔Ｌ1 が約２０μｍである
のに対して［０１バー１］方向では、間隔Ｌ2 が約８μ
ｍである。凹溝の深さは約４μｍであり、成長時間は約
１６分である。
装置の作製方法の他の実施例によるメサ構造の埋め込み
方法を説明する図であり、本実施例では、メサ構造およ
び埋め込み方法は前述した実施例１と同じである。本実
施例では、図６に示すようにメサ構造７の側壁５とこの
メサ構造７を囲む壁８の側壁９との間隔が成長の速い
［０１１］方向と［０１バー１］方向とで異なってい
る。［０１１］方向では、間隔Ｌ1 が約２０μｍである
のに対して［０１バー１］方向では、間隔Ｌ2 が約８μ
ｍである。凹溝の深さは約４μｍであり、成長時間は約
１６分である。
【００２５】図７（ａ），（ｂ）は、成長後の断面図を
示したものであり、図７（ａ）および図７（ｂ）は、そ
れぞれ［０１１］方向および［０１バー１］方向に沿っ
て切断したときの断面図である。図７に示すようにメサ
構造７と壁８との間の凹溝部は、Ｆｅがドープされ半絶
縁性になったＩｎＰ層１４によって埋め込まれ、しか
も、側壁５および側壁９の両方向からの埋め込み後のＩ
ｎＰ層１４の表面は平坦である。
示したものであり、図７（ａ）および図７（ｂ）は、そ
れぞれ［０１１］方向および［０１バー１］方向に沿っ
て切断したときの断面図である。図７に示すようにメサ
構造７と壁８との間の凹溝部は、Ｆｅがドープされ半絶
縁性になったＩｎＰ層１４によって埋め込まれ、しか
も、側壁５および側壁９の両方向からの埋め込み後のＩ
ｎＰ層１４の表面は平坦である。
【００２６】（実施例３）前述した実施例１および実施
例２では、埋め込まれるメサ構造７の形状が方形であっ
たが、メサ構造７が円形状の場合は、壁８の形状を図８
（ａ）または図８（ｂ）に平面図で示すように円形状ま
たは楕円形状とすれば良い。なお、図８（ｂ）に示すよ
うに壁８を楕円形状にするときは、長軸方向を成長速度
の速い［０１１］方向とする。
例２では、埋め込まれるメサ構造７の形状が方形であっ
たが、メサ構造７が円形状の場合は、壁８の形状を図８
（ａ）または図８（ｂ）に平面図で示すように円形状ま
たは楕円形状とすれば良い。なお、図８（ｂ）に示すよ
うに壁８を楕円形状にするときは、長軸方向を成長速度
の速い［０１１］方向とする。
【００２７】また、本実施例では、図８（ａ）に示すよ
うに壁８の形状が円形状の場合にはメサ構造７と壁８と
の間の間隔Ｌ3 は約２μｍとし、図８（ｂ）に示すよう
に壁８の形状が楕円形状の場合には長軸方向の間隔Ｌ4
を約２０μｍとし、短軸方向の間隔Ｌ5 を約８μｍとし
ている。また、このメサ構造７の深さとしては、図８
（ａ）に示す円形状の場合は約２μｍ，図８（ｂ）に示
す楕円形状の場合は約４μｍとしている。
うに壁８の形状が円形状の場合にはメサ構造７と壁８と
の間の間隔Ｌ3 は約２μｍとし、図８（ｂ）に示すよう
に壁８の形状が楕円形状の場合には長軸方向の間隔Ｌ4
を約２０μｍとし、短軸方向の間隔Ｌ5 を約８μｍとし
ている。また、このメサ構造７の深さとしては、図８
（ａ）に示す円形状の場合は約２μｍ，図８（ｂ）に示
す楕円形状の場合は約４μｍとしている。
【００２８】（実施例４）前述した実施例１〜実施例３
では、メサ構造７の周囲を囲む壁８は一重に形成した場
合について説明したが、この壁８を例えば図９に平面図
または図１０に斜視図でそれぞれ示すように三重の壁８
1 ，８2 ，８3 で形成しても前述と同様の効果が得られ
る。なお、６1 ，６2 ，６3 はメサ構造７と壁８1 およ
び各壁８1，８2 ，８3 間に形成される凹溝部の底面で
ある。
では、メサ構造７の周囲を囲む壁８は一重に形成した場
合について説明したが、この壁８を例えば図９に平面図
または図１０に斜視図でそれぞれ示すように三重の壁８
1 ，８2 ，８3 で形成しても前述と同様の効果が得られ
る。なお、６1 ，６2 ，６3 はメサ構造７と壁８1 およ
び各壁８1，８2 ，８3 間に形成される凹溝部の底面で
ある。
【００２９】以上、４つの実施例を掲げたが、埋め込ま
れるメサ構造７の層構造は、レーザ構造や変調器構造な
ど種々の構造を採ることができる。また、メサ構造７ま
たは壁８からの横方向への成長速度が基板表面に垂直な
方向の成長より速いので、メサ構造７と壁８との間の間
隔に関する制限は緩く、前述した実施例で説明した以外
の種々の寸法も実現可能である。
れるメサ構造７の層構造は、レーザ構造や変調器構造な
ど種々の構造を採ることができる。また、メサ構造７ま
たは壁８からの横方向への成長速度が基板表面に垂直な
方向の成長より速いので、メサ構造７と壁８との間の間
隔に関する制限は緩く、前述した実施例で説明した以外
の種々の寸法も実現可能である。
【００３０】また、前述した実施例では、埋め込み層と
してＦｅドープＩｎＰ層１４を用いた場合について説明
したが、本発明はこれに限定されるものではなく、例え
ばＦｅドープＩｎＰ−ｎ型ＩｎＰ−ｐ型ＩｎＰの３層構
造，ｎｐｎ電流ブロック構造などの種々の構造でも可能
である。
してＦｅドープＩｎＰ層１４を用いた場合について説明
したが、本発明はこれに限定されるものではなく、例え
ばＦｅドープＩｎＰ−ｎ型ＩｎＰ−ｐ型ＩｎＰの３層構
造，ｎｐｎ電流ブロック構造などの種々の構造でも可能
である。
【００３１】また、前述した実施例では、埋め込みのた
めの気相成長法としてハイドライド成長法を用いた場合
について説明したが、本発明はこれに限定されるもので
はなく、このハイドライド成長法に代えてクロライド成
長法を用いても同様に平坦な埋め込みが可能である。
めの気相成長法としてハイドライド成長法を用いた場合
について説明したが、本発明はこれに限定されるもので
はなく、このハイドライド成長法に代えてクロライド成
長法を用いても同様に平坦な埋め込みが可能である。
【００３２】
【発明の効果】以上、説明したように本発明によれば、
気相成長法により半導体メサ構造を平坦に埋め込むこと
ができるので、面発光レーザなどの面型光素子の性能を
大幅に向上させることができる。特に面型光素子の２次
元アレイを製作するときには表面の平坦性は極めて重要
であり、この平坦な表面を持つ面型光素子の製作が容易
に実現可能となるなどの極めて優れた効果が得られる。
気相成長法により半導体メサ構造を平坦に埋め込むこと
ができるので、面発光レーザなどの面型光素子の性能を
大幅に向上させることができる。特に面型光素子の２次
元アレイを製作するときには表面の平坦性は極めて重要
であり、この平坦な表面を持つ面型光素子の製作が容易
に実現可能となるなどの極めて優れた効果が得られる。
【図１】 本発明による半導体装置の作製方法により埋
め込まれるメサ構造の構成を説明する図である。
め込まれるメサ構造の構成を説明する図である。
【図２】 本発明による半導体装置の作製方法により埋
め込まれるメサ構造の埋め込み過程を説明する図であ
る。
め込まれるメサ構造の埋め込み過程を説明する図であ
る。
【図３】 本発明による半導体装置の作製方法により埋
め込まれるメサ構造の側壁の成長速度が面方位によって
大きく異なる場合の埋め込み過程を説明する図である。
め込まれるメサ構造の側壁の成長速度が面方位によって
大きく異なる場合の埋め込み過程を説明する図である。
【図４】 本発明による半導体装置の作製方法の一実施
例を説明するメサ構造の埋め込み方法を説明する図であ
る。
例を説明するメサ構造の埋め込み方法を説明する図であ
る。
【図５】 （ａ）は図４で埋め込まれたメサ構造の［０
１１］方向に沿った断面図、（ｂ）はメサ構造の［０１
バー１］方向に沿った断面図である。
１１］方向に沿った断面図、（ｂ）はメサ構造の［０１
バー１］方向に沿った断面図である。
【図６】 本発明による半導体装置の作製方法の他の実
施例を説明するメサ構造の埋め込み方法を説明する平面
図である。
施例を説明するメサ構造の埋め込み方法を説明する平面
図である。
【図７】 （ａ）は図６で埋め込まれたメサ構造の［０
１１］方向に沿った断面図、（ｂ）はメサ構造の［０１
バー１］方向に沿った断面図である。
１１］方向に沿った断面図、（ｂ）はメサ構造の［０１
バー１］方向に沿った断面図である。
【図８】 本発明による半導体装置の作製方法のさらに
他の実施例を説明するメサ構造の埋め込み方法を説明す
る平面図である。
他の実施例を説明するメサ構造の埋め込み方法を説明す
る平面図である。
【図９】 本発明による半導体装置の作製方法の他の実
施例を説明するメサ構造の埋め込み方法を説明する平面
図である。
施例を説明するメサ構造の埋め込み方法を説明する平面
図である。
【図１０】 本発明による半導体装置の作製方法の他の
実施例を説明するメサ構造の埋め込み方法を説明する斜
視図である。
実施例を説明するメサ構造の埋め込み方法を説明する斜
視図である。
【図１１】 ＧａＡｓ系埋め込み構造の面発光レーザの
構成を示す要部断面図である。
構成を示す要部断面図である。
【図１２】 従来の方法により埋め込まれた方形のメサ
構造を説明する図である。
構造を説明する図である。
１…活性領域、２…反射鏡、３…メサ構造、４…埋め込
み層、５…メサ構造の側壁、６，６1 ，６2 ，６3 …底
面、７…メサ構造、８，８1 ，８2 ，８3 …メサ構造の
周囲に巡らされた壁、９…壁の側壁、１０…横方向に成
長した結晶領域、１１…横方向成長速度の速い領域、１
２…横方向成長速度の遅い領域、１３…ＳｉＯ2 マス
ク、１４…ＦｅドープＩｎＰ層、Ｓ…半導体基板。
み層、５…メサ構造の側壁、６，６1 ，６2 ，６3 …底
面、７…メサ構造、８，８1 ，８2 ，８3 …メサ構造の
周囲に巡らされた壁、９…壁の側壁、１０…横方向に成
長した結晶領域、１１…横方向成長速度の速い領域、１
２…横方向成長速度の遅い領域、１３…ＳｉＯ2 マス
ク、１４…ＦｅドープＩｎＰ層、Ｓ…半導体基板。
Claims (4)
- 【請求項１】 気相成長法により柱状の半導体メサ構造
を半導体によって埋め込む半導体装置の作製方法におい
て、 前記半導体メサ構造の周囲に半導体の壁を巡らせた構造
を少なくとも１つを形成し、前記半導体の壁を巡らせた
構造を埋め込むことを特徴とした半導体装置の作製方
法。 - 【請求項２】 請求項１において、前記半導体の壁を巡
らせた構造が、前記半導体メサ構造の周囲の側壁または
半導体の側壁に垂直な方向の結晶成長速度の速い順に半
導体メサ構造の周囲の側壁と半導体の側壁との間の距離
を広くすることを特徴とした半導体装置の作製方法。 - 【請求項３】 請求項１または請求項２において、埋め
込まれる半導体メサ構造がＩｎ，Ｇａ，Ａｌ，Ｐ，Ａｓ
よりなるIII-V 族半導体またはこれらの半導体の積層構
造であり、前記壁を巡らせた構造を埋め込む半導体が半
絶縁性ＩｎＰであることをことを特徴とした半導体装置
の作製方法。 - 【請求項４】 請求項１，請求項２または請求項３にお
いて、前記気相成長法がハイドライド成長法またはクロ
ライド成長法であることを特徴とした半導体装置の作製
方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23280894A JP3215908B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の作製方法 |
| US08/534,333 US5783844A (en) | 1994-09-28 | 1995-09-27 | Optical semiconductor device |
| EP95250236A EP0704913B1 (en) | 1994-09-28 | 1995-09-27 | Optical semiconductor device and method of fabricating the same |
| EP99250062A EP0955681A3 (en) | 1994-09-28 | 1995-09-27 | Optical semiconductor device and method of fabricating the same |
| DE69511810T DE69511810T2 (de) | 1994-09-28 | 1995-09-27 | Optische Halbleitervorrichtung und Herstellungsverfahren |
| US09/027,012 US6403986B1 (en) | 1994-09-28 | 1998-02-20 | Optical semiconductor device and method of fabricating the same |
| US10/067,553 US6790697B2 (en) | 1994-09-28 | 2002-02-04 | Optical semiconductor device and method of fabricating the same |
| US10/645,437 US6949394B2 (en) | 1994-09-28 | 2003-08-20 | Optical semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23280894A JP3215908B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897501A true JPH0897501A (ja) | 1996-04-12 |
| JP3215908B2 JP3215908B2 (ja) | 2001-10-09 |
Family
ID=16945095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23280894A Expired - Fee Related JP3215908B2 (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215908B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033706A (ja) * | 2010-07-30 | 2012-02-16 | Kyoto Univ | ２次元フォトニック結晶レーザの製造方法 |
| CN117406547A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种光罩的伪图形结构及光罩 |
-
1994
- 1994-09-28 JP JP23280894A patent/JP3215908B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033706A (ja) * | 2010-07-30 | 2012-02-16 | Kyoto Univ | ２次元フォトニック結晶レーザの製造方法 |
| CN117406547A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种光罩的伪图形结构及光罩 |
| CN117406547B (zh) * | 2023-12-15 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 一种光罩的伪图形结构及光罩 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3215908B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093278A (en) | Method of manufacturing a semiconductor laser | |
| CN112018598A (zh) | 一种修正（100）晶面氧化孔径的方法 | |
| US4792962A (en) | A ring-shaped resonator type semiconductor laser device | |
| JP3215908B2 (ja) | 半導体装置の作製方法 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JPH0552676B2 (ja) | ||
| JPH02260636A (ja) | 半導体レーザの製造方法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPS61234585A (ja) | 光集積回路およびその製造方法 | |
| JPH02119285A (ja) | 半導体レーザの製造方法 | |
| JP2000183458A (ja) | 半導体素子及びその製造方法 | |
| JP2003046196A (ja) | 半導体レーザおよびその作製方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS58219772A (ja) | レ−ザ形光放出デバイスおよびその製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPH01196894A (ja) | 半導体レーザ装置 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPH0661582A (ja) | 半導体レーザ装置の製造方法 | |
| JPS61284985A (ja) | 半導体レ−ザ装置の作製方法 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 | |
| JPS6175585A (ja) | 埋め込み形半導体レ−ザ | |
| JPS63318791A (ja) | 埋め込み構造の３−５族化合物半導体光導波素子の作製方法 | |
| JPH04321291A (ja) | 半導体レーザ | |
| JPH0614576B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |