JPH0897557A - 多層薄膜配線基板 - Google Patents
多層薄膜配線基板Info
- Publication number
- JPH0897557A JPH0897557A JP7176453A JP17645395A JPH0897557A JP H0897557 A JPH0897557 A JP H0897557A JP 7176453 A JP7176453 A JP 7176453A JP 17645395 A JP17645395 A JP 17645395A JP H0897557 A JPH0897557 A JP H0897557A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- pattern
- multilayer thin
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＭＣＭ（マルチチップモジュー
ル）に適用可能な多層薄膜配線基板に関し、多品種少量
生産に際して配線層を共通化するのが容易な上記基板の
提供を目的とする。 【構成】 規則正しい形状の電源層１４とグランド層１
２とを半ピッチずらして設定し、基板表面のビアパッド
３２，３４と電源層１４及びグランド層１２とをそれぞ
れビア２６及び２４により接続して構成する。
ル）に適用可能な多層薄膜配線基板に関し、多品種少量
生産に際して配線層を共通化するのが容易な上記基板の
提供を目的とする。 【構成】 規則正しい形状の電源層１４とグランド層１
２とを半ピッチずらして設定し、基板表面のビアパッド
３２，３４と電源層１４及びグランド層１２とをそれぞ
れビア２６及び２４により接続して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にＬＳＩ等の電
子部品を搭載する多層薄膜配線基板に関し、更に詳しく
は高密度な配線を可能にするＭＣＭ（マルチチップモジ
ュール）に適用可能な多層薄膜配線基板に関する。
子部品を搭載する多層薄膜配線基板に関し、更に詳しく
は高密度な配線を可能にするＭＣＭ（マルチチップモジ
ュール）に適用可能な多層薄膜配線基板に関する。
【０００２】近年、高密度な配線を提供可能な薄膜配線
基板、いわゆるＭＣＭ（マルチチップモジュール）基板
が実用化されつつある。ＭＣＭ基板では、通常、誘電体
としてポリイミドが使用され、スピンコートにより非常
に薄い誘電体層が形成可能である。
基板、いわゆるＭＣＭ（マルチチップモジュール）基板
が実用化されつつある。ＭＣＭ基板では、通常、誘電体
としてポリイミドが使用され、スピンコートにより非常
に薄い誘電体層が形成可能である。
【０００３】また、信号パターンをスパッタリングと高
感度レジストを使用したエッチングによって形成するこ
とから、通常のプリント配線板とは比較にならないほど
高密度なパターン形成が可能である。例えば、２層のみ
で全ての信号線についての配線要求を満足することがで
き、高密度な配線が可能になる。
感度レジストを使用したエッチングによって形成するこ
とから、通常のプリント配線板とは比較にならないほど
高密度なパターン形成が可能である。例えば、２層のみ
で全ての信号線についての配線要求を満足することがで
き、高密度な配線が可能になる。
【０００４】このようなＭＣＭ基板に適用される多層薄
膜配線基板を製造する場合には、多品種少量生産に際し
てのコストダウンを図るために、電源層、グランド層等
の構成部分の共通化が要望されている。
膜配線基板を製造する場合には、多品種少量生産に際し
てのコストダウンを図るために、電源層、グランド層等
の構成部分の共通化が要望されている。
【０００５】
【従来の技術】従来、複数の配線層を誘電体層と共に積
層してなる多層薄膜配線基板が公知である。配線層は、
例えば、電源層、グランド層及び信号層を含む。
層してなる多層薄膜配線基板が公知である。配線層は、
例えば、電源層、グランド層及び信号層を含む。
【０００６】電源層及びグランド層はビアにより基板表
面に形成されたビアパッドに接続され、このビアパッド
からフットプリントを介してＬＳＩ等の搭載部品に電力
が供給される。信号層は、例えば、Ｘ及びＹの２つの直
交成分を収容する２層からなる。
面に形成されたビアパッドに接続され、このビアパッド
からフットプリントを介してＬＳＩ等の搭載部品に電力
が供給される。信号層は、例えば、Ｘ及びＹの２つの直
交成分を収容する２層からなる。
【０００７】
【発明が解決しようとする課題】上述した従来の多層薄
膜配線基板を多品種少量生産に適合させる場合、種々の
製品に対して電源層やグランド層のパターン形状が固有
のものとなり、限られた場合にしか配線層を共通化する
ことができないという問題がある。
膜配線基板を多品種少量生産に適合させる場合、種々の
製品に対して電源層やグランド層のパターン形状が固有
のものとなり、限られた場合にしか配線層を共通化する
ことができないという問題がある。
【０００８】よって、本発明の目的は、多品種少量生産
に際して配線層を共通化するのが容易な多層薄膜配線基
板を提供することにある。
に際して配線層を共通化するのが容易な多層薄膜配線基
板を提供することにある。
【０００９】
【課題を解決するための手段】本発明によると、少なく
とも３層の配線層を誘電体層と共に積層してなる多層薄
膜配線基板であって、上記配線層は、縦横に等ピッチで
複数の第１の窓部を有する第１のパターンと、上記各第
１の窓部のほぼ中央に位置する複数の第１の島状パター
ンと、縦横に等ピッチで複数の第２の窓部を有し、該第
２の窓部は上記第１の窓部に対して半ピッチずれて位置
する第２のパターンと、上記各第２の窓部のほぼ中央に
位置する複数の第２の島状パターンと、上記配線基板の
表面に形成される第１及び第２のビアパッドとを含み、
上記第１のビアパッドと上記第１のパターンと上記第２
の島状パターンとを接続する第１のビアと、上記第２の
ビアパッドと上記第２のパターンと上記第１の島状パタ
ーンとを接続する第２のビアとを備えた多層薄膜配線基
板（第１の構成）が提供される。
とも３層の配線層を誘電体層と共に積層してなる多層薄
膜配線基板であって、上記配線層は、縦横に等ピッチで
複数の第１の窓部を有する第１のパターンと、上記各第
１の窓部のほぼ中央に位置する複数の第１の島状パター
ンと、縦横に等ピッチで複数の第２の窓部を有し、該第
２の窓部は上記第１の窓部に対して半ピッチずれて位置
する第２のパターンと、上記各第２の窓部のほぼ中央に
位置する複数の第２の島状パターンと、上記配線基板の
表面に形成される第１及び第２のビアパッドとを含み、
上記第１のビアパッドと上記第１のパターンと上記第２
の島状パターンとを接続する第１のビアと、上記第２の
ビアパッドと上記第２のパターンと上記第１の島状パタ
ーンとを接続する第２のビアとを備えた多層薄膜配線基
板（第１の構成）が提供される。
【００１０】本発明の他の側面によると、第１乃至第３
の配線層を含む少なくとも３層の配線層を誘電体層と共
に積層してなる多層薄膜配線基板であって、上記第１の
配線層は、複数の窓部を有するパターンと、上記各窓部
のほぼ中央に位置する複数の島状パターンとを含み、上
記第２の配線層は、一様に広がるプレーンパターンを含
み、上記第３の配線層は、上記配線基板の表面に形成さ
れる第１及び第２のビアパッドを含み、上記第１のビア
パッドと上記パターンとを接続する第１のビアと、上記
第２のビアパッドと上記島状パターンとを接続する第２
のビアと、上記島状パターンと上記プレーンパターンと
を接続する複数の第３のビアとを備えた多層薄膜配線基
板（第２の構成）が提供される。
の配線層を含む少なくとも３層の配線層を誘電体層と共
に積層してなる多層薄膜配線基板であって、上記第１の
配線層は、複数の窓部を有するパターンと、上記各窓部
のほぼ中央に位置する複数の島状パターンとを含み、上
記第２の配線層は、一様に広がるプレーンパターンを含
み、上記第３の配線層は、上記配線基板の表面に形成さ
れる第１及び第２のビアパッドを含み、上記第１のビア
パッドと上記パターンとを接続する第１のビアと、上記
第２のビアパッドと上記島状パターンとを接続する第２
のビアと、上記島状パターンと上記プレーンパターンと
を接続する複数の第３のビアとを備えた多層薄膜配線基
板（第２の構成）が提供される。
【００１１】
【作用】本発明の第１の構成においては、規則的な形状
をしている第１及び第２のパターンを半ピッチずらして
配置している。第１及び第２のパターンはビアを介して
それぞれ基板表面に設けられた第１及び第２のビアパッ
ドに接続される。したがって、第１及び第２のパターン
はそれぞれ電源層及びグランド層として使用することが
できる。このように、本発明では規則的な形状を有する
第１及び第２のパターンを特定の関係で配置しているの
で、配線層を共通化するのが容易になる。
をしている第１及び第２のパターンを半ピッチずらして
配置している。第１及び第２のパターンはビアを介して
それぞれ基板表面に設けられた第１及び第２のビアパッ
ドに接続される。したがって、第１及び第２のパターン
はそれぞれ電源層及びグランド層として使用することが
できる。このように、本発明では規則的な形状を有する
第１及び第２のパターンを特定の関係で配置しているの
で、配線層を共通化するのが容易になる。
【００１２】本発明の第２の構成によると、配線層を共
通化するのが容易になることに加えて、第１の配線層
と、第２の配線層と、第１及び第２の配線層によって挟
まれる誘電体層の一部とからなる部分について汎用性の
あるものとすることが可能になる。
通化するのが容易になることに加えて、第１の配線層
と、第２の配線層と、第１及び第２の配線層によって挟
まれる誘電体層の一部とからなる部分について汎用性の
あるものとすることが可能になる。
【００１３】
【実施例】以下本発明の実施例を添付図面に添って詳細
に説明する。図１は本発明の第１の構成を適用可能なＭ
ＣＭ基板の断面図である。
に説明する。図１は本発明の第１の構成を適用可能なＭ
ＣＭ基板の断面図である。
【００１４】このＭＣＭ基板は、厚膜基板２の上に薄膜
基板４を積層して構成される。厚膜基板２は、セラミク
スを焼成してなる厚膜層６と、厚膜層６内に埋め込まれ
た厚膜ビア８（８Ａ、８Ｂ）とを有している。
基板４を積層して構成される。厚膜基板２は、セラミク
スを焼成してなる厚膜層６と、厚膜層６内に埋め込まれ
た厚膜ビア８（８Ａ、８Ｂ）とを有している。
【００１５】薄膜基板４は、複数の配線層をポリイミド
等からなる誘電体層２２と共に積層して構成される。配
線層は、この例では、厚膜基板２の側から順に接続層１
０、グランド層１２、Ｘ信号層１６、電源層１４、Ｙ信
号層１８及び表面層２０である。各配線層は例えば銅か
らなる。
等からなる誘電体層２２と共に積層して構成される。配
線層は、この例では、厚膜基板２の側から順に接続層１
０、グランド層１２、Ｘ信号層１６、電源層１４、Ｙ信
号層１８及び表面層２０である。各配線層は例えば銅か
らなる。
【００１６】表面層２０のうちの左側の部分はビア２４
を介して電源層１４及び厚膜ビア８Ａに接続され、右側
の部分はビア２６を介してグランド層１２厚膜ビア８Ｂ
に接続されている。
を介して電源層１４及び厚膜ビア８Ａに接続され、右側
の部分はビア２６を介してグランド層１２厚膜ビア８Ｂ
に接続されている。
【００１７】図２の（Ａ）、（Ｂ）及び（Ｃ）はそれぞ
れ従来技術が適用される場合における表面層２０、電源
層１４及びグランド層１２の平面図である。各図に付さ
れた縦横の方眼によって特定される位置は一致してい
る。
れ従来技術が適用される場合における表面層２０、電源
層１４及びグランド層１２の平面図である。各図に付さ
れた縦横の方眼によって特定される位置は一致してい
る。
【００１８】表面層２０は、フットプリント２８及び３
０とビアパッド３２及び３４と接続ライン３６及び３８
とを含む。接続ライン３６はフットプリント２８とビア
パッド３２とを接続し、ビアパッド３２はビア２６に接
続される。接続ライン３８はフットプリント３０とビア
パッド３４とを接続し、ビアパッド３４はビア２４に接
続される。
０とビアパッド３２及び３４と接続ライン３６及び３８
とを含む。接続ライン３６はフットプリント２８とビア
パッド３２とを接続し、ビアパッド３２はビア２６に接
続される。接続ライン３８はフットプリント３０とビア
パッド３４とを接続し、ビアパッド３４はビア２４に接
続される。
【００１９】従って、フットプリント２８、ビアパッド
３２及び接続ライン３６が図１の表面層２０における右
側部分に相当し、フットプリント３０、ビアパッド３４
及び接続ライン３８が左側部分に相当している。
３２及び接続ライン３６が図１の表面層２０における右
側部分に相当し、フットプリント３０、ビアパッド３４
及び接続ライン３８が左側部分に相当している。
【００２０】フットプリント２８及び３０には例えばＬ
ＳＩのリードが半田付け接続される。図２の（Ｂ）、
（Ｃ）に示されるように、この例では、電源層１４及び
グランド層１２は概略格子状を成しており、ビアに接続
すべき部分を除き規則正しく複数の窓部が形成されてい
る。
ＳＩのリードが半田付け接続される。図２の（Ｂ）、
（Ｃ）に示されるように、この例では、電源層１４及び
グランド層１２は概略格子状を成しており、ビアに接続
すべき部分を除き規則正しく複数の窓部が形成されてい
る。
【００２１】こうしておくことにより、フットプリント
２８はビア２６を介して電源層１４に接続され、フット
プリント３０はビア２４を介してグランド層１２に接続
される。
２８はビア２６を介して電源層１４に接続され、フット
プリント３０はビア２４を介してグランド層１２に接続
される。
【００２２】図２の（Ｂ）、（Ｃ）から明らかなよう
に、電源層１４及びグランド層１２の形状は、ビアパッ
ド３２又は３４の位置を変更するのに従って設計し直す
必要がある。従って、多品種少量生産に際して電源層や
グランド層を共通化するのが困難である。
に、電源層１４及びグランド層１２の形状は、ビアパッ
ド３２又は３４の位置を変更するのに従って設計し直す
必要がある。従って、多品種少量生産に際して電源層や
グランド層を共通化するのが困難である。
【００２３】図３に本発明の実施例における各配線層を
示す。図１、図２におけるものと同一の名称の部分には
同一の符号が付されている。図３の（Ｂ）に示されるよ
うに、電源層１４は、縦横に等ピッチで複数の窓部４０
Ａを有する電源パターン４０と、各窓部４０Ａのほぼ中
央に位置する複数の島状パターン４２とを含む。
示す。図１、図２におけるものと同一の名称の部分には
同一の符号が付されている。図３の（Ｂ）に示されるよ
うに、電源層１４は、縦横に等ピッチで複数の窓部４０
Ａを有する電源パターン４０と、各窓部４０Ａのほぼ中
央に位置する複数の島状パターン４２とを含む。
【００２４】また、図３の（Ｃ）に示されるように、グ
ランド層１２は、電源層１４と同様に複数の窓部４４Ａ
を有するグランドパターン４４と島状パターン４６とを
含む。
ランド層１２は、電源層１４と同様に複数の窓部４４Ａ
を有するグランドパターン４４と島状パターン４６とを
含む。
【００２５】電源パターン４０の窓部４０Ａは、グラン
ドパターン４４の窓部４４Ａに対して縦横共に半ピッチ
ずれて位置している。電源パターン４０及びグランドパ
ターン４４における窓部のピッチは縦横共にＡである。
ドパターン４４の窓部４４Ａに対して縦横共に半ピッチ
ずれて位置している。電源パターン４０及びグランドパ
ターン４４における窓部のピッチは縦横共にＡである。
【００２６】この実施例では、ビアパッド３２及び３４
はそれぞれ正方形であり、これらの一辺の長さはＢであ
る。また、ビア２４及び２６の直径はＣである。そし
て、Ａ＋Ｃ＜Ｂで表される不等式を満足するように各パ
ターンの形状が設定される。
はそれぞれ正方形であり、これらの一辺の長さはＢであ
る。また、ビア２４及び２６の直径はＣである。そし
て、Ａ＋Ｃ＜Ｂで表される不等式を満足するように各パ
ターンの形状が設定される。
【００２７】この条件が満たされていると、ビアパッド
３２及び３４が基板表面のどの位置にある場合にも、ビ
アパッド３２をビア２６により電源パターン４０に接続
することができ、また、ビアパッド３４をビア２４によ
りグランドパターン４４に接続することができる。
３２及び３４が基板表面のどの位置にある場合にも、ビ
アパッド３２をビア２６により電源パターン４０に接続
することができ、また、ビアパッド３４をビア２４によ
りグランドパターン４４に接続することができる。
【００２８】このとき、グランド層１２においては、ビ
ア２６はグランドパターン４４の窓部４４Ａを貫通する
形で島状パターン４６に接続され、電源層１４において
は、ビア２４は電源パターン４０の窓部４０Ａを貫通す
る形で島状パターン４２に接続されている。
ア２６はグランドパターン４４の窓部４４Ａを貫通する
形で島状パターン４６に接続され、電源層１４において
は、ビア２４は電源パターン４０の窓部４０Ａを貫通す
る形で島状パターン４２に接続されている。
【００２９】この実施例では、図３の（Ｂ）、（Ｃ）か
ら明らかなように、電源層１４及びグランド層１２の形
状は一致し、しかも規則的な形状である。このため、異
なる製品に対してフットプリントやビアパッドの位置を
変更する場合にも、電源層１４及びグランド層１２を変
更する必要がなく、多層薄膜配線基板の設計工数を削減
することができる。
ら明らかなように、電源層１４及びグランド層１２の形
状は一致し、しかも規則的な形状である。このため、異
なる製品に対してフットプリントやビアパッドの位置を
変更する場合にも、電源層１４及びグランド層１２を変
更する必要がなく、多層薄膜配線基板の設計工数を削減
することができる。
【００３０】図４は前述の不等式を満足する場合におけ
るビアの設定可能位置を示す図である。この図は図３の
（Ａ）に対応しており、縦横の方眼は同図におけるもの
と一致している。電源パターン４０に接続されるべきビ
ア２６は、符号Ｐで示されるように方眼の交点に設定す
ることができ、一方、グランドパターン４４に接続され
るべきビア２４は、符号Ｇで示されるように方眼で囲ま
れるスペースの概略中央に設定することができる。
るビアの設定可能位置を示す図である。この図は図３の
（Ａ）に対応しており、縦横の方眼は同図におけるもの
と一致している。電源パターン４０に接続されるべきビ
ア２６は、符号Ｐで示されるように方眼の交点に設定す
ることができ、一方、グランドパターン４４に接続され
るべきビア２４は、符号Ｇで示されるように方眼で囲ま
れるスペースの概略中央に設定することができる。
【００３１】このように、本実施例によると、窓部のピ
ッチに対してビアの直径分だけ大きいビアパッドを採用
しているので、ビアパッドの位置に係わらずこれを電源
層及びグランド層の双方に独立に接続することができ
る。
ッチに対してビアの直径分だけ大きいビアパッドを採用
しているので、ビアパッドの位置に係わらずこれを電源
層及びグランド層の双方に独立に接続することができ
る。
【００３２】以上の実施例では、電源パターン及びグラ
ンドパターンが正方形の窓部をくり抜いた格子状のもの
であるとしたが、本発明はこれに限定されない。図５は
本発明第１の構成の他の実施例を示す配線層の説明図で
ある。同図は図３の（Ｃ）に対応してグランド層１２′
を示している。このグランド層１２′は、縦横に等ピッ
チで複数の円形の窓部４４Ａ′を有するグランドパター
ン４４′と、窓部４４Ａ′のほぼ中央に位置する円形の
島状パターン４６′とを含む。
ンドパターンが正方形の窓部をくり抜いた格子状のもの
であるとしたが、本発明はこれに限定されない。図５は
本発明第１の構成の他の実施例を示す配線層の説明図で
ある。同図は図３の（Ｃ）に対応してグランド層１２′
を示している。このグランド層１２′は、縦横に等ピッ
チで複数の円形の窓部４４Ａ′を有するグランドパター
ン４４′と、窓部４４Ａ′のほぼ中央に位置する円形の
島状パターン４６′とを含む。
【００３３】このような形状のグランド層１２′に対応
して図示はしないが同様の形状を有する電源層を用いる
ことで、以上説明した実施例と同様に電源層及びグラン
ド層を基板表面の各ビアパッドに接続することができ
る。
して図示はしないが同様の形状を有する電源層を用いる
ことで、以上説明した実施例と同様に電源層及びグラン
ド層を基板表面の各ビアパッドに接続することができ
る。
【００３４】また、この実施例においても、規則正しい
形状の配線層が採用されているので、配線層の共通化が
容易である。図６は本発明の第２の構成を適用可能なＭ
ＣＭ基板の断面図である。このＭＣＭ基板は、セラミッ
クスからなる厚膜基板５２の上に薄膜基板５４を積層し
て構成される。
形状の配線層が採用されているので、配線層の共通化が
容易である。図６は本発明の第２の構成を適用可能なＭ
ＣＭ基板の断面図である。このＭＣＭ基板は、セラミッ
クスからなる厚膜基板５２の上に薄膜基板５４を積層し
て構成される。
【００３５】薄膜基板５４は、複数の配線層をポリイミ
ド等からなる誘電体層５６と共に積層して構成される。
各配線層は例えば銅から成り、具体的には、厚膜基板５
２の側から順にグランド層（プレーンパターン）５８、
電源層６０、Ｘ信号層６２、Ｙ信号層６４及び表面層６
６である。
ド等からなる誘電体層５６と共に積層して構成される。
各配線層は例えば銅から成り、具体的には、厚膜基板５
２の側から順にグランド層（プレーンパターン）５８、
電源層６０、Ｘ信号層６２、Ｙ信号層６４及び表面層６
６である。
【００３６】表面層６６は、ビア６８により電源層６０
に接続される電源ビアパッド７０と、ビア７２によりグ
ランド層５８に接続されるグランドビアパッド７４とを
含む。
に接続される電源ビアパッド７０と、ビア７２によりグ
ランド層５８に接続されるグランドビアパッド７４とを
含む。
【００３７】図７は本発明の第２の構成の実施例におけ
る各配線層の説明図である。図７の（Ａ）に示されるよ
うに、表面層６６は、更に、フットプリント７６と、フ
ットプリント７６をグランドビアパッド７２と接続する
接続ライン７８と、フットプリント８０と、フットプリ
ント８０を電源ビアパッド７０と接続する接続ライン８
２とを含む。フットプリント７６及び８０は、それぞれ
グランド層５８及び電源層６０を図示しない電源供給線
あるいは電子部品と接続するためのものである。
る各配線層の説明図である。図７の（Ａ）に示されるよ
うに、表面層６６は、更に、フットプリント７６と、フ
ットプリント７６をグランドビアパッド７２と接続する
接続ライン７８と、フットプリント８０と、フットプリ
ント８０を電源ビアパッド７０と接続する接続ライン８
２とを含む。フットプリント７６及び８０は、それぞれ
グランド層５８及び電源層６０を図示しない電源供給線
あるいは電子部品と接続するためのものである。
【００３８】図７の（Ｂ）に示されるように、電源層６
０は、複数の窓部８４Ａを有する電源パターン８４と、
各窓部８４Ａのほぼ中央に位置する複数の島状パターン
８６とを含む。
０は、複数の窓部８４Ａを有する電源パターン８４と、
各窓部８４Ａのほぼ中央に位置する複数の島状パターン
８６とを含む。
【００３９】この例では、窓部８４Ａの形状は正方形で
あり、窓部８４Ａは縦横に等ピッチで規則正しく設けら
れている。また、窓部８４Ａの形状に対応して島状パタ
ーン８６も正方形である。
あり、窓部８４Ａは縦横に等ピッチで規則正しく設けら
れている。また、窓部８４Ａの形状に対応して島状パタ
ーン８６も正方形である。
【００４０】この実施例の特徴は、各島状パターン８６
がそれぞれグランドビア８８によって図７の（Ｃ）に示
されるグランド層５８に接続されているところにある。
この特徴によるメリットは次の通りである。
がそれぞれグランドビア８８によって図７の（Ｃ）に示
されるグランド層５８に接続されているところにある。
この特徴によるメリットは次の通りである。
【００４１】今、この実施例においても、図３の（Ａ）
により説明した不等式の条件に準ずる条件が満足されて
いるものとする。即ち、ビアパッド７０及び７４がそれ
ぞれ正方形であり、これらの一辺の長さをＢとし、ビア
６８及び７２の直径をＣとし、電源パターン８４の窓部
８４ＡのピッチをＡとするときに、Ａ＋Ｃ＜Ｂで表され
る不等式を満足するように各パターンの形状が設定され
ているとする。
により説明した不等式の条件に準ずる条件が満足されて
いるものとする。即ち、ビアパッド７０及び７４がそれ
ぞれ正方形であり、これらの一辺の長さをＢとし、ビア
６８及び７２の直径をＣとし、電源パターン８４の窓部
８４ＡのピッチをＡとするときに、Ａ＋Ｃ＜Ｂで表され
る不等式を満足するように各パターンの形状が設定され
ているとする。
【００４２】この条件が満足されていると、電源ビアパ
ッド７０及びグランドビアパッド７４が基板表面のどの
位置にある場合であっても、電源ビアパッド７０をビア
６８により電源パターン８４に接続することができ、ま
た、グランドビアパッド７４をビア７２により島状パタ
ーン８６に接続することができるのである。各島状パタ
ーン８６は本実施例において特徴的なグランドビア８８
によってグランド層５８に接続されているので、結果的
に、グランドビアパッド７４は、ビア７２、島状パター
ン８６及びグランドビア８８を介してグランド層５８に
接続されることとなる。
ッド７０及びグランドビアパッド７４が基板表面のどの
位置にある場合であっても、電源ビアパッド７０をビア
６８により電源パターン８４に接続することができ、ま
た、グランドビアパッド７４をビア７２により島状パタ
ーン８６に接続することができるのである。各島状パタ
ーン８６は本実施例において特徴的なグランドビア８８
によってグランド層５８に接続されているので、結果的
に、グランドビアパッド７４は、ビア７２、島状パター
ン８６及びグランドビア８８を介してグランド層５８に
接続されることとなる。
【００４３】つまり、この実施例によると、本発明の第
１の構成の実施例による効果に加えて、基板の少なくと
も一部について汎用的なものとすることができるのであ
る。具体的には、図６の積層構造において、厚膜基板５
２と、グランド層５８と、グランドビア８８と、電源層
６０（電源パターン８４及び島状パターン８６）と、グ
ランド層５８及び電源層６０間に介在する誘電体層５６
の一部とからなる部分を信号層６２及び６４並びに表面
層６６のパターン形状に関わらず共通化することができ
るのである。
１の構成の実施例による効果に加えて、基板の少なくと
も一部について汎用的なものとすることができるのであ
る。具体的には、図６の積層構造において、厚膜基板５
２と、グランド層５８と、グランドビア８８と、電源層
６０（電源パターン８４及び島状パターン８６）と、グ
ランド層５８及び電源層６０間に介在する誘電体層５６
の一部とからなる部分を信号層６２及び６４並びに表面
層６６のパターン形状に関わらず共通化することができ
るのである。
【００４４】この効果は実用上極めて有用である。例え
ば、厚膜基板５２、グランド層５８及び電源層６０を含
む共通部分について大量に製造してストックしておき、
製品種毎に異なる信号層パターン等の形態に応じて適宜
共通部分を適用することができる。
ば、厚膜基板５２、グランド層５８及び電源層６０を含
む共通部分について大量に製造してストックしておき、
製品種毎に異なる信号層パターン等の形態に応じて適宜
共通部分を適用することができる。
【００４５】図８の（Ａ）〜（Ｄ）は上述した基板の共
通部分の製造プロセスの一例を説明するための図であ
る。まず、図８の（Ａ）に示されるように、厚膜基板５
２上にプレーンパターンであるグランド層５８を通常の
方法により形成した後、グランド層５８上に誘電体層の
一部となるポリイミドＰＥを均一の厚みで塗布してお
く。
通部分の製造プロセスの一例を説明するための図であ
る。まず、図８の（Ａ）に示されるように、厚膜基板５
２上にプレーンパターンであるグランド層５８を通常の
方法により形成した後、グランド層５８上に誘電体層の
一部となるポリイミドＰＥを均一の厚みで塗布してお
く。
【００４６】次いで、図８の（Ｂ）に示されるように、
マスク９０を用いてポリイミドＰＥについて露光を行っ
た後、現像を行う。露光及び現像によってポリイミドＰ
Ｅはその一部が固化してグランド層５８上に残り、これ
が誘電体層の所定の形状の一部分５６Ａとなる（図８の
（Ｃ））。
マスク９０を用いてポリイミドＰＥについて露光を行っ
た後、現像を行う。露光及び現像によってポリイミドＰ
Ｅはその一部が固化してグランド層５８上に残り、これ
が誘電体層の所定の形状の一部分５６Ａとなる（図８の
（Ｃ））。
【００４７】そして、誘電体層の一部分５６Ａが形成さ
れた基板についてあらかじめ定められた形状のマスキン
グを施し、例えばスパッタリングにより導体層を形成し
た後マスキングを除去することによって、図８の（Ｄ）
に示されるように、グランドビア８８並びに電源層６０
（図６参照）の電源パターン８４及び島状パターン８６
が形成される。
れた基板についてあらかじめ定められた形状のマスキン
グを施し、例えばスパッタリングにより導体層を形成し
た後マスキングを除去することによって、図８の（Ｄ）
に示されるように、グランドビア８８並びに電源層６０
（図６参照）の電源パターン８４及び島状パターン８６
が形成される。
【００４８】尚、本発明の第１の構成の実施例において
も、各配線層の作製にこの製造プロセスを適用可能であ
る。図９は本発明の第２の構成の実施例における電源層
の他の例を示す図である。同図は図７の（Ｂ）に対応し
て電源層６０′を示している。電源層６０′は、縦横に
等ピッチで複数の円形の窓部８４Ａ′を有する電源パタ
ーン８４′と、窓部８４′のほぼ中央に位置する円形の
島状パターン８６′とを含む。また、島状パターン８
６′の中央に位置するグランドビアを符号８８′で示し
ておく。このような電源層６０′を用いることによって
も、図７の（Ｂ）に示されるような電源層６０を用いる
場合と同様に、電源層６０′及びグランド層５８をそれ
ぞれ電源ビアパッド７０及びグランドビアパッド７４に
接続することができる。
も、各配線層の作製にこの製造プロセスを適用可能であ
る。図９は本発明の第２の構成の実施例における電源層
の他の例を示す図である。同図は図７の（Ｂ）に対応し
て電源層６０′を示している。電源層６０′は、縦横に
等ピッチで複数の円形の窓部８４Ａ′を有する電源パタ
ーン８４′と、窓部８４′のほぼ中央に位置する円形の
島状パターン８６′とを含む。また、島状パターン８
６′の中央に位置するグランドビアを符号８８′で示し
ておく。このような電源層６０′を用いることによって
も、図７の（Ｂ）に示されるような電源層６０を用いる
場合と同様に、電源層６０′及びグランド層５８をそれ
ぞれ電源ビアパッド７０及びグランドビアパッド７４に
接続することができる。
【００４９】
【発明の効果】以上説明したように、本発明によると、
多品種少量生産に際して配線層を共通化するのが容易な
多層薄膜配線基板の提供が可能になるという効果が生じ
る。
多品種少量生産に際して配線層を共通化するのが容易な
多層薄膜配線基板の提供が可能になるという効果が生じ
る。
【図１】本発明の第１の構成を適用可能なＭＣＭ（マル
チチップモジュール）基板の断面図である。
チチップモジュール）基板の断面図である。
【図２】従来例における各配線層の説明図である。
【図３】本発明の第１の構成の実施例における各配線層
の説明図である。
の説明図である。
【図４】ビアの設定可能位置を示す図である。
【図５】本発明第１の構成の他の実施例における配線層
の説明図である。
の説明図である。
【図６】本発明の第２の構成を適用可能なＭＣＭ基板の
断面図である。
断面図である。
【図７】本発明の第２の構成の実施例における各配線層
の説明図である。
の説明図である。
【図８】本発明第２の構成の実施例における基板の共通
部分の製造プロセスの説明図である。
部分の製造プロセスの説明図である。
【図９】本発明の第２の構成の実施例における電源層の
他の例を示す図である。
他の例を示す図である。
１２，５８ グランド層 １４，６０ 電源層 １６，１８，６２，６４ 信号層 ２０，６６ 表面層 ２４，２６，６８，７２，８８ ビア ２８，３０，７６，８０ フットプリント ３２，３４，７０，７４ ビアパッド
Claims (15)
- 【請求項１】 第１乃至第３の配線層を含む少なくとも
３層の配線層を誘電体層と共に積層してなる多層薄膜配
線基板であって、 上記第１の配線層は、縦横に等ピッチで複数の第１の窓
部を有する第１のパターンと、上記各第１の窓部のほぼ
中央に位置する複数の第１の島状パターンとを含み、上
記第２の配線層は、縦横に等ピッチで複数の第２の窓部
を有し、該第２の窓部は上記第１の窓部に対して半ピッ
チずれて位置する第２のパターンと、上記各第２の窓部
のほぼ中央に位置する複数の第２の島状パターンとを含
み、上記第３の配線層は、上記配線基板の表面に形成さ
れる第１及び第２のビアパッドを含み、 上記第１のビアパッドと上記第１のパターンと上記第２
の島状パターンとを接続する第１のビアと、 上記第２のビアパッドと上記第２のパターンと上記第１
の島状パターンとを接続する第２のビアとを備えた多層
薄膜配線基板。 - 【請求項２】 上記第１の窓部のピッチと上記第２の窓
部のピッチは等しく、上記第１の窓部は上記第２の窓部
に対して半ピッチずれて位置する請求項１に記載の多層
薄膜配線基板。 - 【請求項３】 上記第１及び第２の窓部は正方形である
請求項１に記載の多層薄膜配線基板。 - 【請求項４】 上記第１及び第２のビアパッドは正方形
であり、 上記第１及び第２のビアパッドの一辺の長さは上記第１
の窓部のピッチと上記第１のビアの直径の和よりも大き
い請求項３に記載の多層薄膜配線基板。 - 【請求項５】 上記第１及び第２の窓部は円形である請
求項１に記載の多層薄膜配線基板。 - 【請求項６】 上記第１のパターンは電源層を形成し、 上記第２のパターンはグランド層を形成する請求項１に
記載の多層薄膜配線基板。 - 【請求項７】 上記誘電体層はポリイミドからなる請求
項１に記載の多層薄膜配線基板。 - 【請求項８】 セラミックからなる厚膜層をさらに積層
してなる請求項７に記載の多層薄膜配線基板。 - 【請求項９】 第１乃至第３の配線層を含む少なくとも
３層の配線層を誘電体層と共に積層してなる多層薄膜配
線基板であって、 上記第１の配線層は、複数の窓部を有するパターンと、
上記各窓部のほぼ中央に位置する複数の島状パターンと
を含み、上記第２の配線層は、一様に広がるプレーンパ
ターンを含み、上記第３の配線層は、上記配線基板の表
面に形成される第１及び第２のビアパッドを含み、 上記第１のビアパッドと上記パターンとを接続する第１
のビアと、 上記第２のビアパッドと上記島状パターンとを接続する
第２のビアと、 上記島状パターンと上記プレーンパターンとを接続する
複数の第３のビアとを備えた多層薄膜配線基板。 - 【請求項１０】 上記窓部は正方形である請求項９に記
載の多層薄膜配線基板。 - 【請求項１１】 上記各窓部は縦横に等ピッチで設けら
れ、 上記第１及び第２のビアパッドは正方形であり、 上記第１及び第２のビアパッドの一辺の長さは上記窓部
のピッチと上記第１のビアの直径の和よりも大きい請求
項１０に記載の多層薄膜配線基板。 - 【請求項１２】 上記窓部は円形である請求項９に記載
の多層薄膜配線基板。 - 【請求項１３】 上記パターンは電源層を形成し、 上記プレーンパターンはグランド層を形成する請求項９
に記載の多層薄膜配線基板。 - 【請求項１４】 上記誘電体層はポリイミドからなる請
求項９に記載の多層薄膜配線基板。 - 【請求項１５】 セラミックからなる厚膜層をさらに積
層してなる請求項９に記載の多層薄膜配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17645395A JP3230953B2 (ja) | 1994-07-28 | 1995-07-12 | 多層薄膜配線基板 |
| US08/506,918 US5608192A (en) | 1994-07-28 | 1995-07-26 | Multilayer thin-film wiring board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-176582 | 1994-07-28 | ||
| JP17658294 | 1994-07-28 | ||
| JP17645395A JP3230953B2 (ja) | 1994-07-28 | 1995-07-12 | 多層薄膜配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897557A true JPH0897557A (ja) | 1996-04-12 |
| JP3230953B2 JP3230953B2 (ja) | 2001-11-19 |
Family
ID=26497373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17645395A Expired - Fee Related JP3230953B2 (ja) | 1994-07-28 | 1995-07-12 | 多層薄膜配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5608192A (ja) |
| JP (1) | JP3230953B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020557A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
| JP2003124394A (ja) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462976B1 (en) | 1997-02-21 | 2002-10-08 | University Of Arkansas | Conversion of electrical energy from one form to another, and its management through multichip module structures |
| US7169272B2 (en) * | 1997-04-30 | 2007-01-30 | Board Of Trustees Of The University Of Arkansas | Microfabricated recessed disk microelectrodes: characterization in static and convective solutions |
| US7144486B1 (en) | 1997-04-30 | 2006-12-05 | Board Of Trustees Of The University Of Arkansas | Multilayer microcavity devices and methods |
| DE10050601B4 (de) * | 1999-10-13 | 2013-05-08 | Murata Manufacturing Co., Ltd. | Haltevorrichtung für elektronische Bauteile und Halteverfahren für solche Bauteile |
| US7348183B2 (en) * | 2000-10-16 | 2008-03-25 | Board Of Trustees Of The University Of Arkansas | Self-contained microelectrochemical bioassay platforms and methods |
| US6887714B2 (en) | 2000-10-16 | 2005-05-03 | Board Of Trustees Of The University Of Arkansas, N.A. | Microvolume immunoabsorbant assays with amplified electrochemical detection |
| US7456028B2 (en) | 2000-10-16 | 2008-11-25 | Board Of Trustees Of The University Of Arkansas, N.A. | Electrochemical method for detecting water born pathogens |
| JP4757079B2 (ja) * | 2006-04-03 | 2011-08-24 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| CN101472386B (zh) * | 2007-12-26 | 2012-03-28 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| TWI347810B (en) * | 2008-10-03 | 2011-08-21 | Po Ju Chou | A method for manufacturing a flexible pcb and the structure of the flexible pcb |
| US8011950B2 (en) * | 2009-02-18 | 2011-09-06 | Cinch Connectors, Inc. | Electrical connector |
| KR20130033868A (ko) * | 2011-09-27 | 2013-04-04 | 삼성전기주식회사 | 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법 |
| US8784117B2 (en) * | 2012-07-17 | 2014-07-22 | Hon Hai Precision Industry Co., Ltd. | Electrical connector with X-type dual spring contacts for lower profile and lattice shielding therewith |
| JP2021153211A (ja) * | 2018-06-25 | 2021-09-30 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
| KR102781204B1 (ko) * | 2019-04-12 | 2025-03-12 | 동우 화인켐 주식회사 | 연성 인쇄회로 기판 |
| JP7158436B2 (ja) * | 2020-05-25 | 2022-10-21 | アンリツ株式会社 | 回路素子、回路素子の製造方法、及び電気信号伝送方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4227298A (en) * | 1978-09-05 | 1980-10-14 | Motorola, Inc. | Method for interconnecting photovoltaic devices |
| DE3020196C2 (de) * | 1980-05-28 | 1982-05-06 | Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung |
| FR2512315A1 (fr) * | 1981-09-02 | 1983-03-04 | Rouge Francois | Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application |
| US4524240A (en) * | 1983-08-17 | 1985-06-18 | Lucasfilm Ltd. | Universal circuit prototyping board |
| US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
| JPS6132489A (ja) * | 1984-07-24 | 1986-02-15 | 株式会社日立製作所 | 多層印刷回路基板 |
| US5003374A (en) * | 1988-05-23 | 1991-03-26 | North American Philips Corporation | Semiconductor wafer |
-
1995
- 1995-07-12 JP JP17645395A patent/JP3230953B2/ja not_active Expired - Fee Related
- 1995-07-26 US US08/506,918 patent/US5608192A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020557A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
| JP2003124394A (ja) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230953B2 (ja) | 2001-11-19 |
| US5608192A (en) | 1997-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230953B2 (ja) | 多層薄膜配線基板 | |
| US6326561B1 (en) | Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer | |
| US6197614B1 (en) | Quick turn around fabrication process for packaging substrates and high density cards | |
| US20130153266A1 (en) | Printed circuit board and method of manufacturing the same | |
| US5568682A (en) | Orthogonal grid circuit interconnect method | |
| US10912194B2 (en) | Printed circuit board | |
| JPH10335831A (ja) | 多層プリント配線板及び該製造方法 | |
| US20110005071A1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| US7585419B2 (en) | Substrate structure and the fabrication method thereof | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| EP1802187A2 (en) | Printed circuit board and manufacturing method thereof | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPS5814626Y2 (ja) | 多層プリント板 | |
| JPH04346492A (ja) | 混成集積回路基板の製造方法 | |
| JPH0256996A (ja) | 多層配線板 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JPH0582964A (ja) | 多層セラミツク基板 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPH03142896A (ja) | 多層回路基板 | |
| JPH01100998A (ja) | 多層配線基板 | |
| JPH08111584A (ja) | シート積層多層配線基板の製造方法 | |
| TWM631476U (zh) | 應用於基板結構的圖案化線路層及基板結構 | |
| JPH08316637A (ja) | 多層基板及び多層基板の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |