JPH09120084A

JPH09120084A - 液晶装置の製造方法

Info

Publication number: JPH09120084A
Application number: JP8224226A
Authority: JP
Inventors: Shinji Morozumi; 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-08-26
Filing date: 1996-08-26
Publication date: 1997-05-06

Abstract

(57)【要約】【課題】ガラス基板のゆがみ、そり等の変形を抑えると
ともに、グレインが均一に成長したシリコン膜によるゲ
ート電極、ゲート配線、保持容量の第１電極を提供す
る。【解決手段】透明ガラス基板上に薄膜トランジスタのゲ
ート電極及びゲート配線、保持容量の第１電極となるシ
リコン薄膜を形成する工程と、該シリコン薄膜を形成後
レーザービームあるいは電子ビームを基板全体に照射し
てアニールする工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＩＳ（金属ー絶縁
物ー半導体）トランジスタアレイを用いたディスプレイ
のためのアクティブマトリックス基板に関するものであ
る。

【０００２】

【従来の技術】従来アクティブマトリックスを用いたデ
イスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常大きくでき、大型かつドット数の大
きなパネルを実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクテイ
ブマトリックスの応用が考えられている。図１は従来の
アクティブマトリックスの１セルを示している。アドレ
ス線Ｘがトランジスタ２のゲートに入力されており、ト
ランジスタをＯＮさせてデータ線Ｙの信号を保持用コン
デンサ３に電荷として蓄積させる。再びデータを書き込
むまで、このコンデンサ３により保持され、同時に液晶
４を駆動する。ここでＶＣは共通電極信号である。液晶
のリークは非常に少ないので、短時間の電荷の保持には
十分である。

【０００３】ここのトランジスタとコンデンサ１の製造
は通常のＩＣのプロセスと全く向じである。図２は図１
のセルをシリコンゲートプロセスにより作成した例であ
る。単結晶シリコンウエハ上にトランジスタ１０とコン
デンサ１１が構成される。アドレス線Ｘとコンデンサの
上電極１１は多結晶シリコン（ポリシリコン）で、又デ
ータ線Ｙと液晶駆動電極１３Ａｌでできており、コンタ
クトホール７・８・９により、基板とＡｌ、ポリシリコ
ンとＡｌが夫々接続される。

【０００４】

【発明が解決しようとする課題】この種の通常のＩＣプ
ロセスに従つたマトリックス基板は次のような欠点をも
つ。

【０００５】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとある拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１０ＯＰＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押えることはむずかしい。こ
こで発生する接合リークはコンデンサ３に蓄積された電
荷を放電し、コントラストを低下させる。

【０００６】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。

【０００７】

【課題を解決するための手段】本発明の目的はこの欠点
を改善する方式を提供するものであり、本発明の構成は
ガラス、石英、又はシリコンウエハ上にシリコン薄膜を
チヤネルとする薄膜トランジスタを構成するものであ
る。

【０００８】本発明の薄膜トランジスタは、一対の基板
内に液晶が封入され、該基板は石英又はガラス基板であ
り、該基板上に設けられた第１導電層、該第１導電層上
に設けられた絶縁膜、該絶縁層上に設けられたシリコン
半導体膜、該シリコン半導体膜内に設けられたソース及
びドレイン拡散領域、該絶縁層に設けられ該半導体膜に
電気的に接続されてなる画素電極を有し、該画素電極と
該第１導電層とにより電荷保持容量を形成してなること
により電荷保持容量形成してなることを特徴とする。

【０００９】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に沿って説明する。

【００１０】図３は本発明に用いるマトリツクスセルを
示すものであり、図１の従来とは、容量１８のＧＮＤ配
線を新たに設けること、又は後述の如く電荷保持用の容
量１８とＧＮＤ配線を省略したことにあり、基本的なデ
ータの書き込み、保持は同じである。この場合のＧＮＤ
電位は一定のバイアス電圧を意味しバイアスレベル、又
は信号レベルは問わない。又表示データの入力をデータ
線Ｙがサンプルーホールドする容量として、データ線Ｙ
とＧＮＤラインの真の容量２１、又はアドレス線Ｘとの
間の容量２２を利用する。

【００１１】図４（Ａ）のセルの平面図、（Ｂ）のＡ−
Ｂでの断面図をもとにセルの構造例を示す。透明基板３
３上にトランジスタのソース・ドレイン・チヤネルを形
成する第１層目のシリコン薄膜２８とトランジスタのゲ
ートとなるゲート線をなす第２層目のシリコン薄膜もし
くはそれと何等の配線層２６とＧＮＤライン２７、更に
透明低抵抗材料、例えばＳｎ０２の如くのネサ膜、厚さ
数１００Å各以下の金属等よりなるデータ線２５と液晶
駆動電極３１、及び層間の導通をとるコンタクトホール
２９が形成されている。又ＧＮＤライン２７と液晶駆動
電極の重った部分が電荷保持用コンデンサ（図３−１
８）とある。トランジスタのソース・ドレイン３４・３
５にはＮ＋拡散（ＰチヤネルならＰ＋）がなされゲート
電極３８に下にはチヤネル３０がゲート絶縁膜３６を介
して存在し、又ゲート電極囲には更に酸化膜等の絶縁膜
３７が形成されている。

【００１２】図５に図４に示すアクテイブマトリクスセ
ルの製造プロセスを示す。製造プロセスは基本的には低
温プロセスと高温プロセスの二種類あり、夫々に特徴が
ある。低温プロセスでは透明基板としてガラスもしくは
パイレックスやコーニングのような高融点ガラスを用
い、６００℃以下の処理工程であつて、基板自体が安価
であることが特徴である。低温プロセスではまず基板３
３上にシリコン薄膜をプラズマＣＶＤ法や減圧ＣＶＤ法
等のＣＶＡ法、スパツタ法等により形成し、必要なな形
状にフオトエッチングする。その後０₂プラズマ雰囲気
中で表面酸化する。実際にはＣＶＤ法で同等の絶縁膜を
デポジットしてもよい。その結果シリコン薄膜４０上に
ゲート絶縁膜となる酸化膜４１が形成される。（５図
（ａ））その後第２層目のシリコン薄膜を第１層目のシ
リコン薄膜と同様の方法でデボジットしフオトエッチン
グ後、更に第２層目のシリコン薄膜４５をマスクにして
酸化膜４１をエッチングして、ゲート絶縁膜４１を形成
すると同時に拡散の窓開けを行ない、イオン打込みによ
り拡散を行なうとソース・ドレイン４２・４３が形成さ
れる。（図５（ｂ））更にこの後に再度０₂雰囲気てプ
ラズマ処理し、表面にプラズマ酸化膜４６を形成し、４
００℃〜６００℃でアニールを行う。（図５（ｃ））こ
のプロセスの特徴はシリコン薄膜をプラズマ処理により
直接酸化を行うことにあり、ＣＶＤ法の酸化膜に対し
て、トランジスタのゲート絶縁膜、コンデンサー用の誘
導体膜としては、移動度が改善され又信頼性が向上す
る。高温プロセスは石英等の６００℃以上の融点を有す
る透明基板を用い、製造プロセスは６００℃を越える工
程があり、このプロセスの特徴は高温アニール等の処理
ができるので、トランジスタの移動度や信頼性の改善が
できる。トランジスタの構造は低温プロセスと同じにな
るので再び図５を用いて説明する。（ａ）まず透明基板
３３上に減圧もしくは常圧ＣＶＤ法等により第１層目の
シリコン薄膜を形成し、パターニングして島部４０を形
成後、９００℃〜１１００℃の間で熱酸化して酸化膜４
１を形成する。（ｂ）その後第２層目のシリコン薄膜を
第１層目と同様にデポジツトして、ゲート電極４５をパ
ターニングして、更にこれをマスクに絶縁膜４１をエッ
チングして、Ｎ＋又はＰ＋不純物をプレデポジション又
は絶縁膜４１はエッチングしないで不純物をイオン打込
を行ない、ソース・ドレィン４２・４３を形成する。
（Ｃ）その後保持用コンデンサの誘電体膜となる熱酸化
膜４６を、ゲート絶縁膜と同様の方法で形成する。

【００１３】図４に示した構成例の特徴は、トランジス
タのゲート絶縁膜は第１層目のシリコン薄膜を酸化又は
シリコン薄膜上に形成し、ゲートをマスクに、ゲートセ
ルフアラィンする。このようなシリコン薄膜は、単結晶
のパルクシリコン素子に対して移動度が低下とスピード
が劣化するが、寄生容量をセルフアラィン化して低減す
ることによりスピードの劣化を防止することができる。
もう１つは電荷保持用の容量（図３ー１８）、データ線
のサンプルーホールド用の容量（図３ー２１・２２）を
形成する容量の誘電体膜として第２層目のシリコン薄膜
の酸化膜又は、薄膜上の絶縁膜を用いることにある。従
来のパルクシリコンタイブ（図２）ではトランジスタの
ゲート絶縁膜及び電荷保持容量は、全てバルクシリコン
の熱酸化膜を用いていたが、不純物のドーピングが図５
（ｂ）に示すゲートセルフアラィン方式の場合は容量の
一電極となす第２層目のシリコン薄膜の下は、高濃度不
純物が入らないので、このままでは容量として不安定と
なり使用がむずかしく使おうとするとパルクシリコンの
如く、容量の下電極のみに高濃度不純物をドープする余
分な工程が必要になる。従つて図４の如く、保持用の容
量を形成する誘電体膜を第２層目のシリコン薄膜上に形
成することにより、本発明の目的である工程の簡略化及
び容量の安定化が可能となる。

【００１４】図５（ｃ）以降の工程は低温でも高温プロ
セスでもほぼ共通である。配線部と第１層目、第２層目
とのコンタクトをとるためのコンタクトホールを開けて
配線と透明駆動電極を兼ねた材料、ネサ膜、厚さ数１０
０Å以下の金属等をスパッタ又は蒸着によりつけて、フ
オトエッチングする。又ネサ膜等シリコン薄膜に直接コ
ンタクトがむずかしい場合はＡｕ・Ｎｉ−Ｃｒ等のコン
タクト専用の材料をコンタクト部に付加する。

【００１５】本発明の方式に上り形成されるトランジス
タはパルクシリコン上に形成されたトランジスタに対
し、移動度が低下し、又ＯＦＦリークも多いので使用上
支障がないような工夫を要する。

【００１６】図６（Ａ）は第１層目のシリコン薄膜を、
デボジション温度を変えて減圧ＣＶＤ装置で形成し高温
プロセスにて形成したトランジスタの１０Ｖにおける移
動度を表わしている。デボジション温度が６００℃以下
になると移動度が急激に改善されることを実験により見
出した。従つて移動度を改善し応答を確実にするために
は滅圧ＣＶＤ装置により６００℃以下で第１層目のシリ
コン薄膜を形成するとよい。

【００１７】図７はトランジスタの１０ＶにおけるＯＦ
Ｆリーク電流１Ｌを第１層目のシリコン薄膜の膜厚を変
えてプロットしたものである。発明者は実験により、３
７００Å以下の膜厚で、使用に問題ないリーク電流５０
０ＰＡ以下になることがわかつた。

【００１８】高温プロセスのみでなく、特に低温プロセ
スでは移動度の低下が激しい。このためのもう１つの改
善手段はレーザや電子ビームにより基板に影響を与えな
いように局部的に第１層目のシリコン薄膜を高温アニー
ルすることが考えられる。図６（Ｂ）は前述のような
（Ａ）と同機に形成したシリコン薄膜に更にパルス当り
０．１２ｍＪ、パルス幅ＳｏｎｓｅｃのＱスイッチによ
るレーザピームを照明して得られてトランジスタの移動
度であり、更に改善されていることがわかる。又５００
℃〜５４０℃で高融点ガラス上にデポジションした後に
同様の条件でレーザアニールして得られた低温プロセス
によるトランジスタの移動度は、図６（Ｂ）のカーブと
ほぼ一致した。このことから、レーザビーム、電子ビー
ム等による局部アニールは、低温プロセスでも高温プロ
セスでも有効であることがわかる。図８にセルの他の機
構例を示す。（Ａ）は平面図であつてアドレス線５０は
データ線５１、駆動電極及びコンデンサの電極５２をソ
ース・ドレインとするトランジスタのチヤネル５４のゲ
ートになつている。又ＧＮＤライン５３はアドレス線５
０と同時に構成され電極５２との間に容量を構成してい
る。図８（Ｂ）は（Ａ）のＡＢ線での断面を示すもので
あり、製造プロセスの一例をあげて高温プロセスとして
説明すると、石英等の高融点ガラス基板５７にシリコン
薄膜としてポリシリコンを約３０００Å成長させる。但
し場合によっては密着性をよくするため、うすいＳｉＯ
₂をあらかじめ形成することもある。更にフオトエツチ
によりゲート５０とコンデンサ電極５３を形成した後に
熱酸化により約１５００ÅのＳｉＯ２膜５５をゲート絶
縁膜及びコンデンサの誘電体膜として成長させる。その
後２層目のポリシリコンをつけてフオトエツチによりパ
ターンを形成後レジストマスクによりチヤネル部５４以
外にＰイオンを打ち込んでソースドレイン電極及びデー
タ線の配線部、コンデンサの電極を兼ねた液晶の駆動電
極を形成する。このままでトランジスタの性能（シキイ
値、コンダクタンス）が不十分であるので、特にチャネ
ル部５４に局部的、又は基板全体を均一に、レーザーを
照射しポリシリコンを短時間のうちに溶接、凝固させて
グレインを成長することによって、性能の改良を行な
う。これはいわゆるレーザアニールと言われているもの
である。

【００１９】図９は本発明の他の例として通常のガラス
基板上にセルを構成した低温プロセスによる断面を示
す。ガラス基板７０上にスパッタ又はプラズマＣＶＤ法
等の低温での膜生成法によりシリコン膜を作成し、全面
にＰイオン又はＢイオンを打込む。次にフオトエツチン
グによりゲート７３とコンデンサ電極７２を形成する。
更に絶縁膜７４を形成する。これもやはり低温成長に上
るＳｉ０２等を用いる。更にトランジスタのソースドレ
イン、コンデンサと駆動電極を兼ねるための２層目のシ
リコン膜をやはり低温で形成する。このポリシリコンは
全くドープしないか、又はシキイ値をエンハンスメント
にするだけに十分な量のＢイオンを打込む。その後レー
ザビームを局部的又は全体に照射しアニールをする。レ
ーザビームは一部は１層目のシリコンに吸収されるが、
ガラス基板７０は透過する。従って１層目のシリコン中
のイオン打込みされた不純物の活性化、２層目のポリシ
リコンのグレインの成長（特にチャンネル部７８）が行
なわれるべく適当なビームのエネルギーと適当な時間
（パルスレーザであればパルス間隔、ＣＷレーザでは走
査スピードに依存）で処理すると、ガラス基板には影響
が殆んどない範囲でアニールが可能である。この方式の
特徴はレーザアニールにより、従来の熱アニールに対し
ガラス基板に与える影響を非常に少なくできるのでコス
トの安いガラスを用いることができること、レーザのア
ニールは不純物の活性化と共に、チャネル部のシリコン
膜のグレィンを成長させて、トランジスタの特性（特に
移動度）を改良することが同時にできることにある。

【００２０】その後Ａｌをつけてフォトエッチングして
ソースドレイン電極７６・７７を形成する。Ａｌとシリ
コンはこのままではコンタクトがとれにくいのでこの後
多少熱処理をするか、弱いレーザービームを照射すれば
よい。

【００２１】図８に示した構造は、勿論低温プロセスで
も実現可能である。この構造の特徴は図４とは逆にトラ
ンジスタのゲートを第１層目のシリコン薄膜、チャネル
を第２層目のシリコン薄膜を用いていることにあり、こ
の結果両方のシリコン薄膜に任意に高濃度拡散が可能と
なり、第１層目のシリコン薄膜を酸化して得られるゲー
ト酸化膜は第１層目のシリコン膜上のゲート絶縁膜を、
電荷保持用の容量を形成する誘導体膜が使用でき、酸化
膜を形成する工程が一工程で艮いことである。もう一つ
の特徴は図４の如くに配線材料を新たに設けなくても、
第１層目のシリコン膜がアドレス線とＧＮＤライン、第
２層目のシリコン膜がデータ線配線となり、図４の構成
例に対し配線材料をデポジションし、フォトエッチング
する工程が省略でき、更に工程が簡単になる。又この方
式は液晶の透明駆動電極としてシリコン膜を用いるもの
で、シリコン膜も３０００Å以下になると十分透明に近
いことから、効果が大きい。

【００２２】図１０は本発明のマトリックス基板を用い
た液晶ディスプレイ装置の簡単な断面を示す。透明駆動
電極６７をのせた透明基板６５とネサ膜よりなる共通電
極６９をのせたガラス６６に液晶体６８をはさむ。更に
偏光板６２・６３でサンドイツチした後下側に反射板６
４をつける。こうすると上から入射した光は電極６７を
ほとんど経過し、反射板６４で反射し、人体の目に感知
される。この方式は通常のＦＥツイスト・ネマテイツク
（ＴＮ）方式タイプの液晶が使えるので、コントラスト
が高く、同時に視角も広い。図４・図８・図９で示した
具体例は透明基板上に透明な液晶駆動電極を用いるが、
これは図２に示す従来のパルクシリコンタイプでは基板
の不透明性により液晶の中でも最もコントラストの高い
ＦＥタイプ（ＴＮ方式）の液晶が使えない重大な欠点が
あつたが、本発明の具体例の方式によればパルクシリコ
ンタイプよりコントラストが飛躍的に向上するという大
きな利点がある。もつとも本発明の構造例において、不
透明基板又は不透明駆動電極を用いても、従来のパルク
シリコンでやられているＧ−Ｈタイプ、ＤＳＭタイプの
液晶を使えばコントラストの向上は余りないが、工程の
簡略化、工程歩留りの向上、光入射によるリークに起因
する表示像の消滅を防ぐという目的は果たせる。

【００２３】本発明の如くガラスや石英等の基板を用い
ると従来のパルクシリコンを液晶の片側電極としていた
パネルの構造に対し、パネルの組立てが容易になる。従
来は図１０において透明基板６５の代りにシリコンウエ
ハである。シリコンウエハは単結晶であるので、組立て
時の圧力に対してへき開面にそって割れてしまう。又シ
リコンウエハは熱工程を通すとソリが大きくなり、液晶
体６８の厚みが５μｍ〜１５μｍに対し、ソリは１０μ
ｍ以上になることが多く、液晶体の厚みを一定にするの
は組立てがむづかしくなる。

【００２４】又液晶体をシールする際高温がかかるが、
上のガラス６６と熱膨張率が異なるので、シールが完全
にいかない。一方、下電極の基板として本発明の如くガ
ラス、もしくはガラスに近いものであるとこれらの問題
はことごとく解消し、通常の液晶パネルと同様、組立て
はスムーズに歩留りよく製造できる。

【００２５】本発明におけるデータ保持容量はある一定
の期間そのセル部分の表示データを保持するのに用いら
れ、例えばテレビ画像の場合約１６ｍｓｅｃである。も
しシリコン薄膜トランジスタのリーク電流が１０Ｖで１
００ＰＡ以下ならば、この保持用コンデンサの容量は
０．５ＰＦ〜１ＰＦ必要となる。もし液晶体の比誘電率
の高いもの特に１０以上のもので、液晶体の厚みを１０
μｍ以下にすると、液晶体を誘電体とする容量が０．５
ＰＦ以上となり、電荷保持用コンデンサがいらなくな
る。すると図３の上ではＧＮＤラインと容量１８を省略
でき、実効的な液晶駆動面積が増加し、コントラストが
改善できると共に、余分な素子がなくなり歩留１向上に
つながる。この時データ線Ｙのサンプルホールド容量は
データ線とアドレス線の交叉する部分の寄生容量２２か
主となる。

【００２６】本発明により構成されるトランジスタは、
アクティブマトリックス用の外部駆動回路、即ちシフト
レジスタやサンプルホールド回路を同一基板内に作り込
むことを可能にする。

【００２７】図１１は本発明で用いるゲート線側の駆動
回路の一例である。シフトレジスタセル８０は４つのト
ランジスタ８１〜８４と１つのプートストラツブ容量８
５より構成される。クロツクはφ１とφ２の２相であり
スタートパルスＳＰ入力により”１”電位が順次クロツ
クに同期して転送してゆく。各シフトレジスタの出力Ｄ
１〜Ｄｍがゲート線に入力されて、この結果図１２に示
す如く、順次各ゲート線を選択してゆく。シフトレジス
タ入力には入力トランスファゲートトランジスタ８１を
用いて、Ｔ１〜ＴＮに一蓄えてからブートストラツプ容
量により、Ｄ１〜Ｄｍに”１”を書き込む。もしこのト
ランスファゲートを用いないと、Ｄ１とＴ２，Ｄ２と
Ｔ，・・と短絡され、ブートストラツプ容量をゲート線
容量ＣＧｉよりずつと大きくする必要があり、パターン
が大きなって、歩留りを低下させる。又Ｄ１〜Ｄｍの”
１”に書き込まれた後”０”に放電するためにはトラン
ジスタ８４にＴ３を接続するのみでよいが、このシフト
レジスタが低周波て動作する場合、わずかのリークに対
しても動作不良となるので、歩留りを向上させ、動作を
安定化させるえめに電位固定トランジスタ８３を追加し
て、クロックの半周期毎に”０”レベルにリフレツシユ
してやる。

【００２８】図１３は本発明によるデータ線側の駆動回
路の一例てある。シフトレジスタセル８６はブートスト
ラツプ容量８８と動作に必要なトランジスタ８９、９１
と後述するシフトレジスタ選択のためのリセツトトラン
ジスタ９０より構成され、初段へは入力ゲート８７を介
してスタートパルスＳＰを印加する。又各シフトレジス
タ出力８１〜ＳｍはサンプルホールドトランジスタＨ１
〜Ｈｍに入力され、走査信号に同期してビデオ入力Ｖ、
Ｓ（映像信号又はデータ書き込み信号）をデータ線に寄
生する容量ＣＤ１〜ＣＤｍにサンプルホールドさせる。
データ線側駆動回路は一走査線内で全ての処理を行った
ため高速であり、リーク電流の考慮は余りしなくてよい
が、逆に高速動作を確保することと、高速のために増大
する消費電力を押えることを考慮する必要がある。

【００２９】このシフトレジスタはｍビット中１ビット
しか”１”になつていないのでクロック以外での電力消
費は少ない。又サンプル・ホールドトランジスタＨ１〜
Ｈｍのかなりの高速スイツチングが要求されるが、その
ゲート入力にはプートストラツプ動作により、図１４に
示す如くクロツク信号の２倍近い振幅で印加されるの
で、非常に高速でスイツチングできるとう利点がある。

【００３０】図１５はこれらを実際にアクティブ・マト
リックス基板に配置した場合を示している。データ側シ
フトレジスタ９０、９１と及び最終段の帰還信号を形成
するダミーセル９４・、９５とサンプルホールド用トラ
ンジスタＨ１〜Ｈｍがあり上下対照に配列される。又ゲ
ート側シフトレジスク９２・９３とダミー９６、９７は
左右対称に配置される。本来周辺回路は両側対照でな
く、片方のみでよいが、歩留を考慮してシフトレジスタ
列を複数用意する。当然４列でも、８列でもよいが、こ
こでは２列の例を示す。

【００３１】図１５に示した駆動回路を本発明の如くシ
リコン薄膜を用いたトランジスタで形成することにより
次の利点がある。まず特にデータ線側はクロツク周波数
が数ＭＨｚと高いのでシフトレジスタの内部消費電力よ
りクロックラインの寄生容量で消費する分が大きい。特
にパルクシリコンではクロックラインの配線容量と、基
板との接合容量が１０ＯＰＦ以上もありクロツクのスピ
ードを低下させ、１０ｍＡ以上の電力消費となる。とこ
ろが本発明の如く絶縁性基板上ではこの寄生容量が数Ｐ
Ｆであり、消費電力を極端に低減化できると共に、スピ
ードも向上する。次にパルクシリコンでは例えば図１１
のトランジスタ８２のソース量電位が上がるとバツクゲ
ート効果によりシキイ値が上昇してしまう。この結果必
要な信号電つを得るためにはトランジスタ８２のゲート
Ｔ１の電圧を高くする必要があり、結局クロツクの信号
レベルを大きくするか、ブートストラツプ容量８５の面
積をかなり大さくする。ところが、本発明の構造ではト
ランジスタのサブストレートがフローテインクとなり、
従つてバツクゲート効果はな〈従つて、クロック振幅は
小さくてよいので消費電力が下がり又ブートストラツプ
容客量は小さくてよい小面積で実現できる。本発明の周
辺駆動回路におけるブートストラップ容量は電荷保持用
のコンデンサと異なり、基本的にはトランジスタを形成
するゲートとチャネル間の絶縁膜を用いる。これはブー
トストラップ容量は上電極であるゲート電圧により電極
間容量が可変である必要があり、そのため容量の下電極
は低濃度、又はノンドーブのシリコン膜とする。

【００３２】このように絶縁性基板上にシリコン薄膜を
用いてアクテイブマトリツクスのセル部と、周辺駆動部
を同時に形成すると結線が楽になり、全体のコストが下
げられる。又周辺駆動回路は図１１、図１３の如く非反
転型のレイショレスーシフトレジスタて構成したこと
と、寄生容量がずつと低くなることと等考慮すると、全
体の消費電力の低減化が可能であり、同時に歩留り向
上、コストの低減化が実現できる。

【００３３】

【発明の効果】本発明は以上述べた如く基板上にシリコ
ントランジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比し次の
利点がある。

【００３４】透明基板に透明液晶駆動を用いると、最も
コントラストの高いＦＥタイプの液晶を用いることがで
き、画面の明るさも向上し、表示品質を飛躍的に改善で
きる。

【００３５】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のパルクシリコ
ンタイプに対し、組立て歩留りが向上し、又工程が簡単
になる。

【００３６】そして、アクティブマトリックスの周辺駆
動回路を搭載した場合は大幅な消費電力の低減化を可能
とする。

【００３７】上述の如く本発明は、一対の基板内に液晶
が封入され、該基板は石英又はガラス基板であり、該基
板上に設けられた第１導電層、該第１導電層上に設けら
れたられた絶縁膜、該絶縁膜層上に設けられたシリコン
半導体膜、該シリコン半導体膜内に設けられたソース及
びドレィン拡散領域、該絶縁層に設けられた該半導体膜
に電気的に接続されてなる画素電極を有し、該画素電極
と該第１導電層とにより電荷保持容量を形成してなるか
ら、画素電極に入力される画像信号をを確実に保持する
ことができ、液晶材料の変化により液晶の抵抗が変化し
液晶の時定数が変したとしても、この変化とは無関係に
映像信号の保持が可能となる。

【図面の簡単な説明】

【図１】従来のアクティブマトリックスに用いたセルの
回路図。

【図２】バルクシリコンを用いたセルの平面図。

【図３】本発明のセル図。

【図４】その実現例の平面図と断面図。

【図５】その製造プロセスを示す図。

【図６】シリコン薄膜の特性を示す図。

【図７】シリコン薄膜の特性を示す図。

【図８】本発明の他の実現例を示す図。

【図９】本発明の他の実現例を示す図。

【図１０】本発明のアクティブマトリックスパネルに組
立てた際の断面図。

【図１１】本発明に用いる周辺駆動回路の１例を示す
図。

【図１２】その動作波形図。

【図１３】本発明に用いる周辺駆動回路の１例を示す
図。

【図１４】その動作波形図。

【図１５】本発明に用いる周辺駆動回路の１例を示す
図。

【符号の説明】

１１…コンデンサ３のポリシリコンの上部電極１０…ポリシリコンゲート７、８、９…コンタクトホール１３…Ａｌによる駆動電極３０、４０、５１、５３、７２、７３…１層目のシリコ
ン薄膜２６、４５、５０、５２、７５…２層目のシリコン薄膜３０、４４、５４、７８…チヤネル３３、５７、７０…基板６２、６３５…偏光板６４…反射板６５、６６…透明基板６９…ネサ膜６７…ボリシリコン駆動電極６８…液晶体７６、７７…Ａｌ３６、４１、５５、７４…ゲート絶縁膜３７、４６…容量用絶縁膜２５、３１…透明低抵抗体８５・８８…ブートストラツプ容量８９ …アクテイブマトリツク９０、９１、９２、９３…シフトレジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年９月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】液晶装置の製造方法

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタを
用いたディスプレイのための液晶装置の製造方法に関す
るものである。

【０００２】

【従来の技術】従来アクティブマトリックスを用いたデ
イスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界がありテレビ表示等にはアク
テイブマトリックスの応用が考えられている。図１は従
来のアクティブマトリックスの１セルを示している。ア
ドレス線Ｘがトランジスタ２のゲートに入力されてお
り、トランジスタをＯＮさせてデータ線Ｙの信号を保持
用コンデンサ３に電荷として蓄積させる。再びデータを
書き込むまで、このコンデンサ３により保持され、同時
に液晶４を駆動する。ここでＶＣは共通電極信号であ
る。液晶のリークは非常に少ないので、短時間の電荷の
保持には十分である。

【０００３】このトランジスタとコンデンサ１の製造は
通常のＩＣのプロセスと全く向じである。

【０００４】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はアルミニウム（Ａｌ）で形成されており、コンタクト
ホール７、８、９により、基板とＡｌ、ポリシリコンと
Ａｌが夫々接続される。

【０００５】

【発明が解決しようとする課題】従来のＩＣプロセスに
従ったマトリックス基板は次の大きな欠点をもつ。

【０００６】マトリクッス基板の製造プロセスがＩＣと
同一のため、プロセス中に１０００℃程度の熱処理を行
う工程が含まれ、これら高温プロセスにより、素子材料
や基板の材料が制限される。特にディスプレイが大型化
した場合、基板に安価なガラスを用いることが必須とな
るが、現行の高温プロセスでは難しい。

【０００７】

【課題を解決するための手段】本発明の目的はこの欠点
を改善する方式を提供するものであり、本発明の構成は
ガラス基板上にシリコン薄膜をチヤネルとする薄膜トラ
ンジスタを構成するものである。

【０００８】本発明は、一対の基板間に液晶が封入さ
れ、前記一対の基板の一方の基板は、透明ガラス基板か
らなり、前記透明ガラス基板上にマトリクス状に形成さ
れた画素電極と前記画素電極に接続された薄膜トランジ
スタとが形成されてなる液晶装置の製造方法において、
前記透明ガラス基板上に前記薄膜トランジスタを構成す
るシリコン薄膜を形成する工程と、前記シリコン薄膜を
形成後、レーザービームあるいは電子ビームを前記ガラ
ス基板全体に照射して前記シリコン薄膜をアニールする
工程と、前記ガラス基板と前記一対の基板の他方の基板
とを対向させて液晶パネルを組み立てる工程とを有する
ことを特徴とする。

【０００９】

【００１０】

【００１１】（実施例１）図３は本発明に用いるマトリ
ツクスセルを示すものであり、図１の従来との違いは、
容量１８のＧＮＤ配線を新たに設けることで異なってい
るが、基本的なデータの書き込み、保持は同じである。
この場合のＧＮＤ電位は一定のバイアス電圧を意味しバ
イアスレベル、又は信号レベルは問わない。又表示デー
タの入力をデータ線Ｙがサンプルーホールドする容量と
して、データ線ＹとＧＮＤラインの間の容量２１、又は
データ線とアドレス線Ｘとの間の容量２２を利用する。

【００１２】図４（Ａ）にセルの平面図、（Ｂ）にＡ−
Ｂでの断面図を示す。透明基板３３上にトランジスタの
ソース・ドレイン・チヤネルを形成する第１層目のシリ
コン薄膜２８とトランジスタのゲートとなるゲート線を
なす第２層目のシリコン薄膜もしくはそれと同等の配線
層２６とＧＮＤライン２７、更に透明低抵抗材料、例え
ばＳｎ０₂の如くのネサ膜、厚さ数１００オングストロ
ーム以下の金属等よりなるデータ線２５と液晶駆動電極
３１、及び層間の導通をとるコンタクトホール２９が形
成されている。又ＧＮＤライン２７と液晶駆動電極の重
った部分が電荷保持用コンデンサ（図３−１８）とな
る。トランジスタのソース・ドレイン３４・３５にはＮ
⁺拡散（ＰチヤネルならＰ⁺）がなされゲート電極３８の
下にはチヤネル３０がゲート絶縁膜３６を介して形成さ
れ、又ゲート電極周囲には更に酸化膜等の絶縁膜３７が
形成されている。

【００１３】図４に示した構成例の特徴は、まずトラン
ジスタのゲート絶縁膜は第１層目のシリコン薄膜を酸化
又はシリコン薄膜上に形成し、ゲートをマスクに、ゲー
トセルフアラィンする。このようなシリコン薄膜は、単
結晶のパルクシリコン素子に対して移動度が低下し、ス
ピードが劣化するが、寄生容量をセルフアラィン化して
低減することによりスピードの劣化を防止することがで
きる。もう１つは電荷保持用の容量（図３ー１８）、デ
ータ線のサンプルーホールド用の容量（図３ー２１、２
２）を形成する容量の誘電体膜として第２層目のシリコ
ン薄膜の酸化膜又は、薄膜上の絶縁膜を用いることにあ
る。

【００１４】従来のパルクシリコンタイブ（図２）では
トランジスタのゲート絶縁膜及び電荷保持容量は、全て
バルクシリコンの熱酸化膜を用いていたが、不純物のド
ーピングが図５（ｂ）に示すゲートセルフアラィン方式
の場合は容量の一電極をなす第２層目のシリコン薄膜の
下は、高濃度不純物が入らず、このままでは容量として
不安定となり使用がむずかしいので、使用するには、バ
ルクシリコンの如く、容量の下電極のみに高濃度不純物
をドープする余分な工程が必要になる。従つて図４の如
く、保持用の容量を形成する誘電体膜を第２層目のシリ
コン薄膜上に形成することにより、本発明の目的である
工程の簡略化及び容量の安定化が可能となる。

【００１５】図５に図４に示すアクテイブマトリクスセ
ルの製造プロセスを示す。製造プロセスは基本的には低
温プロセスと高温プロセスの二種類あり、夫々に特徴が
ある。低温プロセスでは透明基板としてガラスもしくは
パイレックスやコーニングのような高融点ガラスを用
い、６００℃以下の処理工程であつて、基板自体が安価
であることが特徴である。まず、図４に示すアクティブ
マトリックスセルの低温プロセスについて図５を用いて
説明する。低温プロセスではまず基板３３上にシリコン
薄膜をプラズマＣＶＤ法や減圧ＣＶＤ法等のＣＶＡ法、
スパツタ法等により形成し、必要なな形状にフオトエッ
チングする。その後０₂プラズマ雰囲気中で表面酸化す
る。

【００１６】また、ＣＶＤ法で同等の絶縁膜をデポジッ
トしてもよい。その結果シリコン薄膜４０上にゲート絶
縁膜となる酸化膜４１が形成される。（５図（ａ））そ
の後第２層目のシリコン薄膜を第１層目のシリコン薄膜
と同様の方法でデボジットしフオトエッチング後、更に
第２層目のシリコン薄膜４５をマスクにして酸化膜４１
をエッチングして、ゲート絶縁膜４１を形成すると同時
に拡散の窓開けを行ない、イオン打込みにより拡散を行
なうとソース・ドレイン４２・４３が形成される。（図
５（ｂ））更にこの後に再度０₂雰囲気てプラズマ処理
し、表面にプラズマ酸化膜４６を形成し、４００℃〜６
００℃でアニールを行う。（図５（ｃ））このプロセス
の特徴はシリコン薄膜をプラズマ処理により直接酸化を
行うことにあり、ＣＶＤ法の酸化膜に対して、トランジ
スタのゲート絶縁膜、コンデンサー用の誘導体膜として
は、移動度が改善され又信頼性が向上する。

【００１７】また、参考までに高温プロセスについて説
明する。

【００１８】高温プロセスは石英等の６００℃以上の融
点を有する透明基板を用い、製造プロセスは６００℃を
越える工程があり、このプロセスの特徴は高温アニール
等の処理ができるので、トランジスタの移動度や信頼性
の改善ができる。トランジスタの構造は低温プロセスと
同じになるので再び図５を用いて説明する。

【００１９】（ａ）まず透明基板３３上に減圧もしくは
常圧ＣＶＤ法等により第１層目のシリコン薄膜を形成
し、パターニングして島部４０を形成後、９００℃〜１
１００℃の間で熱酸化して酸化膜４１を形成する。
（ｂ）その後第２層目のシリコン薄膜を第１層目と同様
にデポジツトして、ゲート電極４５をパターニングし
て、更にこれをマスクに絶縁膜４１をエッチングして、
Ｎ⁺又はＰ⁺不純物をプレデポジション又は絶縁膜４１は
エッチングしないで不純物をイオン打込を行ない、ソー
ス・ドレィン４２・４３を形成する。（Ｃ）その後保持
用コンデンサの誘電体膜となる熱酸化膜４６を、ゲート
絶縁膜と同様の方法で形成する。

【００２０】図５（ｃ）以降の工程は低温でも高温プロ
セスでもほぼ共通である。配線部と第１層目、第２層目
とのコンタクトをとるためのコンタクトホールを開けて
配線と透明駆動電極を兼ねた材料、ネサ膜、厚さ数１０
０オングストローム以下の金属等をスパッタ又は蒸着に
よりつけて、フオトエッチングする。又ネサ膜等シリコ
ン薄膜に直接コンタクトがむずかしい場合はＡｕ・Ｎｉ
−Ｃｒ等のコンタクト専用の材料をコンタクト部に付加
する。

【００２１】本発明の方式に上り形成されるトランジス
タはバルクシリコン上に形成されたトランジスタに対
し、移動度が低下し、又ＯＦＦリークも多いので使用上
支障がないような工夫を要する。

【００２２】図６（Ａ）は第１層目のシリコン薄膜を、
デボジション温度を変えて減圧ＣＶＤ装置で形成し高温
プロセスにて形成したトランジスタの１０Ｖにおける移
動度を表わしている。デポジション温度が６００℃以下
になると移動度が急激に改善されることを実験により見
出した。従つてまず、第１の工夫点として、移動度を改
善し応答を確実にするためには減圧ＣＶＤ装置により６
００℃以下で第１層目のシリコン薄膜を形成するとよ
い。

【００２３】図７はトランジスタの１０ＶにおけるＯＦ
Ｆリーク電流Ｉｃを第１層目のシリコン薄膜の膜厚を変
えてプロットしたものである。発明者は実験により、３
７００オングストローム以下の膜厚で、使用に問題ない
リーク電流５００ｐＡ以下になることがわかった。

【００２４】高温プロセスのみでなく、特に低温プロセ
スでは移動度の低下が激しい。このためのもう１つの改
善手段はレーザや電子ビームにより基板に影響を与えな
いように第１層目のシリコン薄膜を高温アニールするこ
とが考えられる。図６（Ｂ）は前述のような（Ａ）と同
機に形成したシリコン薄膜に更にパルス当り０．１２ｍ
Ｊ、パルス幅ＳｏｎｓｅｃのＱスイッチによるレーザビ
ームを照射して得られたてトランジスタの移動度であ
り、更に改善されていることがわかる。又５００℃〜５
４０℃で高融点ガラス上にデポジションした後に同様の
条件でレーザアニールして得られた低温プロセスによる
トランジスタの移動度は、図６（Ｂ）のカーブとほぼ一
致した。このことから、レーザビーム、電子ビーム等に
よるアニールは、低温プロセスでも高温プロセスでも有
効であることがわかる。

【００２５】（実施例２）図８にセルの他の構成例を示
す。（Ａ）は平面図であつてアドレス線５０はデータ線
５１、駆動電極及びコンデンサの電極５２をソース・ド
レインとするトランジスタのチヤネル５４のゲートにな
つている。又ＧＮＤライン５３はアドレス線５０と同時
に構成され電極５２との間に容量を構成している。

【００２６】図８（Ｂ）は（Ａ）のＡＢ線での断面を示
すものであり、製造プロセスの一例をあげて高温プロセ
スとして説明すると、石英等の高融点ガラス基板５７に
シリコン薄膜としてポリシリコンを約３０００オングス
トローム成長させる。但し場合によっては密着性をよく
するため、うすいＳｉＯ₂をあらかじめ形成することも
ある。更にフオトエツチによりゲート５０とコンデンサ
電極５３を形成した後に熱酸化により約１５００オング
ストロームのＳｉＯ₂膜５５をゲート絶縁膜及びコンデ
ンサの誘電体膜として成長させる。その後２層目のポリ
シリコンをつけてフオトエツチによりパターンを形成後
レジストマスクによりチヤネル部５４以外にＰイオンを
打ち込んでソースドレイン電極及びデータ線の配線部、
コンデンサの電極を兼ねた液晶の駆動電極を形成する。
このままでトランジスタの性能（シキイ値、コンダクタ
ンス）が不十分であるので、基板全体を均一に、レーザ
ーを照射しポリシリコンを短時間のうちに溶接、凝固さ
せてグレインを成長することによって、性能の改良を行
なう。これはいわゆるレーザアニールと言われているも
のである。

【００２７】図８に示した構造は、勿論低温プロセスで
も実現可能である。この構造の特徴は図４とは逆にトラ
ンジスタのゲートを第１層目のシリコン薄膜、チャネル
を第２層目のシリコン薄膜を用いていることにあり、こ
の結果両方のシリコン薄膜に任意に高濃度拡散が可能と
なり、第１層目のシリコン薄膜を酸化して得られるゲー
ト酸化膜は第１層目のシリコン膜上のゲート絶縁膜を、
電荷保持用の容量を形成する誘導体膜が使用でき、酸化
膜を形成する工程が一工程で艮いことである。もう一つ
の特徴は図４の如くに配線材料を新たに設けなくても、
第１層目のシリコン膜がアドレス線とＧＮＤライン、第
２層目のシリコン膜がデータ線配線となり、図４の構成
例に対し配線材料をデポジションし、フォトエッチング
する工程が省略でき、更に工程が簡単になる。又この方
式は液晶の透明駆動電極としてシリコン膜を用いるもの
で、シリコン膜も３０００オングストローム以下になる
と十分透明に近いことから、効果が大きい。

【００２８】（実施例３）図９は本発明の他の例として
通常のガラス基板上にセルを構成した低温プロセスによ
る断面を示す。ガラス基板７０上にスパッタ又はプラズ
マＣＶＤ法等の低温での膜生成法によりシリコン膜を作
成し、全面にＰイオン又はＢイオンを打込む。次にフオ
トエツチングによりゲート７３とコンデンサ電極７２を
形成する。更に絶縁膜７４を形成する。これもやはり低
温成長に上るＳｉ０₂等を用いる。更にトランジスタの
ソースドレイン、コンデンサと駆動電極を兼ねるための
２層目のシリコン膜をやはり低温で形成する。このポリ
シリコンは全くドープしないか、又はシキイ値をエンハ
ンスメントにするだけに十分な量のＢイオンを打込む。
その後レーザビームを全体に照射しアニールをする。レ
ーザビームは一部は１層目のシリコンに吸収されるが、
ガラス基板７０は透過する。従って１層目のシリコン中
のイオン打込みされた不純物の活性化、２層目のポリシ
リコンのグレインの成長（特にチャンネル部７８）が行
なわれるべく適当なビームのエネルギーと適当な時間
（パルスレーザであればパルス間隔、ＣＷレーザでは走
査スピードに依存）で処理すると、ガラス基板には影響
が殆んどない範囲でアニールが可能である。この方式の
特徴はレーザアニールにより、従来の熱アニールに対し
ガラス基板に与える影響を非常に少なくできるのでコス
トの安いガラスを用いることができること、レーザのア
ニールは不純物の活性化と共に、チャネル部のシリコン
膜のグレィンを成長させて、トランジスタの特性（特に
移動度）を改良することが同時にできることにある。

【００２９】その後Ａｌをつけてフォトエッチングして
ソースドレイン電極７６・７７を形成する。Ａｌとシリ
コンはこのままではコンタクトがとれにくいのでこの後
多少熱処理をするか、弱いレーザービームを照射すれば
よい。

【００３０】図１０は本発明のマトリックス基板を用い
た液晶ディスプレイ装置の簡単な断面を示す。透明駆動
電極６７をのせた透明基板６５とネサ膜よりなる共通電
極６９をのせたガラス６６に液晶体６８をはさむ。更に
偏光板６２・６３でサンドイツチした後下側に反射板６
４をつける。こうすると上から入射した光は電極６７を
ほとんど経過し、反射板６４で反射し、人体の目に感知
される。この方式は通常のＦＥツイスト・ネマテイツク
（ＴＮ）方式タイプの液晶が使えるので、コントラスト
が高く、同時に視角も広い。図４・図８・図９で示した
具体例は透明基板上に透明な液晶駆動電極を用いるが、
これは図２に示す従来のパルクシリコンタイプでは基板
の不透明性により液晶の中でも最もコントラストの高い
ＦＥタイプ（ＴＮ方式）の液晶が使えない重大な欠点が
あつたが、本発明の具体例の方式によればバルクシリコ
ンタイプよりコントラストが飛躍的に向上するという大
きな利点がある。もつとも本発明の構造例において、不
透明基板又は不透明駆動電極を用いても、従来のパルク
シリコンでやられているＧ−Ｈタイプ、ＤＳＭタイプの
液晶を使えばコントラストの向上は余りないが、工程の
簡略化、工程歩留りの向上、光入射によるリークに起因
する表示像の消滅を防ぐという目的は果たせる。

【００３１】本発明の如くガラス基板を用いると従来の
パルクシリコンを液晶の片側電極としていたパネルの構
造に対し、パネルの組立てが容易になる。従来は図１０
において透明基板６５の代りにシリコンウエハである。
シリコンウエハは単結晶であるので、組立て時の圧力に
対してへき開面にそって割れてしまう。又シリコンウエ
ハは熱工程を通すとソリが大きくなり、液晶体６８の厚
みが５μｍ〜１５μｍに対し、ソリは１０μｍ以上にな
ることが多く、液晶体の厚みを一定にするのは組立てが
むずかしくなる。

【００３２】又液晶体をシールする際高温がかかるが、
上のガラス６６と熱膨張率が異なるので、シールが完全
にいかない。一方、下電極の基板として本発明の如くガ
ラス、もしくはガラスに近いものであるとこれらの問題
はことごとく解消し、通常の液晶パネルと同様、組立て
はスムーズに歩留りよく製造できる。

【００３３】本発明におけるデータ保持容量はある一定
の期間そのセル部分の表示データを保持するのに用いら
れ、例えばテレビ画像の場合約１６ｍｓｅｃである。も
しシリコン薄膜トランジスタのリーク電流が１０Ｖで１
００ｐＡ以下ならば、この保持用コンデンサの容量は
０．５ＰＦ〜１ＰＦ必要となる。もし液晶体の比誘電率
の高いもの特に１０以上のもので、液晶体の厚みを１０
μｍ以下にすると、液晶体を誘電体とする容量が０．５
ＰＦ以上となり、電荷保持用コンデンサがいらなくな
る。すると図３の上ではＧＮＤラインと容量１８を省略
でき、実効的な液晶駆動面積が増加し、コントラストが
改善できると共に、余分な素子がなくなり歩留１向上に
つながる。この時データ線Ｙのサンプルホールド容量は
データ線とアドレス線の交叉する部分の寄生容量２２が
主となる。

【００３４】本発明により構成されるトランジスタは、
アクティブマトリックス用の外部駆動回路、即ちシフト
レジスタやサンプルホールド回路を同一基板内に作り込
むことを可能にする。

【００３５】図１１は本発明で用いるゲート線側の駆動
回路の一例である。シフトレジスタセル８０は４つのト
ランジスタ８１〜８４と１つのプートストラツブ容量８
５より構成される。クロツクはφ１とφ２の２相であり
スタートパルスＳＰ入力により”１”電位が順次クロツ
クに同期して転送してゆく。各シフトレジスタの出力Ｄ
₁〜Ｄ_mがゲート線に入力されて、この結果図１２に示す
如く、順次各ゲート線を選択してゆく。シフトレジスタ
入力には入力トランスファゲートトランジスタ８１を用
いて、Ｔ₁〜Ｔ_Nに一蓄えてからブートストラツプ容量に
より、Ｄ₁〜Ｄｍに”１”を書き込む。もしこのトラン
スファゲートを用いないと、Ｄ₁とＴ₂，Ｄ₂とＴ，・・
と短絡され、ブートストラツプ容量をゲート線容量ＣＧ
ｉよりずつと大きくする必要があり、パターンが大きな
って、歩留りを低下させる。

【００３６】又Ｄ₁〜Ｄ_mの”１”に書き込まれた後”
０”に放電するためにはトランジスタ８４にＴ₃を接続
するのみでよいが、このシフトレジスタが低周波て動作
する場合、わずかのリークに対しても動作不良となるの
で、歩留りを向上させ、動作を安定化させるえめに電位
固定トランジスタ８３を追加して、クロックの半周期毎
に”０”レベルにリフレツシユしてやる。

【００３７】図１３は本発明によるデータ線側の駆動回
路の一例てある。シフトレジスタセル８６はブートスト
ラツプ容量８８と動作に必要なトランジスタ８９、９１
と後述するシフトレジスタ選択のためのリセツトトラン
ジスタ９０より構成され、初段へは入力ゲート８７を介
してスタートパルスＳＰを印加する。又各シフトレジス
タ出力８１〜ＳｍはサンプルホールドトランジスタＨ₁
〜Ｈ_mに入力され、走査信号に同期してビデオ入力Ｖ、
Ｓ（映像信号又はデータ書き込み信号）をデータ線に寄
生する容量Ｃ_D1〜Ｃ_Dmにサンプルホールドさせる。デー
タ線側駆動回路は一走査線内で全ての処理を行ったため
高速であり、リーク電流の考慮は余りしなくてよいが、
逆に高速動作を確保することと、高速のために増大する
消費電力を押えることを考慮する必要がある。

【００３８】このシフトレジスタはｍビット中１ビット
しか”１”になつていないのでクロック以外での電力消
費は少ない。又サンプル・ホールドトランジスタＨ₁〜
Ｈ_mかなりの高速スイツチングが要求されるが、そのゲ
ート入力にはプートストラツプ動作により、図１４に示
す如くクロツク信号の２倍近い振幅で印加されるので、
非常に高速でスイツチングできるとう利点がある。

【００３９】図１５はこれらを実際にアクティブ・マト
リックス基板に配置した場合を示している。データ側シ
フトレジスタ９０、９１と及び最終段の帰還信号を形成
するダミーセル９４・、９５とサンプルホールド用トラ
ンジスタＨ１〜Ｈｍがあり上下対照に配列される。又ゲ
ート側シフトレジスク９２・９３とダミー９６、９７は
左右対称に配置される。本来周辺回路は両側対照でな
く、片方のみでよいが、歩留を考慮してシフトレジスタ
列を複数用意する。当然４列でも、８列でもよいが、こ
こでは２列の例を示す。

【００４０】図１５に示した駆動回路を本発明の如くシ
リコン薄膜を用いたトランジスタで形成することにより
次の利点がある。まず特にデータ線側はクロツク周波数
が数ＭＨｚと高いのでシフトレジスタの内部消費電力よ
りクロックラインの寄生容量で消費する分が大きい。特
にパルクシリコンではクロックラインの配線容量と、基
板との接合容量が１０ＯＰＦ以上もありクロツクのスピ
ードを低下させ、１０ｍＡ以上の電力消費となる。とこ
ろが本発明の如く絶縁性基板上ではこの寄生容量が数Ｐ
Ｆであり、消費電力を極端に低減化できると共に、スピ
ードも向上する。次にパルクシリコンでは例えば図１１
のトランジスタ８２のソース量電位が上がるとバツクゲ
ート効果によりシキイ値が上昇してしまう。この結果必
要な信号電つを得るためにはトランジスタ８２のゲート
Ｔ１の電圧を高くする必要があり、結局クロツクの信号
レベルを大きくするか、ブートストラツプ容量８５の面
積をかなり大さくする。ところが、本発明の構造ではト
ランジスタのサブストレートがフローテインクとなり、
従つてバツクゲート効果はな〈従つて、クロック振幅は
小さくてよいので消費電力が下がり又ブートストラツプ
容客量は小さくてよい小面積で実現できる。本発明の周
辺駆動回路におけるブートストラップ容量は電荷保持用
のコンデンサと異なり、基本的にはトランジスタを形成
するゲートとチャネル間の絶縁膜を用いる。これはブー
トストラップ容量は上電極であるゲート電圧により電極
間容量が可変である必要があり、そのため容量の下電極
は低濃度、又はノンドーブのシリコン膜とする。

【００４１】このように絶縁性基板上にシリコン薄膜を
用いてアクテイブマトリツクスのセル部と、周辺駆動部
を同時に形成すると結線が楽になり、全体のコストが下
げられる。又周辺駆動回路は図１１、図１３の如く非反
転型のレイショレスーシフトレジスタて構成したこと
と、寄生容量がずつと低くなることと等考慮すると、全
体の消費電力の低減化が可能であり、同時に歩留り向
上、コストの低減化が実現できる。

【００４２】

【発明の効果】以上述べたように、本発明は、透明ガラ
ス基板上にシリコン薄膜を用いてアクティブマトリクス
の画素電極に接続された薄膜トランジスタを構成するシ
リコン薄膜が、その後レーザービームあるいは電子ビー
ムを基板全体に照射することによってアニールされるの
で、シリコンの隅々までレーザービームあるいは電子ビ
ームをあてることができ、シリコン層のグレインを均一
に成長させることができる。このことによって、画素電
極に接続される薄膜トランジスタの特性をそろえること
ができる。

【００４３】また、透明ガラス基板全体にレーザービー
ムあるいは電子ビームを照射することにより、基板全体
が均一に加熱され、熱によるガラス基板のゆがみ、そ
り、変形等の影響を防ぐことができるという効果を有す
る。

【００４４】さらに上記のように、ガラス基板のゆが
み、そり、変形等の影響を防ぐことができるので、レー
ザービームあるいは電子ビームが照射された透明ガラス
基板と対向基板との張り合わせる際、アライメントずれ
を防ぐことができる。

【図面の簡単な説明】

【図２】バルクシリコンを用いたセルの平面図。

【図３】本発明の第１の実施例のセル図。

【図４】（Ａ）、（Ｂ）はその平面図と、断面図。

【図５】（Ａ）、（Ｂ）、（Ｃ）はその製造工程を示す
図。

【図６】シリコン薄膜の特性を示す図。

【図７】シリコン薄膜の特性を示す図。

【図８】（Ａ）、（Ｂ）は本発明の第２の実施例のセル
構成図。

【図９】本発明の第３の実施例のセル構成図。