JPH09121121A - 数値制御型発振器 - Google Patents
数値制御型発振器Info
- Publication number
- JPH09121121A JPH09121121A JP15484196A JP15484196A JPH09121121A JP H09121121 A JPH09121121 A JP H09121121A JP 15484196 A JP15484196 A JP 15484196A JP 15484196 A JP15484196 A JP 15484196A JP H09121121 A JPH09121121 A JP H09121121A
- Authority
- JP
- Japan
- Prior art keywords
- address
- frequency
- value
- output
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 回路規模を増大させることなく、周波数精度
の向上を図れる数値制御型発生器を提供する。 【解決手段】 与えられたアドレス信号に基づいて波形
データを発生する波形ＲＯＭ６を設ける。アドレスレジ
スタ４から、波形ＲＯＭ６にアドレスを与え、波形ＲＯ
Ｍ６から発振出力を得る。設定値として、ＮとＬとが設
定され、設定値Ｎに基づいてアドレスを歩進させる。そ
して、設定値Ｌを累積し、設定値Ｌが所定数に達した
ら、（Ｎ＋１）に基づいて、アドレスを歩進させる。
の向上を図れる数値制御型発生器を提供する。 【解決手段】 与えられたアドレス信号に基づいて波形
データを発生する波形ＲＯＭ６を設ける。アドレスレジ
スタ４から、波形ＲＯＭ６にアドレスを与え、波形ＲＯ
Ｍ６から発振出力を得る。設定値として、ＮとＬとが設
定され、設定値Ｎに基づいてアドレスを歩進させる。そ
して、設定値Ｌを累積し、設定値Ｌが所定数に達した
ら、（Ｎ＋１）に基づいて、アドレスを歩進させる。
Description
【０００１】
【発明の属する技術分野】この発明は、特に、設定デー
タに応じて発振周波数が制御される数値制御型発振器に
関する。
タに応じて発振周波数が制御される数値制御型発振器に
関する。
【０００２】
【従来の技術】数値制御型発振器は、設定データに応じ
て発振周波数が制御される発振器である。このような数
値制御型発振器は、例えば通信衛星を介して送られてき
た信号の搬送波に同期した信号を形成する場合に用いら
れる。
て発振周波数が制御される発振器である。このような数
値制御型発振器は、例えば通信衛星を介して送られてき
た信号の搬送波に同期した信号を形成する場合に用いら
れる。
【０００３】つまり、図３において、アンテナ４１で通
信衛星からの電波が受信される。この通信衛星から送ら
れてくる信号は、ドップラー効果により、その搬送波周
波数が変動することがある。この受信信号は、アンテナ
４１の近傍に配設されたコンバータ４２で所定周波数に
変換される。そして、このコンバータ４２からの信号が
ダウンコンバータ４３に供給される。ダウンコンバータ
４３でこの信号が数ＭＨｚの所定周波数の中間周波信号
に変換される。
信衛星からの電波が受信される。この通信衛星から送ら
れてくる信号は、ドップラー効果により、その搬送波周
波数が変動することがある。この受信信号は、アンテナ
４１の近傍に配設されたコンバータ４２で所定周波数に
変換される。そして、このコンバータ４２からの信号が
ダウンコンバータ４３に供給される。ダウンコンバータ
４３でこの信号が数ＭＨｚの所定周波数の中間周波信号
に変換される。
【０００４】ダウンコンバータ４３の出力が位相比較回
路４４に供給される。また、数値制御型発振器４５の出
力が位相比較回路４４に供給される。位相比較回路４４
で、ダウンコンバータ４３からの搬送波と数値制御型発
振器４５の出力信号との位相比較がなされ、この位相比
較出力がローパスフィルタ４６を介してＡ／Ｄコンバー
タ４７に供給される。Ａ／Ｄコンバータ４７の出力が数
値制御型発振器４５に供給される。このＡ／Ｄコンバー
タ４７の出力データに応じて、数値制御型発振器４５の
発振周波数が制御される。これにより、数値制御型発振
器４５からは、搬送波周波数に同期した信号を得ること
ができる。
路４４に供給される。また、数値制御型発振器４５の出
力が位相比較回路４４に供給される。位相比較回路４４
で、ダウンコンバータ４３からの搬送波と数値制御型発
振器４５の出力信号との位相比較がなされ、この位相比
較出力がローパスフィルタ４６を介してＡ／Ｄコンバー
タ４７に供給される。Ａ／Ｄコンバータ４７の出力が数
値制御型発振器４５に供給される。このＡ／Ｄコンバー
タ４７の出力データに応じて、数値制御型発振器４５の
発振周波数が制御される。これにより、数値制御型発振
器４５からは、搬送波周波数に同期した信号を得ること
ができる。
【０００５】図４は、このようなＰＬＬ回路に用いられ
る従来の数値制御型発振器の構成を示すものである。
る従来の数値制御型発振器の構成を示すものである。
【０００６】図４において、５１は周波数を設定するた
めのコントローラである。コントローラ５１には、周波
数設定値Ｎが与えられる。この周波数設定値Ｎが周波数
設定レジスタ５２に供給される。
めのコントローラである。コントローラ５１には、周波
数設定値Ｎが与えられる。この周波数設定値Ｎが周波数
設定レジスタ５２に供給される。
【０００７】周波数設定レジスタ５２の出力が加算器５
３に供給される。加算器５３の出力がアドレスレジスタ
５４に供給される。アドレスレジスタ５４の出力が加算
器５３に供給される。
３に供給される。加算器５３の出力がアドレスレジスタ
５４に供給される。アドレスレジスタ５４の出力が加算
器５３に供給される。
【０００８】アドレスレジスタ５４には、クロック発生
回路５５から周波数ＦC のクロックが供給される。加算
器５３及びアドレスレジスタ５４で、周波数設定レジス
タ５２の出力が順次累積される。
回路５５から周波数ＦC のクロックが供給される。加算
器５３及びアドレスレジスタ５４で、周波数設定レジス
タ５２の出力が順次累積される。
【０００９】アドレスレジスタ５４の出力が波形発生Ｒ
ＯＭ５６のアドレスに供給される。波形発生ＲＯＭ５６
には、例えば２i のアドレスに対して１周期分の波形デ
ータが蓄えられる。
ＯＭ５６のアドレスに供給される。波形発生ＲＯＭ５６
には、例えば２i のアドレスに対して１周期分の波形デ
ータが蓄えられる。
【００１０】波形発生ＲＯＭ５６からは、アドレスレジ
スタ５４からのアドレスに従って、波形データが出力さ
れる。この波形発生ＲＯＭ５６の出力がＤ／Ａコンバー
タ５７に供給される。Ｄ／Ａコンバータ５７で、波形整
形ＲＯＭ５６からの波形データがアナログ波形に変換さ
れる。このアナログ波形が出力端子５８から出力され
る。
スタ５４からのアドレスに従って、波形データが出力さ
れる。この波形発生ＲＯＭ５６の出力がＤ／Ａコンバー
タ５７に供給される。Ｄ／Ａコンバータ５７で、波形整
形ＲＯＭ５６からの波形データがアナログ波形に変換さ
れる。このアナログ波形が出力端子５８から出力され
る。
【００１１】周波数設定値がＮの時には、アドレスレジ
スタ５４から発生されるアドレスＡk は、加算器５３及
びアドレスレジスタ５４により、周波数設定値Ｎ毎にク
ロックＦc で、進められる。アドレスＡk が２i まで進
められると１周期分の信号が発生されるので、アドレス
Ａk が２i まで進められる時間が出力端子５８から出力
される発振出力の周期に対応する。この周期Ｔnco は、
スタ５４から発生されるアドレスＡk は、加算器５３及
びアドレスレジスタ５４により、周波数設定値Ｎ毎にク
ロックＦc で、進められる。アドレスＡk が２i まで進
められると１周期分の信号が発生されるので、アドレス
Ａk が２i まで進められる時間が出力端子５８から出力
される発振出力の周期に対応する。この周期Ｔnco は、
【数１】 となる。
【００１２】したがって、発振周波数ＦNCO は、 ＦNCO ＝Ｆc （Ｎ／２i ） となる。故に、従来の数値制御型発振器の周波数精度△
ＦNCO は、 △ＦNCO ＝Ｆc ×（１／２i ） となる。
ＦNCO は、 △ＦNCO ＝Ｆc ×（１／２i ） となる。
【００１３】
【発明が解決しようとする課題】このように、従来の数
値制御型発振器では、発振周波数の精度が △ＦNCO ＝Ｆc ×（１／２i ） となる。上式より、発振周波精度を向上させるために
は、クロックの発振周波数Ｆc を高くするか、アドレス
のビット数ｉを増加させれば良いことになる。
値制御型発振器では、発振周波数の精度が △ＦNCO ＝Ｆc ×（１／２i ） となる。上式より、発振周波精度を向上させるために
は、クロックの発振周波数Ｆc を高くするか、アドレス
のビット数ｉを増加させれば良いことになる。
【００１４】ところが、クロックの周波数Ｆc を高くす
ると、設定値Ｎを高速で累積しなければならなくなり、
加算器５３での遅延時間を短くしなければならなくな
る。ところが、加算器５３の遅延時間の短縮には、限界
がある。また、アドレスのビット数ｉを増加させると、
これに伴って回路が増大する。
ると、設定値Ｎを高速で累積しなければならなくなり、
加算器５３での遅延時間を短くしなければならなくな
る。ところが、加算器５３の遅延時間の短縮には、限界
がある。また、アドレスのビット数ｉを増加させると、
これに伴って回路が増大する。
【００１５】したがって、この発明の目的は、回路規模
を増大させることなく、周波数精度の向上を図れる数値
制御型発生器を提供することにある。
を増大させることなく、周波数精度の向上を図れる数値
制御型発生器を提供することにある。
【００１６】
【課題を解決するための手段】この発明は、与えられた
アドレス信号に基づいて波形データを発生する波形デー
タ発生手段と、波形データ発生手段に対するアドレスを
発生するアドレス発生手段とを備え、アドレス発生手段
には、第１の設定値と第２の設定値とが設定され、第１
の設定値に基づいてアドレスが歩進されると共に、第２
の設定値に基づく間隔毎に、歩進されるアドレスが所定
値変化され、第１の設定値及び上記第２の設定値に基づ
いて発振周波数が制御されるようにしたことを特徴とす
る数値制御型発振器である。
アドレス信号に基づいて波形データを発生する波形デー
タ発生手段と、波形データ発生手段に対するアドレスを
発生するアドレス発生手段とを備え、アドレス発生手段
には、第１の設定値と第２の設定値とが設定され、第１
の設定値に基づいてアドレスが歩進されると共に、第２
の設定値に基づく間隔毎に、歩進されるアドレスが所定
値変化され、第１の設定値及び上記第２の設定値に基づ
いて発振周波数が制御されるようにしたことを特徴とす
る数値制御型発振器である。
【００１７】周波数設定値Ｌを累積し、この累積値Ｂが
所定の値Ｂmax 以上に達したら、周波数設定値Ｎを（Ｎ
＋１）にする処理を実行するコントローラ１が配設され
る。このため、周波数精度を高く設定できる。
所定の値Ｂmax 以上に達したら、周波数設定値Ｎを（Ｎ
＋１）にする処理を実行するコントローラ１が配設され
る。このため、周波数精度を高く設定できる。
【００１８】
【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図１は、この発明の一実施
例を示すものである。図１において、１は周波数を設定
するためのコントローラである。コントローラ１には、
周波数設定値Ｎ及びＬが与えられる。周波数設定値Ｎ
は、主たる発振周波数を設定するためのものである。周
波数設定値Ｌは、高精度の発振周波数を設定するための
ものである。周波数設定値Ｎは、周波数設定レジスタ２
に供給される。
て図面を参照して説明する。図１は、この発明の一実施
例を示すものである。図１において、１は周波数を設定
するためのコントローラである。コントローラ１には、
周波数設定値Ｎ及びＬが与えられる。周波数設定値Ｎ
は、主たる発振周波数を設定するためのものである。周
波数設定値Ｌは、高精度の発振周波数を設定するための
ものである。周波数設定値Ｎは、周波数設定レジスタ２
に供給される。
【００１９】コントローラ１には、Ｍ分周器９から割り
込み信号が与えられると、周波数設定値Ｌを累積し、こ
の累積値が所定の値に達したら、周波数設定値Ｎを（Ｎ
＋１）に設定する制御プログラムが設けられる。
込み信号が与えられると、周波数設定値Ｌを累積し、こ
の累積値が所定の値に達したら、周波数設定値Ｎを（Ｎ
＋１）に設定する制御プログラムが設けられる。
【００２０】すなわち、クロック発生回路５からは、周
波数ＦC のクロックが発生される。このクロックがＭ分
周器９を介してコントローラ１の割り込み端子に供給さ
れる。この信号がコントローラ１の割り込み端子に供給
されると、コントローラ１は、図２に示すような割り込
み処理を実行する。
波数ＦC のクロックが発生される。このクロックがＭ分
周器９を介してコントローラ１の割り込み端子に供給さ
れる。この信号がコントローラ１の割り込み端子に供給
されると、コントローラ１は、図２に示すような割り込
み処理を実行する。
【００２１】つまり、図２において、周波数設定値Ｌが
これまでの累積値Ｂと加算され、新たな累積値Ｂが求め
られる（ステップ１１）。なお、累積値Ｂは、初期状態
では０に設定される。
これまでの累積値Ｂと加算され、新たな累積値Ｂが求め
られる（ステップ１１）。なお、累積値Ｂは、初期状態
では０に設定される。
【００２２】求められた累積値Ｂが所定の最大値Ｂmax
に達したかどうかが判断される（ステップ１２）。
に達したかどうかが判断される（ステップ１２）。
【００２３】累積値Ｂが最大値Ｂmax 以下なら、周波数
設定レジスタ２に設定される周波数設定値がＮとされ
る。そして、通常処理ルーチンに復帰される。
設定レジスタ２に設定される周波数設定値がＮとされ
る。そして、通常処理ルーチンに復帰される。
【００２４】累積値Ｂが最大値Ｂmax 以上なら、累積値
Ｂから最大値Ｂmax が減算され、この値（Ｂ−Ｂmax ）
が新たな累積値Ｂとされる（ステップ１４）。
Ｂから最大値Ｂmax が減算され、この値（Ｂ−Ｂmax ）
が新たな累積値Ｂとされる（ステップ１４）。
【００２５】そして、周波数設定レジスタ２に設定され
る周波数設定値が（Ｎ＋１）とされ、通常処理ルーチン
に復帰される。
る周波数設定値が（Ｎ＋１）とされ、通常処理ルーチン
に復帰される。
【００２６】図１において、周波数設定レジスタ２の出
力が加算器３に供給される。加算器３の出力がアドレス
レジスタ４に供給される。アドレスレジスタ４の出力が
加算器３に供給される。
力が加算器３に供給される。加算器３の出力がアドレス
レジスタ４に供給される。アドレスレジスタ４の出力が
加算器３に供給される。
【００２７】アドレスレジスタ４には、クロック発生回
路５から周波数ＦC のクロックが供給される。加算器３
及びアドレスレジスタ４で、周波数設定レジスタ２の出
力が順次累積される。
路５から周波数ＦC のクロックが供給される。加算器３
及びアドレスレジスタ４で、周波数設定レジスタ２の出
力が順次累積される。
【００２８】アドレスレジスタ４の出力が波形発生ＲＯ
Ｍ６のアドレスに供給される。波形発生ＲＯＭ６には、
例えば２i のアドレスに対して１周期分の波形データが
蓄えられる。
Ｍ６のアドレスに供給される。波形発生ＲＯＭ６には、
例えば２i のアドレスに対して１周期分の波形データが
蓄えられる。
【００２９】波形発生ＲＯＭ６からは、アドレスレジス
タ４からのアドレスに従って、波形データが出力され
る。この波形発生ＲＯＭ６の出力がＤ／Ａコンバータ７
に供給される。Ｄ／Ａコンバータ７で、波形発生ＲＯＭ
６からの波形データがアナログ波形に変換される。この
アナログ波形が出力端子８から出力される。
タ４からのアドレスに従って、波形データが出力され
る。この波形発生ＲＯＭ６の出力がＤ／Ａコンバータ７
に供給される。Ｄ／Ａコンバータ７で、波形発生ＲＯＭ
６からの波形データがアナログ波形に変換される。この
アナログ波形が出力端子８から出力される。
【００３０】この発明の一実施例では、このように、Ｍ
分周器９からの出力毎に周波数設定値Ｌを累積し、この
累積値Ｂが所定の値Ｂmax に達したら、周波数設定値を
（Ｎ＋１）にするプログラムが設けられたコントローラ
１が配設される。このため、周波数精度を高く設定でき
る。
分周器９からの出力毎に周波数設定値Ｌを累積し、この
累積値Ｂが所定の値Ｂmax に達したら、周波数設定値を
（Ｎ＋１）にするプログラムが設けられたコントローラ
１が配設される。このため、周波数精度を高く設定でき
る。
【００３１】つまり、アドレスレジスタ４から発生され
るアドレスＡk は、加算器３及びアドレスレジスタ４に
より、周波数設定値Ｎ毎にクロックＦC で進められる。
これとともに、周波数設定値Ｌの累積値Ｂが所定の値Ｂ
max まで達する毎に、周波数設定値Ｎが（Ｎ＋１）に設
定される。
るアドレスＡk は、加算器３及びアドレスレジスタ４に
より、周波数設定値Ｎ毎にクロックＦC で進められる。
これとともに、周波数設定値Ｌの累積値Ｂが所定の値Ｂ
max まで達する毎に、周波数設定値Ｎが（Ｎ＋１）に設
定される。
【００３２】波形発生ＲＯＭ６には、２i のアドレスに
１周期分の波形データが蓄えられているので、アドレス
レジスタ４から発生されるアドレスＡk が２i まで進め
られる時間が波形発生ＲＯＭ６から出力される信号の周
期に対応する。
１周期分の波形データが蓄えられているので、アドレス
レジスタ４から発生されるアドレスＡk が２i まで進め
られる時間が波形発生ＲＯＭ６から出力される信号の周
期に対応する。
【００３３】したがって、出力端子８から出力される発
振出力の発振周波数ＦNCO は、
振出力の発振周波数ＦNCO は、
【数２】 となる。
【００３４】故に、周波数精度△ＦNCO の精度は、
【数３】 となる。
【００３５】
【発明の効果】この発明によれば、周波数設定値Ｌを累
積し、この累積値Ｂが所定の値Ｂmax以上に達したら、
周波数設定値Ｎを（Ｎ＋１）にする処理を実行するコン
トローラ１が配設される。このため、従来に比べて（１
／Ｂmax ）の周波数精度を得ることができ、回路規模を
増大させることなく、周波数精度を上げることができ
る。
積し、この累積値Ｂが所定の値Ｂmax以上に達したら、
周波数設定値Ｎを（Ｎ＋１）にする処理を実行するコン
トローラ１が配設される。このため、従来に比べて（１
／Ｂmax ）の周波数精度を得ることができ、回路規模を
増大させることなく、周波数精度を上げることができ
る。
【図面の簡単な説明】
【図１】この発明の一実施例のブロック図である。
【図２】この発明の一実施例の説明に用いるフローチャ
ートである。
ートである。
【図３】数値制御型発振器の説明に用いるブロック図で
ある。
ある。
【図４】従来の数値制御型発振器の一例のブロック図で
ある。
ある。
１：コントローラ、２：周波数設定レジスタ、３：加算
器、４：アドレスレジスタ、５：クロック発生回路
器、４：アドレスレジスタ、５：クロック発生回路
Claims (1)
- 【請求項１】 与えられたアドレス信号に基づいて波形
データを発生する波形データ発生手段と、 上記波形データ発生手段に対するアドレスを発生するア
ドレス発生手段とを備え、 上記アドレス発生手段には、第１の設定値と第２の設定
値とが設定され、 上記第１の設定値に基づいてアドレスが歩進されると共
に、上記第２の設定値に基づく間隔毎に、上記歩進され
るアドレスが所定値変化され、 上記第１の設定値及び上記第２の設定値に基づいて発振
周波数が制御されるようにしたことを特徴とする数値制
御型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15484196A JPH09121121A (ja) | 1996-05-27 | 1996-05-27 | 数値制御型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15484196A JPH09121121A (ja) | 1996-05-27 | 1996-05-27 | 数値制御型発振器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143087A Division JPH0437205A (ja) | 1990-05-31 | 1990-05-31 | 発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121121A true JPH09121121A (ja) | 1997-05-06 |
Family
ID=15593068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15484196A Pending JPH09121121A (ja) | 1996-05-27 | 1996-05-27 | 数値制御型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09121121A (ja) |
-
1996
- 1996-05-27 JP JP15484196A patent/JPH09121121A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JP3691310B2 (ja) | 周波数測定回路 | |
| JPS5931897B2 (ja) | 周波数合成装置 | |
| US6084441A (en) | Apparatus for and method of processing data | |
| US5153526A (en) | Numerical control type oscillator apparatus | |
| US4185247A (en) | Means for reducing spurious frequencies in a direct frequency synthesizer | |
| US5053982A (en) | Variable modulus digital synthesizer | |
| US20030210758A1 (en) | Recovered clock generator with high phase resolution and recovered clock generating method | |
| JPH0993126A (ja) | クロック発生器 | |
| US5907590A (en) | Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit | |
| JPH09121122A (ja) | 信号発生方法 | |
| JPH09130371A (ja) | 受信機 | |
| JP3250151B2 (ja) | ジッタ抑圧回路 | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| JP2002214323A (ja) | 基準周波数発生装置 | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0697789A (ja) | 移相回路 | |
| JP2002076888A (ja) | ディジタルプロセッシング位相同期ループ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JP2001024518A (ja) | パラレル／シリアル変換回路 | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| JP2870287B2 (ja) | 積算回路 | |
| JPH11355161A (ja) | 通信装置のクロック制御回路 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JPH07154150A (ja) | 分周比設定データ演算方式 |