JPH09162123A - 微結晶シリコン膜及び微結晶シリコン膜の作製方法及び光電変換装置及び光電変換装置の作製方法。 - Google Patents
微結晶シリコン膜及び微結晶シリコン膜の作製方法及び光電変換装置及び光電変換装置の作製方法。Info
- Publication number
- JPH09162123A JPH09162123A JP7345630A JP34563095A JPH09162123A JP H09162123 A JPH09162123 A JP H09162123A JP 7345630 A JP7345630 A JP 7345630A JP 34563095 A JP34563095 A JP 34563095A JP H09162123 A JPH09162123 A JP H09162123A
- Authority
- JP
- Japan
- Prior art keywords
- microcrystalline silicon
- silicon film
- film
- metal element
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
- H10F71/1224—The active layers comprising only Group IV materials comprising microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3446—Transition metal elements; Rare earth elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 プラズマＣＶＤ法により、高い成膜速度でも
って良質な微結晶シリコン膜を成膜する技術を提供す
る。 【構成】 容量結合型のプラズマＣＶＤ装置において、
珪素の結晶化を助長する金属元素を導入できるソースガ
スと珪化物気体と水素ガスとを用いて、微結晶珪素膜を
基板上に成膜する。この際、珪素の結晶化を助長する金
属元素の作用により、高い成膜速度を得ることができ
る。
って良質な微結晶シリコン膜を成膜する技術を提供す
る。 【構成】 容量結合型のプラズマＣＶＤ装置において、
珪素の結晶化を助長する金属元素を導入できるソースガ
スと珪化物気体と水素ガスとを用いて、微結晶珪素膜を
基板上に成膜する。この際、珪素の結晶化を助長する金
属元素の作用により、高い成膜速度を得ることができ
る。
Description
【０００１】
【産業上の利用分野】本明細書で開示する発明は、太陽
電池や薄膜トランジスタの構成材料に用いられる微結晶
シリコン膜、および微結晶シリコン膜の作製方法に関す
るものである。
電池や薄膜トランジスタの構成材料に用いられる微結晶
シリコン膜、および微結晶シリコン膜の作製方法に関す
るものである。
【０００２】
【従来の技術】従来より、非晶質シリコンと結晶シリコ
ンとの中間的な性質を示す材料として微結晶シリコンが
知られている。微結晶シリコンの作製方法は、例えば特
公平３−８１０２号公報や特開昭５７−６７０２０号公
報に示されているように、シランガスと水素ガスを用
い、この混合ガスをグロ─放電分解し、基板上に微結晶
シリコン膜を堆積させるプラズマＣＶＤ法が知られてい
る。この方法で微結晶シリコン膜を作製するには、被膜
が形成される反応空間に供給される前記混合ガスのシラ
ンガスに対する水素ガスの割合をを数十から数百倍にす
るとともに、高密度の電力を投入してグロー放電を発生
させることに特徴がある。またこの時、価電子制御を目
的として前記混合ガス中にジボランやフォスフィン等の
ガスを添加すると、ド─ピングが効率良く行われ、非晶
質シリコンでは実現できない高い電気伝導度を得ること
が可能となる。従って、微結晶シリコン膜は太陽電池や
薄膜トランジスタを構成するＰ型やＮ型に価電子制御さ
れたドープ層にしばしば適用されている。
ンとの中間的な性質を示す材料として微結晶シリコンが
知られている。微結晶シリコンの作製方法は、例えば特
公平３−８１０２号公報や特開昭５７−６７０２０号公
報に示されているように、シランガスと水素ガスを用
い、この混合ガスをグロ─放電分解し、基板上に微結晶
シリコン膜を堆積させるプラズマＣＶＤ法が知られてい
る。この方法で微結晶シリコン膜を作製するには、被膜
が形成される反応空間に供給される前記混合ガスのシラ
ンガスに対する水素ガスの割合をを数十から数百倍にす
るとともに、高密度の電力を投入してグロー放電を発生
させることに特徴がある。またこの時、価電子制御を目
的として前記混合ガス中にジボランやフォスフィン等の
ガスを添加すると、ド─ピングが効率良く行われ、非晶
質シリコンでは実現できない高い電気伝導度を得ること
が可能となる。従って、微結晶シリコン膜は太陽電池や
薄膜トランジスタを構成するＰ型やＮ型に価電子制御さ
れたドープ層にしばしば適用されている。
【０００３】
【発明が解決しようとする課題】微結晶シリコン膜の作
製においては、原料のシランガスが希釈されているの
で、成膜速度はシランガスの供給量でほぼ決まり、非晶
質シリコン膜の成膜速度に比べ低下してしまう。その成
膜速度は、およそ０．０１ｎｍ／ｓｅｃから０．１ｎｍ
／ｓｅｃの範囲である。この範囲以下の成膜速度では実
用的でなく、またこれ以上の成膜速度では微結晶シリコ
ン膜は形成されない。
製においては、原料のシランガスが希釈されているの
で、成膜速度はシランガスの供給量でほぼ決まり、非晶
質シリコン膜の成膜速度に比べ低下してしまう。その成
膜速度は、およそ０．０１ｎｍ／ｓｅｃから０．１ｎｍ
／ｓｅｃの範囲である。この範囲以下の成膜速度では実
用的でなく、またこれ以上の成膜速度では微結晶シリコ
ン膜は形成されない。
【０００４】成膜速度を速くするには、シランガスの濃
度を高めたり、投入放電電力を高めたりする技術が考え
られる。しかし、微結晶シリコン膜が形成される条件は
範囲が限られており、その条件から外れると形成される
膜の結晶粒径は小さくなってしまう。また、結晶密度が
低下して良質な微結晶シリコン膜を得ることが出来なく
なってしまう。
度を高めたり、投入放電電力を高めたりする技術が考え
られる。しかし、微結晶シリコン膜が形成される条件は
範囲が限られており、その条件から外れると形成される
膜の結晶粒径は小さくなってしまう。また、結晶密度が
低下して良質な微結晶シリコン膜を得ることが出来なく
なってしまう。
【０００５】また、微結晶シリコン膜は成膜時にジボラ
ンやポスフィン等のド─ピングガスを同時に添加するこ
とで、価電子制御が可能となりＰ型やＮ型の導電性の膜
を得ることができるが、これらド─ピングガスの内、特
にジボランを添加した場合には、微結晶化がなされにく
いという経験的な事実がある。
ンやポスフィン等のド─ピングガスを同時に添加するこ
とで、価電子制御が可能となりＰ型やＮ型の導電性の膜
を得ることができるが、これらド─ピングガスの内、特
にジボランを添加した場合には、微結晶化がなされにく
いという経験的な事実がある。
【０００６】微結晶シリコン膜はしばしば太陽電池のＰ
型層やＮ型層として応用されているが、通常その厚さは
光吸収損失を低減させる目的から、１０ｎｍから厚くて
も５０ｎｍ程度とされていた。しかし、このような膜厚
の場合、微結晶シリコン膜は下地の材料との相互作用に
より、微結晶化が十分成されないことが問題となる。
型層やＮ型層として応用されているが、通常その厚さは
光吸収損失を低減させる目的から、１０ｎｍから厚くて
も５０ｎｍ程度とされていた。しかし、このような膜厚
の場合、微結晶シリコン膜は下地の材料との相互作用に
より、微結晶化が十分成されないことが問題となる。
【０００７】例えば、ＰＩＮ接合を有する太陽電池を作
製する場合には、Ｉ型の非晶質シリコン膜上に１０ｎｍ
程度のＰ型層を堆積して、いわゆるヘテロ接合を形成す
るわけであるが、非晶質膜上に微結晶の膜を堆積する
と、格子歪みが発生し、堆積初期段階の領域は十分に微
結晶化せず非晶質成分が支配的となってしまう。従っ
て、従来技術によって作製さた太陽電池の微結晶シリコ
ン層は必ずしも十分な特性を有してはいなかった。
製する場合には、Ｉ型の非晶質シリコン膜上に１０ｎｍ
程度のＰ型層を堆積して、いわゆるヘテロ接合を形成す
るわけであるが、非晶質膜上に微結晶の膜を堆積する
と、格子歪みが発生し、堆積初期段階の領域は十分に微
結晶化せず非晶質成分が支配的となってしまう。従っ
て、従来技術によって作製さた太陽電池の微結晶シリコ
ン層は必ずしも十分な特性を有してはいなかった。
【０００８】また、ＰＩＮ接合のすべてを微結晶シリコ
ンで作製する太陽電池も作製可能ではあるが、微結晶シ
リコン膜の光学的特性との関係から、Ｉ型層の膜厚は少
なくとも１０００ｎｍ程度好ましくはそれ以上必要とさ
れる。しかし、そもそも微結晶シリコン膜の成膜速度が
遅いのでこのような構成は実用的ではない。例えば、微
結晶シリコン膜の代表的な成膜速度である０．０３ｎｍ
／ｓｅｃの成膜条件を使用した場合、１０００ｎｍの厚
さの膜を堆積するためには９時間以上の時間が必要とな
ってしまいその実用性は大きく低下する。
ンで作製する太陽電池も作製可能ではあるが、微結晶シ
リコン膜の光学的特性との関係から、Ｉ型層の膜厚は少
なくとも１０００ｎｍ程度好ましくはそれ以上必要とさ
れる。しかし、そもそも微結晶シリコン膜の成膜速度が
遅いのでこのような構成は実用的ではない。例えば、微
結晶シリコン膜の代表的な成膜速度である０．０３ｎｍ
／ｓｅｃの成膜条件を使用した場合、１０００ｎｍの厚
さの膜を堆積するためには９時間以上の時間が必要とな
ってしまいその実用性は大きく低下する。
【０００９】従って、上記の課題を解決するために、本
明細書で開示する発明では、結晶性の優れた良質な微結
晶シリコン膜を作製すると共に、微結晶シリコン膜の成
膜速度の向上を課題とる。また、本明細書で開示する発
明では、太陽電池のＰ型層やＮ型層、または薄膜トラン
ジスタ等の薄膜素子において結晶性の良好な微結晶シリ
コン膜を作製することを課題とする。
明細書で開示する発明では、結晶性の優れた良質な微結
晶シリコン膜を作製すると共に、微結晶シリコン膜の成
膜速度の向上を課題とる。また、本明細書で開示する発
明では、太陽電池のＰ型層やＮ型層、または薄膜トラン
ジスタ等の薄膜素子において結晶性の良好な微結晶シリ
コン膜を作製することを課題とする。
【００１０】
【課題を解決するための手段】本明細書で開示する発明
は、上記課題を解決するための手段として、従来のプラ
ズマＣＶＤ法を用い、従来以上の良質な微結晶シリコン
膜を作製する為に、膜の微結晶化を促進させる手段とし
て、成膜時に珪素の結晶化を助長する金属元素を添加す
る。
は、上記課題を解決するための手段として、従来のプラ
ズマＣＶＤ法を用い、従来以上の良質な微結晶シリコン
膜を作製する為に、膜の微結晶化を促進させる手段とし
て、成膜時に珪素の結晶化を助長する金属元素を添加す
る。
【００１１】上記金属元素としては、Ｆｅ、Ｃｏ、Ｎ
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素を利用すること
ができる。特にＮｉを利用することはその効果の高さと
再現性の高さとから非常に好ましいものとなる。
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素を利用すること
ができる。特にＮｉを利用することはその効果の高さと
再現性の高さとから非常に好ましいものとなる。
【００１２】上記の金属元素を利用することにより、微
結晶化が容易に進行し、さらに成膜速度を向上させるこ
とができる。その結果、１０ｎｍ程度の薄膜においても
結晶性の優れた良質な微結晶シリコン膜を得ることがで
きる。
結晶化が容易に進行し、さらに成膜速度を向上させるこ
とができる。その結果、１０ｎｍ程度の薄膜においても
結晶性の優れた良質な微結晶シリコン膜を得ることがで
きる。
【００１３】金属元素としてニッケルを利用する場合、
ニッケルを主成分とする化合物の気体を従来のプラズマ
ＣＶＤ法の技術を使用して、原料ガス中に同時に添加す
ることで、堆積される膜中に添加する。その濃度は５×
１０16ｃｍ-3〜５×１０19ｃｍ-3の濃度が適当である。
この濃度範囲よりも少ない場合は、顕著な効果は観測さ
れず、また多い場合には膜の特性はかえって悪化する。
ニッケルを主成分とする化合物の気体を従来のプラズマ
ＣＶＤ法の技術を使用して、原料ガス中に同時に添加す
ることで、堆積される膜中に添加する。その濃度は５×
１０16ｃｍ-3〜５×１０19ｃｍ-3の濃度が適当である。
この濃度範囲よりも少ない場合は、顕著な効果は観測さ
れず、また多い場合には膜の特性はかえって悪化する。
【００１４】また、ニッケルを添加するための、他の方
法としては、やはり同様に従来のプラズマＣＶＤ法を基
本として、さらにグロ─放電が形成される空間にニッケ
ル等の金属元素によるフィラメントを設け、成膜中に高
温に加熱することで、膜中に添加することも可能であ
る。
法としては、やはり同様に従来のプラズマＣＶＤ法を基
本として、さらにグロ─放電が形成される空間にニッケ
ル等の金属元素によるフィラメントを設け、成膜中に高
温に加熱することで、膜中に添加することも可能であ
る。
【００１５】本明細書で開示する発明は、一般に称され
る太陽電池のみではなく、原理的には同様な機能を有す
る光電変換装置、即ち、光を電気エネルギーに変換する
機能を有する光センサー等の光電変換装置に利用するこ
とができる。
る太陽電池のみではなく、原理的には同様な機能を有す
る光電変換装置、即ち、光を電気エネルギーに変換する
機能を有する光センサー等の光電変換装置に利用するこ
とができる。
【００１６】
【作用】微結晶シリコン膜をプラズマＣＶＤ法で堆積す
る時、反応ガス中にシリコンの微結晶化を促進する金属
元素を同時に添加することにより、当該金属元素が結晶
成長の核となり、当該金属元素が添加されない場合に比
べ微結晶化が容易に進行する。さらに微結晶化は堆積さ
れた膜の初期の極めて薄い段階から起こる。そして金属
元素が結晶成長の核となることにより、微結晶シリコン
膜の成膜速度を速くすることが容易となる。
る時、反応ガス中にシリコンの微結晶化を促進する金属
元素を同時に添加することにより、当該金属元素が結晶
成長の核となり、当該金属元素が添加されない場合に比
べ微結晶化が容易に進行する。さらに微結晶化は堆積さ
れた膜の初期の極めて薄い段階から起こる。そして金属
元素が結晶成長の核となることにより、微結晶シリコン
膜の成膜速度を速くすることが容易となる。
【００１７】結晶性が向上することは、膜の電気的特性
に対し、例えばＰ型やＮ型に価電子制御された膜では、
ドーピングが効果的になされ、従来よりも低抵抗の膜の
作製が可能となる。さらに従来の膜と同程度の電気的特
性がより薄い膜厚で実現できる。
に対し、例えばＰ型やＮ型に価電子制御された膜では、
ドーピングが効果的になされ、従来よりも低抵抗の膜の
作製が可能となる。さらに従来の膜と同程度の電気的特
性がより薄い膜厚で実現できる。
【００１８】さらにこのような特徴は、太陽電池のＰ型
層やＮ型層として使用される微結晶シリコン膜に対して
効果的に作用する。通常これらのド─プ層は１０ｎｍか
らせいぜい５０ｎｍの厚さで形成されるが、このような
厚さでは従来十分結晶化しなかったのに対し、本明細書
で開示する発明の方法に従えば、結晶性が大きく改善さ
れる。このような効果により、太陽電池の光入射側に形
成されるＰ型またはＮ型の微結晶シリコン層に対しては
その厚さを十分薄くすることが可能となる。
層やＮ型層として使用される微結晶シリコン膜に対して
効果的に作用する。通常これらのド─プ層は１０ｎｍか
らせいぜい５０ｎｍの厚さで形成されるが、このような
厚さでは従来十分結晶化しなかったのに対し、本明細書
で開示する発明の方法に従えば、結晶性が大きく改善さ
れる。このような効果により、太陽電池の光入射側に形
成されるＰ型またはＮ型の微結晶シリコン層に対しては
その厚さを十分薄くすることが可能となる。
【００１９】
〔実施例１〕本実施例は、微結晶シリコン膜をガラス基
板上に作製する例について示す。ここでは微結晶シリコ
ン膜を作製するための装置として、図１に示す従来から
良く知られた容量結合型のプラズマＣＶＤ装置を利用す
る。
板上に作製する例について示す。ここでは微結晶シリコ
ン膜を作製するための装置として、図１に示す従来から
良く知られた容量結合型のプラズマＣＶＤ装置を利用す
る。
【００２０】なお微結晶シリコン膜を作製するための装
置としては、誘導結合型の装置やマイクロ波ＣＶＤ装置
やＥＣＲ−ＣＶＤ装置を用いることも可能である。
置としては、誘導結合型の装置やマイクロ波ＣＶＤ装置
やＥＣＲ−ＣＶＤ装置を用いることも可能である。
【００２１】図１に示すプラズマＣＶＤ装置は反応室１
０１、真空排気手段１０２、ガス供給手段１０３、珪素
の結晶化を助長する金属元素の供給源１０８、グロー放
電発生手段１０４（高周波電源）、基板加熱手段１０５
（ヒーター電源）が設けられている。基板１０６はグロ
─放電発生手段１０４のアノ─ド電極側に設置され、基
板加熱手段１０５により室温から３００℃の温度に加熱
される。
０１、真空排気手段１０２、ガス供給手段１０３、珪素
の結晶化を助長する金属元素の供給源１０８、グロー放
電発生手段１０４（高周波電源）、基板加熱手段１０５
（ヒーター電源）が設けられている。基板１０６はグロ
─放電発生手段１０４のアノ─ド電極側に設置され、基
板加熱手段１０５により室温から３００℃の温度に加熱
される。
【００２２】グロー放電発生手段１０４（高周波電源）
から供給される電力は、通常13.56ＭＨｚの高周波が利
用される。しかし、さらに高い周波数を利用するのでも
よい。
から供給される電力は、通常13.56ＭＨｚの高周波が利
用される。しかし、さらに高い周波数を利用するのでも
よい。
【００２３】微結晶シリコン膜の作製に用いるガスは、
シランガスと水素ガスと金属元素となるニッケルのソー
スガスとを混合したものを用いる。ニッケルのソースガ
スとしては、ビスメチルシクロベンタジェニルニッケル
（以下Ｂｉｓ−Ｎｉと記す）を用いる。また、シランガ
スの替わりにジシランガスや四フッ化シリコンガス等を
用いることも可能である。さらに、ジボランやフォスフ
ィンを添加することでＰ型やＮ型の微結晶シリコン膜を
作製することも可能である。
シランガスと水素ガスと金属元素となるニッケルのソー
スガスとを混合したものを用いる。ニッケルのソースガ
スとしては、ビスメチルシクロベンタジェニルニッケル
（以下Ｂｉｓ−Ｎｉと記す）を用いる。また、シランガ
スの替わりにジシランガスや四フッ化シリコンガス等を
用いることも可能である。さらに、ジボランやフォスフ
ィンを添加することでＰ型やＮ型の微結晶シリコン膜を
作製することも可能である。
【００２４】微結晶シリコン膜の作製は、プラズマＣＶ
Ｄ法で通常行われるプロセスが適用可能であり、真空排
気、基板加熱、原料ガスの供給、グロー放電の発生とい
った工程により行われる。
Ｄ法で通常行われるプロセスが適用可能であり、真空排
気、基板加熱、原料ガスの供給、グロー放電の発生とい
った工程により行われる。
【００２５】Ｂｉｓ−Ｎｉは専用の容器に入れられ、反
応室に供給するために温度を約４０℃に加熱する。この
時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇであ
る。またＢｉｓ−Ｎｉの反応室への供給量を制御するた
めに、キャリアガスに水素を用いる。この水素は、前記
容器中の圧力を２ｋｇｆ／ｃｍ2 として、マスフローコ
ントローラーを介して反応室へ供給する。
応室に供給するために温度を約４０℃に加熱する。この
時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇであ
る。またＢｉｓ−Ｎｉの反応室への供給量を制御するた
めに、キャリアガスに水素を用いる。この水素は、前記
容器中の圧力を２ｋｇｆ／ｃｍ2 として、マスフローコ
ントローラーを介して反応室へ供給する。
【００２６】膜を堆積する基板にはコ─ニング社の＃７
０５９ガラス基板を用いる。基板１０６は接地されたア
ノード電極にセットする。成膜時の基板温度は８０℃〜
３００℃の範囲で行う。この基板温度は、好ましくは１
００℃〜１６０℃とする。
０５９ガラス基板を用いる。基板１０６は接地されたア
ノード電極にセットする。成膜時の基板温度は８０℃〜
３００℃の範囲で行う。この基板温度は、好ましくは１
００℃〜１６０℃とする。
【００２７】なお、基板の加熱温度を１００℃程度また
はそれ以下とすると、基板としてＰＥＴフィルムに代表
される樹脂材料を用いることができる。即ち、樹脂材料
上に本明細書で開示する微結晶シリコン膜を成膜するこ
とができる。
はそれ以下とすると、基板としてＰＥＴフィルムに代表
される樹脂材料を用いることができる。即ち、樹脂材料
上に本明細書で開示する微結晶シリコン膜を成膜するこ
とができる。
【００２８】反応ガスは純水素ガスを１００ＳＣＣＭ、
Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣ
ＣＭ、シランガスを５ＳＣＣＭ導入し、反応空間におけ
る圧力を０．１Ｔｏｒｒに保持する。
Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣ
ＣＭ、シランガスを５ＳＣＣＭ導入し、反応空間におけ
る圧力を０．１Ｔｏｒｒに保持する。
【００２９】Ｐ型やＮ型へのドーピングはシランガスに
対して０．２〜５％の割合でジボランガスやフォスフィ
ンガスを添加することで行うことができる。放電は通常
用いられる１３．５６ＭＨｚの高周波電源を用い、５０
Ｗの電力を投入して行う。
対して０．２〜５％の割合でジボランガスやフォスフィ
ンガスを添加することで行うことができる。放電は通常
用いられる１３．５６ＭＨｚの高周波電源を用い、５０
Ｗの電力を投入して行う。
【００３０】放電は９０分間行うことにより、５００ｎ
ｍの厚さの膜が得られる。従って、成膜速度は０．１２
ｎｍ／ｓｅｃとなる。これは従来の２倍から５倍の速度
であっる。
ｍの厚さの膜が得られる。従って、成膜速度は０．１２
ｎｍ／ｓｅｃとなる。これは従来の２倍から５倍の速度
であっる。
【００３１】以上のようにして、微結晶シリコン膜が作
製される。得られた膜の結晶性についてはラマン分光法
により調べると、結晶シリコンによる５２０ｃｍ-1のピ
ークと、非晶質シリコンに起因する４８０ｃｍ-1のピー
クの２つが観測され、この膜が微結晶シリコンであるこ
とが確認される。
製される。得られた膜の結晶性についてはラマン分光法
により調べると、結晶シリコンによる５２０ｃｍ-1のピ
ークと、非晶質シリコンに起因する４８０ｃｍ-1のピー
クの２つが観測され、この膜が微結晶シリコンであるこ
とが確認される。
【００３２】結晶性の良さはこの２つのピーク強度比を
とることにより比較することができる。本方法で得られ
た膜は１０：１の強度比が得られる。なお比較の為に測
定した従来の成膜法で得られた強度比は２：１から良く
ても７：１程度である。
とることにより比較することができる。本方法で得られ
た膜は１０：１の強度比が得られる。なお比較の為に測
定した従来の成膜法で得られた強度比は２：１から良く
ても７：１程度である。
【００３３】また膜中に取り込まれたニッケルの濃度を
２次イオン質量分析法により測定すると、膜の厚さ方向
に対して８×１０17cm-3のニッケルが含有していること
が観測された。
２次イオン質量分析法により測定すると、膜の厚さ方向
に対して８×１０17cm-3のニッケルが含有していること
が観測された。
【００３４】膜中に含まれるニッケルの濃度は５×１０
16ｃｍ-3〜５×１０19ｃｍ-3が好ましい。即ち、この範
囲以上の濃度では膜の微結晶性はかえって悪化する。ま
たこれ以下の濃度ではニッケル添加による効果は観測さ
れなかい。またその効果が顕著に小さいものとなる。
16ｃｍ-3〜５×１０19ｃｍ-3が好ましい。即ち、この範
囲以上の濃度では膜の微結晶性はかえって悪化する。ま
たこれ以下の濃度ではニッケル添加による効果は観測さ
れなかい。またその効果が顕著に小さいものとなる。
【００３５】またこのときニッケルのガスソースに含ま
れる炭素の存在も確認されるが、その濃度は６×１０18
cm-3である。これは、なにも添加されていない従来の微
結晶シリコン膜の２倍程度の値であり、膜の特性を損な
う濃度レベルではない。
れる炭素の存在も確認されるが、その濃度は６×１０18
cm-3である。これは、なにも添加されていない従来の微
結晶シリコン膜の２倍程度の値であり、膜の特性を損な
う濃度レベルではない。
【００３６】本実施例では微結晶シリコン膜をガラス基
板上に作製した例について示したが、このガラス基板上
に形成される微結晶シリコン膜は、太陽電池や薄膜トラ
ンジスタ等の薄膜素子に適用することが可能である。
板上に作製した例について示したが、このガラス基板上
に形成される微結晶シリコン膜は、太陽電池や薄膜トラ
ンジスタ等の薄膜素子に適用することが可能である。
【００３７】〔実施例２〕本実施例は、微結晶シリコン
膜の形成に際し、プラズマＣＶＤ法で成膜時にニッケル
を添加するためにニッケルフィラメントを用いた例につ
いて示す。この装置の構成を図２に示す。
膜の形成に際し、プラズマＣＶＤ法で成膜時にニッケル
を添加するためにニッケルフィラメントを用いた例につ
いて示す。この装置の構成を図２に示す。
【００３８】図２に示すのは、従来の容量結合型のプラ
ズマＣＶＤ装置のアノードとカソードの２つの電極間に
ニッケルフィラメントを設け、成膜時に電流を流し加熱
させて微量のニッケルの蒸気を放出させるものである。
ズマＣＶＤ装置のアノードとカソードの２つの電極間に
ニッケルフィラメントを設け、成膜時に電流を流し加熱
させて微量のニッケルの蒸気を放出させるものである。
【００３９】図２において、反応室２０１はロ─タリ─
ポンプ、タ─ボ分子ポンプを併用した排気手段２０２に
より真空排気される。ガラス基板２０６は基板加熱手段
２０５により加熱される。微結晶シリコン膜の作製にお
いて基板温度は８０℃〜３００℃の範囲で作製可能であ
るが、本実施例では１２０℃とする。
ポンプ、タ─ボ分子ポンプを併用した排気手段２０２に
より真空排気される。ガラス基板２０６は基板加熱手段
２０５により加熱される。微結晶シリコン膜の作製にお
いて基板温度は８０℃〜３００℃の範囲で作製可能であ
るが、本実施例では１２０℃とする。
【００４０】また水素ガスをガス導入手段２０３により
反応室２０１に導入し、排気手段２０２に設けられたコ
ンダクタンスバルブにより反応圧力を０．０１Ｔｏｒｒ
から１０Ｔｏｒｒの範囲で制御する。本実施例では代表
的な値として１．０Ｔｏｒｒとした。その状態でニッケ
ルフィラメント２０７に電流を流し加熱する。ニッケル
フィラメントは太さ１ｍｍのものを用いる。
反応室２０１に導入し、排気手段２０２に設けられたコ
ンダクタンスバルブにより反応圧力を０．０１Ｔｏｒｒ
から１０Ｔｏｒｒの範囲で制御する。本実施例では代表
的な値として１．０Ｔｏｒｒとした。その状態でニッケ
ルフィラメント２０７に電流を流し加熱する。ニッケル
フィラメントは太さ１ｍｍのものを用いる。
【００４１】ニッケルフィラメントの温度は電流により
制御し、色温度計を用いて温度測定をする。ニッケルフ
ィラメントの温度は、ニッケルの融点が１４５５℃であ
ることからそれ以下の温度が望ましく、７００℃から１
４００℃の範囲で制御する。但し、温度が低い場合には
ニッケルフィラメントの表面に膜の堆積が起こり、長時
間の使用は困難となる。フィラメントの温度が１３００
℃以上の場合にはやはり膜の堆積は起こるもののその傾
向は穏やかなものとなる。
制御し、色温度計を用いて温度測定をする。ニッケルフ
ィラメントの温度は、ニッケルの融点が１４５５℃であ
ることからそれ以下の温度が望ましく、７００℃から１
４００℃の範囲で制御する。但し、温度が低い場合には
ニッケルフィラメントの表面に膜の堆積が起こり、長時
間の使用は困難となる。フィラメントの温度が１３００
℃以上の場合にはやはり膜の堆積は起こるもののその傾
向は穏やかなものとなる。
【００４２】このことから、ニッケルフィラメントの温
度は１３５０℃程度が妥当であると判断される。この状
態でシランガスを導入し、放電発生手段２０５によりグ
ロ─放電を発生させ膜の堆積を行う。ガスの流量はシラ
ンガスが５ＳＣＣＭであり、水素ガスを２００ＳＣＣＭ
として１．０Ｔｏｒｒの圧力に制御する。放電電力は５
０Ｗの電力を投入する。成膜時間は９０分であり、５０
０ｎｍの厚さの膜が堆積される。
度は１３５０℃程度が妥当であると判断される。この状
態でシランガスを導入し、放電発生手段２０５によりグ
ロ─放電を発生させ膜の堆積を行う。ガスの流量はシラ
ンガスが５ＳＣＣＭであり、水素ガスを２００ＳＣＣＭ
として１．０Ｔｏｒｒの圧力に制御する。放電電力は５
０Ｗの電力を投入する。成膜時間は９０分であり、５０
０ｎｍの厚さの膜が堆積される。
【００４３】以上のようにして、微結晶シリコン膜が作
製される。この微結晶シリコン膜の結晶性について、ラ
マン分光法により調べところ結晶シリコンによる５２０
ｃｍ-1のピ─クと、非晶質シリコンに起因する４８０ｃ
ｍ-1の─クの２つが観測される。結晶性の良さは相対的
にこの２つのピーク強度比をとることにより比較するこ
とができる。ここでは、この２つのピーク強度比は１
０：１程度得られる。
製される。この微結晶シリコン膜の結晶性について、ラ
マン分光法により調べところ結晶シリコンによる５２０
ｃｍ-1のピ─クと、非晶質シリコンに起因する４８０ｃ
ｍ-1の─クの２つが観測される。結晶性の良さは相対的
にこの２つのピーク強度比をとることにより比較するこ
とができる。ここでは、この２つのピーク強度比は１
０：１程度得られる。
【００４４】比較のために測定した従来の成膜法で得ら
れた微結晶シリコン膜では、その強度比は２：１から良
くても７：１程度となる。
れた微結晶シリコン膜では、その強度比は２：１から良
くても７：１程度となる。
【００４５】また膜中に取り込まれたニッケルの濃度を
２次イオン質量分析法により測定しすると、膜の厚さ方
向に対して８×１０17cm-3のニッケルの濃度が観測され
る。膜中に含まれるニッケルの濃度は５×１０16ｃｍ-3
〜５×１０19ｃｍ-3が好ましく、この範囲以上の濃度で
は膜の微結晶性はかえって悪化し、またこれ以下の濃度
ではニッケル添加による効果が低いものとなる。
２次イオン質量分析法により測定しすると、膜の厚さ方
向に対して８×１０17cm-3のニッケルの濃度が観測され
る。膜中に含まれるニッケルの濃度は５×１０16ｃｍ-3
〜５×１０19ｃｍ-3が好ましく、この範囲以上の濃度で
は膜の微結晶性はかえって悪化し、またこれ以下の濃度
ではニッケル添加による効果が低いものとなる。
【００４６】ここでは、微結晶シリコン膜をガラス基板
上に作製した例について示したが、この技術はその他の
応用として太陽電池や薄膜トランジスタ等の薄膜素子に
適用することが可能である。
上に作製した例について示したが、この技術はその他の
応用として太陽電池や薄膜トランジスタ等の薄膜素子に
適用することが可能である。
【００４７】〔実施例３〕本実施例では、微結晶シリコ
ン膜を薄膜トランジスタに応用した例について示す。本
実施例ではトップゲート型の構造について示すが、ボト
ムゲート型の構造においても当然適用できるものであ
る。
ン膜を薄膜トランジスタに応用した例について示す。本
実施例ではトップゲート型の構造について示すが、ボト
ムゲート型の構造においても当然適用できるものであ
る。
【００４８】本実施例では薄膜トランジスタを作製する
基板３０１には安価なソーダガラスを用いる。このガラ
ス基板上に公知のプラズマＣＶＤ法でＩ型の非晶質シリ
コン膜３０２を２００ｎｍの厚さに形成する。そしてフ
ォトリソグラフィ─の技術を用いてアイランド状に形成
する。
基板３０１には安価なソーダガラスを用いる。このガラ
ス基板上に公知のプラズマＣＶＤ法でＩ型の非晶質シリ
コン膜３０２を２００ｎｍの厚さに形成する。そしてフ
ォトリソグラフィ─の技術を用いてアイランド状に形成
する。
【００４９】次に実施例１に示す方法を利用して、Ｎ型
の微結晶シリコン膜を全面に形成する。微結晶シリコン
膜の作製に用いたガスはシランガスと水素ガスと触媒元
素となるニッケルのソースガスとを混合したものであ
る。
の微結晶シリコン膜を全面に形成する。微結晶シリコン
膜の作製に用いたガスはシランガスと水素ガスと触媒元
素となるニッケルのソースガスとを混合したものであ
る。
【００５０】ニッケルのソースガスは、ビスメチルシク
ロベンタジェニルニッケル（以下Ｂｉｓ−Ｎｉと記す）
を用いる。また、シランガスの替わりにジシランガスや
四フッ化シリコンガス等を用いることも可能である。さ
らにフォスフィンをシランに対して１％添加しＮ型にド
─ピングする。
ロベンタジェニルニッケル（以下Ｂｉｓ−Ｎｉと記す）
を用いる。また、シランガスの替わりにジシランガスや
四フッ化シリコンガス等を用いることも可能である。さ
らにフォスフィンをシランに対して１％添加しＮ型にド
─ピングする。
【００５１】Ｂｉｓ−Ｎｉは専用の容器に入れられ、反
応室に供給するために温度を約４０℃に加熱する。この
ときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇと
なる。Ｂｉｓ−Ｎｉの反応室への供給量を制御するた
に、キャリアガスに水素を用いる。
応室に供給するために温度を約４０℃に加熱する。この
ときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇと
なる。Ｂｉｓ−Ｎｉの反応室への供給量を制御するた
に、キャリアガスに水素を用いる。
【００５２】成膜時の基板温度は８０℃〜３００℃の範
囲で制御する。この基板温度は、好ましくは１００℃〜
１６０℃とする。使用した反応ガスの供給量は純水素ガ
スを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された
水素ガスを１００ＳＣＣＭ、１％のフォスフィンが添加
されたシランガスを５ＳＣＣＭ導入する。反応圧力は、
０．１Ｔｏｒｒとする。
囲で制御する。この基板温度は、好ましくは１００℃〜
１６０℃とする。使用した反応ガスの供給量は純水素ガ
スを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された
水素ガスを１００ＳＣＣＭ、１％のフォスフィンが添加
されたシランガスを５ＳＣＣＭ導入する。反応圧力は、
０．１Ｔｏｒｒとする。
【００５３】放電は通常用いられる１３．５６ＭＨｚの
高周波電源を用い、５０Ｗの電力を投入して行う。堆積
する膜の厚さは５０ｎｍとする。そしてフォトリソグラ
フィーの技術を用いソース領域３０３、ドレイン領域３
０４を残すようにパターニングを行う。
高周波電源を用い、５０Ｗの電力を投入して行う。堆積
する膜の厚さは５０ｎｍとする。そしてフォトリソグラ
フィーの技術を用いソース領域３０３、ドレイン領域３
０４を残すようにパターニングを行う。
【００５４】次にゲイト絶縁膜３０５として酸化シリコ
ン膜をスパッタリング法により１００ｎｍの厚さに堆積
する。スパッタリングにはタ─ゲットとして純度９９．
９９％の酸化シリコンを用い、スパッタリング時の基板
温度は８０〜３００℃、例えば１５０℃とする。
ン膜をスパッタリング法により１００ｎｍの厚さに堆積
する。スパッタリングにはタ─ゲットとして純度９９．
９９％の酸化シリコンを用い、スパッタリング時の基板
温度は８０〜３００℃、例えば１５０℃とする。
【００５５】スパッタリング雰囲気は酸素とアルゴン
で、アルゴン／酸素＝０〜０．５、例えば０．１以下と
する。そしてソース、ドレイン領域にそれぞれコンタク
トホ─ルを形成し、ゲイト電極３０６、ソース電極３０
７、ドレイン電極３０８を金属材料、例えばＡｌや窒化
チタンとＡｌの多層膜により形成し、薄膜トランジスタ
を完成させる。
で、アルゴン／酸素＝０〜０．５、例えば０．１以下と
する。そしてソース、ドレイン領域にそれぞれコンタク
トホ─ルを形成し、ゲイト電極３０６、ソース電極３０
７、ドレイン電極３０８を金属材料、例えばＡｌや窒化
チタンとＡｌの多層膜により形成し、薄膜トランジスタ
を完成させる。
【００５６】〔実施例４〕本実施例は、微結晶シリコン
膜をＰＩＮ接合を有する太陽電池に応用した例について
示す。太陽電池の断面構造を図４に示す。太陽電池は、
基板４０１上に金属電極４０２、Ｎ型微結晶シリコン層
４０３、真性または実質的に真性な非晶質シリコン層４
０４、Ｐ型微結晶シリコン層４０５、透明電極４０６が
積層された構造となっている。基板４０１はソーダガラ
スやその他の材料としてステンレス等の金属板やプラス
チックフィルム等も適用できる。裏面電極４０２はアル
ミニウムや銀等の金属が好ましく、３０００Åの厚さに
形成する。
膜をＰＩＮ接合を有する太陽電池に応用した例について
示す。太陽電池の断面構造を図４に示す。太陽電池は、
基板４０１上に金属電極４０２、Ｎ型微結晶シリコン層
４０３、真性または実質的に真性な非晶質シリコン層４
０４、Ｐ型微結晶シリコン層４０５、透明電極４０６が
積層された構造となっている。基板４０１はソーダガラ
スやその他の材料としてステンレス等の金属板やプラス
チックフィルム等も適用できる。裏面電極４０２はアル
ミニウムや銀等の金属が好ましく、３０００Åの厚さに
形成する。
【００５７】さらにこのような金属上にクロムやステン
レス、または酸化亜鉛等の金属が数ｎｍの厚さで形成さ
れているとさらに良好な特性が得られる。
レス、または酸化亜鉛等の金属が数ｎｍの厚さで形成さ
れているとさらに良好な特性が得られる。
【００５８】ＰＩＮ層は従来のプラズマＣＶＤ装置を用
いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シ
リコン、Ｉ型非晶質シリコン、Ｐ型微結晶シリコンの順
で堆積する。それぞれの層の厚さは３０ｎｍ、５００ｎ
ｍ、１０ｎｍする。しかし、これらの膜厚は特に限定さ
れるものではない。微結晶シリコン膜の成膜にあたって
は微結晶化を促進するための触媒元素としてニッケルを
ガス中に添加する。ニッケルを効果的に添加するために
ビスメチルシクロベンタジェニルニッケル（以下Ｂｉｃ
−Ｎｉと記す）を用いる。
いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シ
リコン、Ｉ型非晶質シリコン、Ｐ型微結晶シリコンの順
で堆積する。それぞれの層の厚さは３０ｎｍ、５００ｎ
ｍ、１０ｎｍする。しかし、これらの膜厚は特に限定さ
れるものではない。微結晶シリコン膜の成膜にあたって
は微結晶化を促進するための触媒元素としてニッケルを
ガス中に添加する。ニッケルを効果的に添加するために
ビスメチルシクロベンタジェニルニッケル（以下Ｂｉｃ
−Ｎｉと記す）を用いる。
【００５９】Ｂｉｓ−Ｎｉは専用の容器に入れられ、反
応室に供給するために温度を約４０℃に加熱する。この
ときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇで
ある。Ｂｉｓ−Ｎｉの反応室への供給量を制御するた
に、キャリアガスに水素を用いる。前記容器中の水素の
圧力を２ｋｇｆ／ｃｍ2 として、マスフローコントロー
ラーを介して反応室へ供給する。
応室に供給するために温度を約４０℃に加熱する。この
ときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇで
ある。Ｂｉｓ−Ｎｉの反応室への供給量を制御するた
に、キャリアガスに水素を用いる。前記容器中の水素の
圧力を２ｋｇｆ／ｃｍ2 として、マスフローコントロー
ラーを介して反応室へ供給する。
【００６０】成膜時の基板温度は８０℃〜３００℃の範
囲で行う。この基板温度は、好ましくは１００℃〜１６
０℃とする。使用する反応ガスの供給量は純水素ガスを
１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素
ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジボラン
ガス、またＮ型層の場合にはフォスフィンガスを１％添
加したシランガスを５ＳＣＣＭ導入し１．０Ｔｏｒｒの
圧力に保持して行う。
囲で行う。この基板温度は、好ましくは１００℃〜１６
０℃とする。使用する反応ガスの供給量は純水素ガスを
１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素
ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジボラン
ガス、またＮ型層の場合にはフォスフィンガスを１％添
加したシランガスを５ＳＣＣＭ導入し１．０Ｔｏｒｒの
圧力に保持して行う。
【００６１】放電は通常用いられる１３．５６ＭＨｚの
高周波電源を用い、５０Ｗの電力を投入して行う。ま
た、Ｉ型の非晶質シリコン層は純シランガスを用い１．
０Ｔｏｒｒ、２０Ｗの条件で堆積する。最後に光入射側
の透明電極を公知のスパッタリング法を用いＩＴＯ膜を
６０ｎｍの厚さに成膜して太陽電池とする。
高周波電源を用い、５０Ｗの電力を投入して行う。ま
た、Ｉ型の非晶質シリコン層は純シランガスを用い１．
０Ｔｏｒｒ、２０Ｗの条件で堆積する。最後に光入射側
の透明電極を公知のスパッタリング法を用いＩＴＯ膜を
６０ｎｍの厚さに成膜して太陽電池とする。
【００６２】このようにして得られる、本明細書で開示
する微結晶シリコン膜を用いた太陽電池は、同じ構造で
作製した従来の太陽電池と比較して開放電圧が向上す
る。
する微結晶シリコン膜を用いた太陽電池は、同じ構造で
作製した従来の太陽電池と比較して開放電圧が向上す
る。
【００６３】例えば従来の太陽電池の開放電圧は０．８
６Ｖであったのに対し、本実施例の太陽電池では０．９
３Ｖが得られる。その結果従来に比べ変換効率が約８％
向上する。
６Ｖであったのに対し、本実施例の太陽電池では０．９
３Ｖが得られる。その結果従来に比べ変換効率が約８％
向上する。
【００６４】〔実施例５〕本実施例は、本明細書に開示
する微結晶シリコン膜をＰＩＮ接合を有する太陽電池に
応用した例について示す。太陽電池の断面構造を図４に
示す。太陽電池は、基板４０１上に金属電極４０２、Ｎ
型微結晶シリコン層４０３、真性微結晶シリコン層４０
４、Ｐ型微結晶シリコン層４０５、透明電極４０６が積
層された構造となっている。基板４０１はソ─ダガラス
やその他の材料としてステンレス等の金属板やプラスチ
ックフィルム等も適用できる。
する微結晶シリコン膜をＰＩＮ接合を有する太陽電池に
応用した例について示す。太陽電池の断面構造を図４に
示す。太陽電池は、基板４０１上に金属電極４０２、Ｎ
型微結晶シリコン層４０３、真性微結晶シリコン層４０
４、Ｐ型微結晶シリコン層４０５、透明電極４０６が積
層された構造となっている。基板４０１はソ─ダガラス
やその他の材料としてステンレス等の金属板やプラスチ
ックフィルム等も適用できる。
【００６５】裏面電極４０２はアルミニウムや銀等の金
属が好ましく、３０００Åの厚さに形成する。さらにこ
のような金属上にクロムやステンレス、または酸化亜鉛
等の金属が数ｎｍの厚さで形成されているとさらに良好
な特性が得られた。
属が好ましく、３０００Åの厚さに形成する。さらにこ
のような金属上にクロムやステンレス、または酸化亜鉛
等の金属が数ｎｍの厚さで形成されているとさらに良好
な特性が得られた。
【００６６】ＰＩＮ層は従来のプラズマＣＶＤ装置を用
いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シ
リコン、Ｉ型微結晶シリコン、Ｐ型微結晶シリコンの順
で堆積する。それぞれの層の厚さは３０ｎｍ、１０００
ｎｍ、１０ｎｍとする。なお、これらの膜厚は特に限定
されるものではない。
いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シ
リコン、Ｉ型微結晶シリコン、Ｐ型微結晶シリコンの順
で堆積する。それぞれの層の厚さは３０ｎｍ、１０００
ｎｍ、１０ｎｍとする。なお、これらの膜厚は特に限定
されるものではない。
【００６７】微結晶シリコン膜の成膜にあたっては微結
晶化を促進するための金属元素としてニッケルをガス中
に添加する。ニッケルを効果的に添加するためにビスメ
チルシクロベンタジェニルニッケル（以下Ｂｉｃ−Ｎｉ
と記す）を用いる。
晶化を促進するための金属元素としてニッケルをガス中
に添加する。ニッケルを効果的に添加するためにビスメ
チルシクロベンタジェニルニッケル（以下Ｂｉｃ−Ｎｉ
と記す）を用いる。
【００６８】Ｂｉｓ−Ｎｉは専用の容器に入れられ、反
応室に供給するために温度を約４０℃に加熱する。この
時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇとす
る。Ｂｉｓ−Ｎｉの反応室への供給量を制御するため
に、キャリアガスに水素を用いる。成膜時の基板温度は
８０℃〜３００℃の範囲で行うが、好ましくは１００℃
〜１６０℃とする。使用した反応ガスの供給量は純水素
ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合され
た水素ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジ
ボランガス、またＮ型層の場合にはフォスフィンガスを
１％の添加したシランガスを５ＳＣＣＭ導入する。また
反応圧力は１．０Ｔｏｒｒとする。
応室に供給するために温度を約４０℃に加熱する。この
時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇとす
る。Ｂｉｓ−Ｎｉの反応室への供給量を制御するため
に、キャリアガスに水素を用いる。成膜時の基板温度は
８０℃〜３００℃の範囲で行うが、好ましくは１００℃
〜１６０℃とする。使用した反応ガスの供給量は純水素
ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合され
た水素ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジ
ボランガス、またＮ型層の場合にはフォスフィンガスを
１％の添加したシランガスを５ＳＣＣＭ導入する。また
反応圧力は１．０Ｔｏｒｒとする。
【００６９】放電は通常用いられる１３．５６ＭＨｚの
高周波電源を用い、５０Ｗの電力を投入して行う。この
ときの成膜速度は０．１２ｎｍ／ｓｅｃとなる。これは
従来の成膜法に比べ約３．５倍となる。このように本明
細書に開示する発明を利用すると、プロセスのスル─プ
ットが大幅に向上させることができる。最後に光入射側
の透明電極を公知のスパッタリング法を用いＩＴＯ膜を
６０ｎｍの厚さに成膜して太陽電池とする。
高周波電源を用い、５０Ｗの電力を投入して行う。この
ときの成膜速度は０．１２ｎｍ／ｓｅｃとなる。これは
従来の成膜法に比べ約３．５倍となる。このように本明
細書に開示する発明を利用すると、プロセスのスル─プ
ットが大幅に向上させることができる。最後に光入射側
の透明電極を公知のスパッタリング法を用いＩＴＯ膜を
６０ｎｍの厚さに成膜して太陽電池とする。
【００７０】
【発明の効果】以上の説明から明らかなように、本明細
書に開示する発明によれば、微結晶シリコン膜をプラズ
マＣＶＤ法で堆積させる時、反応ガス中にシリコンの微
結晶化を促進させる金属元素を同時に添加させることに
より、金属元素が結晶成長の核となり、この金属元素が
添加されない場合に比べ微結晶シリコン膜を容易に作製
することができる。
書に開示する発明によれば、微結晶シリコン膜をプラズ
マＣＶＤ法で堆積させる時、反応ガス中にシリコンの微
結晶化を促進させる金属元素を同時に添加させることに
より、金属元素が結晶成長の核となり、この金属元素が
添加されない場合に比べ微結晶シリコン膜を容易に作製
することができる。
【００７１】即ち、金属元素が微結晶の成長の核となる
ことにより、従来の成膜法とくらべ、成膜速度を速くす
ることが可能となる。また、触媒元素が微結晶の成長の
核となることにより、膜堆積時の最初から微結晶化がな
され、１０ｎｍ程度の薄膜においても良質な微結晶膜が
得られる。
ことにより、従来の成膜法とくらべ、成膜速度を速くす
ることが可能となる。また、触媒元素が微結晶の成長の
核となることにより、膜堆積時の最初から微結晶化がな
され、１０ｎｍ程度の薄膜においても良質な微結晶膜が
得られる。
【００７２】微結晶性が向上することにより、微結晶シ
リコン膜の電気的特性が向上し、Ｐ型やＮ型に価電子制
御された膜に対し、ド─ピングが効果的に行われ、従来
よりも低抵抗の膜を得ることができる。
リコン膜の電気的特性が向上し、Ｐ型やＮ型に価電子制
御された膜に対し、ド─ピングが効果的に行われ、従来
よりも低抵抗の膜を得ることができる。
【００７３】このような特徴は、太陽電池や薄膜トラン
ジスタのＰ型層やＮ型層に使用することによって、素子
の特性を向上させることができる。例えば、ＰＩＮ接合
を有する太陽電池の光入射側の層では、その厚さを１０
ｎｍ程度とするが、従来の技術では十分結晶化せず、開
放電圧の低下させたことに対し、本明細書で開示する発
明の微結晶シリコン膜を用いることで、微結晶性が改善
され、開放電圧が向上する。このような効果により、太
陽電池の光入射側に形成される窓層の厚さを十分薄くす
ることが可能となる。
ジスタのＰ型層やＮ型層に使用することによって、素子
の特性を向上させることができる。例えば、ＰＩＮ接合
を有する太陽電池の光入射側の層では、その厚さを１０
ｎｍ程度とするが、従来の技術では十分結晶化せず、開
放電圧の低下させたことに対し、本明細書で開示する発
明の微結晶シリコン膜を用いることで、微結晶性が改善
され、開放電圧が向上する。このような効果により、太
陽電池の光入射側に形成される窓層の厚さを十分薄くす
ることが可能となる。
【図１】実施例１で用いたプラズマＣＶＤ装置を示す図
【図２】実施例２で用いたプラズマＣＶＤ装置を示す図
【図３】実施例３で作製した薄膜トランジスタの断面構
造を示す図
造を示す図
【図４】実施例４、実施例５で作製した太陽電池の断面
構造を示す図
構造を示す図
１０１、２０１・・・反応室 １０２、２０２・・・排気手段 １０３、２０３・・・ガス供給手段 １０４、２０４・・・放電発生手段 １０５、２０５・・・基板加熱手段 １０６、２０６・・・基板 １０８・・・・・・・触媒元素供給源 ２０７・・・・・・・ニッケルフィラメント及び加熱手
段 ３０１・・・・・・・基板 ３０２・・・・・・・非晶質シリコン層 ３０３・・・・・・・ソ─ス領域 ３０４・・・・・・・ドレイン領域 ３０５・・・・・・・ゲ─ト絶縁膜 ３０６・・・・・・・ゲ─ト電極 ３０７・・・・・・・ソ─ス電極 ３０８・・・・・・・ドレイン電極 ４０１・・・・・・・基板 ４０２・・・・・・・金属電極 ４０３・・・・・・・Ｎ型半導体層 ４０４・・・・・・・真性半導体層 ４０５・・・・・・・Ｐ型半導体層 ４０６・・・・・・・透明電極
段 ３０１・・・・・・・基板 ３０２・・・・・・・非晶質シリコン層 ３０３・・・・・・・ソ─ス領域 ３０４・・・・・・・ドレイン領域 ３０５・・・・・・・ゲ─ト絶縁膜 ３０６・・・・・・・ゲ─ト電極 ３０７・・・・・・・ソ─ス電極 ３０８・・・・・・・ドレイン電極 ４０１・・・・・・・基板 ４０２・・・・・・・金属電極 ４０３・・・・・・・Ｎ型半導体層 ４０４・・・・・・・真性半導体層 ４０５・・・・・・・Ｐ型半導体層 ４０６・・・・・・・透明電極
Claims (14)
- 【請求項１】水素、フッ素、塩素から選ばれた少なくと
も１つの元素と、シリコンとを主な構成元素とする微結
晶シリコン膜において、 前記微結晶シリコン膜には珪素の結晶化を助長する金属
元素が含まれており、 前記金属元素の濃度が、５×１０16ｃｍ-3以上、５×１
０19ｃｍ-3以下であることを特徴とする微結晶シリコン
膜。 - 【請求項２】請求項１において、金属元素は、Ｆｅ、Ｃ
ｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃ
ｕ、Ａｕから選ばれた一種または複数種類の元素である
ことを特徴とする微結晶シリコン膜。 - 【請求項３】請求項１において、微結晶シリコン膜はＰ
型またはＮ型の導電性を有することを特徴とする微結晶
シリコン膜。 - 【請求項４】水素、フッ素、塩素から選ばれた少なくと
も１つの元素と、シリコンとを主な構成元素とする微結
晶シリコン膜の作製方法において、 前記微結晶シリコン膜は、前記構成元素を含む反応ガス
をグロー放電分解して形成し、 前記形成時に前記反応ガスには珪素の結晶化を助長する
金属元素が含まれた気体を同時に添加し、 膜中に取り込まれる前記金属元素の濃度が、５×１０16
ｃｍ-3以上、５×１０19ｃｍ-3以下、 であることを特徴とする微結晶シリコン膜の作製方法。 - 【請求項５】請求項４において、 金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
数種類の元素であることを特徴とする微結晶シリコン
膜。 - 【請求項６】請求項４において、Ｐ型またはＮ型の導電
性を有することを特徴とする微結晶シリコンの作製方
法。 - 【請求項７】Ｐ型微結晶シリコン膜を構成材料の一部と
して用いた光電変換装置において、 前記Ｐ型微結晶シリコン膜には珪素の結晶化を助長する
金属元素が含まれており、 前記金属元素の濃度が、５×１０16ｃｍ-3以上、５×１
０19ｃｍ-3以下、 であることを特徴とする光電変換装置。 - 【請求項８】Ｎ型微結晶シリコン膜を構成材料の一部と
して用いた光電変換装置において、 前記Ｎ型微結晶シリコン膜には珪素の結晶化を助長する
金属元素が含まれており、 前記金属元素の濃度が、５×１０16ｃｍ-3以上、５×１
０19ｃｍ-3以下、 であることを特徴とする光電変換装置。 - 【請求項９】ＰＩＮ接合を有し、該ＰＩＮ接合を微結晶
シリコン膜で構成した光電変換装置において、 前記微結晶シリコン膜には珪素の結晶化を助長する金属
元素が含まれており、 前記金属元素の濃度が、 ５×１０16ｃｍ-3以上、５×１０19ｃｍ-3、 であることを特徴とする光電変換装置。 - 【請求項１０】請求項７乃至請求項９において、 金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
数種類の元素であることを特徴とする光電変換装置。 - 【請求項１１】Ｐ型微結晶シリコン膜を構成材料の一部
として用いた光電変換装置の作製方法において、 前記Ｐ型微結晶シリコン膜は水素、フッ素、塩素から選
ばれた少なくとも１つの元素と、 シリコンと、 ボロンとを少なくとも含む反応ガスをグロ─放電分解す
ることにより形成され、 前記反応ガスには、珪素の結晶化を助長する金属元素が
含まれた気体が同時に添加され、 膜中に取り込まれる前記触媒元素の濃度が、１×１０15
ｃｍ-3以上、５×１０19ｃｍ-3以下、 であることを特徴とする光電変換装置の作製方法。 - 【請求項１２】Ｎ型微結晶シリコン膜を構成材料の一部
として用いた光電変換装置の作製方法において、 該Ｎ型微結晶シリコン膜は水素、フッ素、塩素から選ば
れた少なくとも１つの元素と、 シリコンと、フォスフィンとを少なくとも含む反応ガス
をグロ─放電分解することにより形成され、 前記反応ガスには、珪素の結晶化を助長する金属元素が
含まれた気体が同時に添加され、 膜中に取り込まれる前記金属元素の濃度が、５×１０16
ｃｍ-3以上、５×１０19ｃｍ-3以下、であることを特徴
とする光電変換装置の作製方法。 - 【請求項１３】ＰＩＮ接合を有し、前記ＰＩＮ接合を微
結晶シリコン膜で構成した光電変換装置において、 前記ＰＩＮ接合は水素、フッ素、塩素から選ばれた少な
くとも１つの元素と、 シリコンと、ジボランまたはフォスフィンとから選ばれ
た元素を含む反応ガスをグロ─放電分解することにより
形成され、 前記反応ガスには、珪素の結晶化を助長する金属元素が
含まれた気体が同時に添加され、 膜中に取り込まれる前記金属元素の濃度が、５×１０16
ｃｍ-3以上、５×１０19ｃｍ-3以下であることを特徴と
する光電変換装置の作製方法。 - 【請求項１４】請求項１１乃至１３において、 金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
数種類の元素であることを特徴とする光電変換。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34563095A JP3907726B2 (ja) | 1995-12-09 | 1995-12-09 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
| KR1019960062193A KR100336252B1 (ko) | 1995-12-09 | 1996-12-06 | 미정질반도체막제조방법 |
| US09/144,584 US6218702B1 (en) | 1995-12-09 | 1998-08-31 | Microcrystal silicon film and its manufacturing method, and photoelectric conversion device and its manufacturing method |
| KR1019990021734A KR100393955B1 (ko) | 1995-12-09 | 1999-06-11 | 미정질 반도체 막을 포함하는 반도체 장치 |
| US09/407,165 US6589822B1 (en) | 1995-12-09 | 1999-09-28 | Manufacturing method for top-gate type and bottom-gate type thin film transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34563095A JP3907726B2 (ja) | 1995-12-09 | 1995-12-09 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10302643A Division JP3110398B2 (ja) | 1998-10-23 | 1998-10-23 | 微結晶シリコン膜の作製方法 |
| JP2006329539A Division JP4489750B2 (ja) | 2006-12-06 | 2006-12-06 | シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162123A true JPH09162123A (ja) | 1997-06-20 |
| JP3907726B2 JP3907726B2 (ja) | 2007-04-18 |
Family
ID=18377910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34563095A Expired - Fee Related JP3907726B2 (ja) | 1995-12-09 | 1995-12-09 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6218702B1 (ja) |
| JP (1) | JP3907726B2 (ja) |
| KR (2) | KR100336252B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129246A (ja) * | 2006-12-06 | 2007-05-24 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜、半導体装置及び光電変換装置 |
| JP2009065032A (ja) * | 2007-09-07 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び薄膜トランジスタを有する表示装置の作製方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6640300B1 (en) * | 1999-09-27 | 2003-10-28 | Cypress Semiconductor Corp. | Method and apparatus for width and depth expansion in a multi-queue system |
| JP2001267578A (ja) | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2007208093A (ja) * | 2006-02-03 | 2007-08-16 | Canon Inc | 堆積膜の形成方法及び光起電力素子の形成方法 |
| US7674666B2 (en) * | 2007-02-23 | 2010-03-09 | Sensor Electronic Technology, Inc. | Fabrication of semiconductor device having composite contact |
| US7655962B2 (en) * | 2007-02-23 | 2010-02-02 | Sensor Electronic Technology, Inc. | Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact |
| WO2008103699A1 (en) * | 2007-02-23 | 2008-08-28 | Sensor Electronic Technology, Inc. | Semiconductor device having composite contact and the manufacturing thereof |
| KR101399608B1 (ko) * | 2007-07-27 | 2014-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작방법 |
| JP5503857B2 (ja) | 2007-09-14 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP5311957B2 (ja) * | 2007-10-23 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP5311955B2 (ja) | 2007-11-01 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US8591650B2 (en) * | 2007-12-03 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device |
| US8187956B2 (en) * | 2007-12-03 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film |
| KR101000941B1 (ko) | 2008-10-27 | 2010-12-13 | 한국전자통신연구원 | 게르마늄 광 검출기 및 그 형성방법 |
| US8338871B2 (en) * | 2008-12-23 | 2012-12-25 | Sensor Electronic Technology, Inc. | Field effect transistor with electric field and space-charge control contact |
| US8395392B2 (en) * | 2008-12-23 | 2013-03-12 | Sensor Electronic Technology, Inc. | Parameter extraction using radio frequency signals |
| US8258025B2 (en) * | 2009-08-07 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and thin film transistor |
| TWI401812B (zh) * | 2009-12-31 | 2013-07-11 | Metal Ind Res Anddevelopment Ct | Solar battery |
| US8343858B2 (en) * | 2010-03-02 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8586997B2 (en) | 2011-02-15 | 2013-11-19 | Sensor Electronic Technology, Inc. | Semiconductor device with low-conducting field-controlling element |
| KR20130007283A (ko) * | 2011-06-30 | 2013-01-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법 |
| WO2013036593A1 (en) | 2011-09-06 | 2013-03-14 | Sensor Electronic Technology, Inc. | Semiconductor device with low-conducting field-controlling element |
| US9748362B2 (en) | 2011-09-19 | 2017-08-29 | Sensor Electronic Technology, Inc. | High-voltage normally-off field effect transistor with channel having multiple adjacent sections |
| US9263533B2 (en) | 2011-09-19 | 2016-02-16 | Sensor Electronic Technology, Inc. | High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections |
| US8994035B2 (en) | 2011-11-21 | 2015-03-31 | Sensor Electronic Technology, Inc. | Semiconductor device with low-conducting buried and/or surface layers |
| US9673285B2 (en) | 2011-11-21 | 2017-06-06 | Sensor Electronic Technology, Inc. | Semiconductor device with low-conducting buried and/or surface layers |
Family Cites Families (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302230A (en) * | 1980-02-27 | 1994-04-12 | Ricoh Company, Ltd. | Heat treatment by light irradiation |
| JPS5713777A (en) | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US5091334A (en) | 1980-03-03 | 1992-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
| JPS58170064A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| US4862237A (en) * | 1983-01-10 | 1989-08-29 | Seiko Epson Corporation | Solid state image sensor |
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS60117785A (ja) * | 1983-11-30 | 1985-06-25 | Matsushita Electric Ind Co Ltd | 微結晶性薄膜半導体素子の製造法 |
| JP2616929B2 (ja) * | 1987-08-22 | 1997-06-04 | 株式会社日本自動車部品総合研究所 | 微結晶炭化ケイ素半導体膜の製造方法 |
| JPH01253271A (ja) * | 1988-04-01 | 1989-10-09 | Fuji Electric Co Ltd | 半導体素子 |
| JPH02225399A (ja) * | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
| JPH04152628A (ja) * | 1990-10-17 | 1992-05-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| TW237562B (ja) | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
| JPH04196125A (ja) * | 1990-11-26 | 1992-07-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| EP1119053B1 (en) | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
| US5624851A (en) | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| KR940022914A (ko) * | 1993-03-12 | 1994-10-22 | 야마자끼 순페이 | 반도체 장치 제조방법 |
| US5569936A (en) | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| JP3193803B2 (ja) | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| CN1542929B (zh) | 1993-03-12 | 2012-05-30 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| US5481121A (en) | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| JPH0730125A (ja) * | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5529937A (en) | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| US5492843A (en) | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| JP2975973B2 (ja) | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2762215B2 (ja) | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| JP3173926B2 (ja) * | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3562590B2 (ja) * | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5612250A (en) | 1993-12-01 | 1997-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a catalyst |
| US5654203A (en) | 1993-12-02 | 1997-08-05 | Semiconductor Energy Laboratory, Co., Ltd. | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization |
| JP2860869B2 (ja) | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3378078B2 (ja) | 1994-02-23 | 2003-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH07335906A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3067949B2 (ja) | 1994-06-15 | 2000-07-24 | シャープ株式会社 | 電子装置および液晶表示装置 |
| JP3072000B2 (ja) | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5712191A (en) | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JP3942651B2 (ja) | 1994-10-07 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3486240B2 (ja) | 1994-10-20 | 2004-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW448584B (en) | 1995-03-27 | 2001-08-01 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
-
1995
- 1995-12-09 JP JP34563095A patent/JP3907726B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-06 KR KR1019960062193A patent/KR100336252B1/ko not_active Expired - Fee Related
-
1998
- 1998-08-31 US US09/144,584 patent/US6218702B1/en not_active Expired - Lifetime
-
1999
- 1999-06-11 KR KR1019990021734A patent/KR100393955B1/ko not_active Expired - Fee Related
- 1999-09-28 US US09/407,165 patent/US6589822B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129246A (ja) * | 2006-12-06 | 2007-05-24 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜、半導体装置及び光電変換装置 |
| JP2009065032A (ja) * | 2007-09-07 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び薄膜トランジスタを有する表示装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100393955B1 (ko) | 2003-08-06 |
| US6218702B1 (en) | 2001-04-17 |
| KR100336252B1 (ko) | 2002-09-26 |
| US6589822B1 (en) | 2003-07-08 |
| KR19980044156A (ko) | 1998-09-05 |
| JP3907726B2 (ja) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3907726B2 (ja) | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 | |
| US4400409A (en) | Method of making p-doped silicon films | |
| US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
| US6846728B2 (en) | Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film | |
| EP0592227A2 (en) | Fabrication of a thin film transistor and production of a liquid crystal display apparatus | |
| JPH04266019A (ja) | 成膜方法 | |
| US6531654B2 (en) | Semiconductor thin-film formation process, and amorphous silicon solar-cell device | |
| JPH06275807A (ja) | 半導体回路およびその作製方法 | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| JP3110398B2 (ja) | 微結晶シリコン膜の作製方法 | |
| JP4489750B2 (ja) | シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JPH11204813A (ja) | 光電変換装置の作製方法 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP2000114566A (ja) | 光電変換装置 | |
| JP3160269B2 (ja) | 半導体装置の作製方法 | |
| JP3142836B2 (ja) | 半導体装置 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH05343713A (ja) | 非晶質太陽電池の製造方法 | |
| JP2001053291A (ja) | 半導体および半導体装置 | |
| JP2001035791A (ja) | 半導体装置の作製方法 | |
| JP2000188413A (ja) | シリコン系薄膜光電変換装置とその製造方法 | |
| JP2001053289A (ja) | 薄膜トランジスタの作製方法 | |
| JP2001177108A (ja) | 半導体装置 | |
| JPS62145869A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |