JPH09162410A - 薄膜トランジスタ及びその製造方法並びに液晶表示装置 - Google Patents
薄膜トランジスタ及びその製造方法並びに液晶表示装置Info
- Publication number
- JPH09162410A JPH09162410A JP31885495A JP31885495A JPH09162410A JP H09162410 A JPH09162410 A JP H09162410A JP 31885495 A JP31885495 A JP 31885495A JP 31885495 A JP31885495 A JP 31885495A JP H09162410 A JPH09162410 A JP H09162410A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- layer
- high thermal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 良好な膜質のｐ−Ｓｉを得ることで、高性
能、高信頼性を有する薄膜トランジスタ及びその製造方
法並びに液晶表示装置を提供する。 【解決手段】 透光性ガラス基板１上に高熱伝導性薄膜
層２をパターニングする。その上に下地絶縁膜層３を堆
積する。レーザー結晶化により形成されたｐ−Ｓｉ半導
体層４をパターニングする。この際、高熱伝導性薄膜層
２を半導体層４の領域に重畳するように位置付ける。ゲ
ート絶縁膜５の堆積、ゲート電極６のパターニング、層
間絶縁膜層７の堆積、ソース電極９及びドレイン電極１
０の形成を行う。
能、高信頼性を有する薄膜トランジスタ及びその製造方
法並びに液晶表示装置を提供する。 【解決手段】 透光性ガラス基板１上に高熱伝導性薄膜
層２をパターニングする。その上に下地絶縁膜層３を堆
積する。レーザー結晶化により形成されたｐ−Ｓｉ半導
体層４をパターニングする。この際、高熱伝導性薄膜層
２を半導体層４の領域に重畳するように位置付ける。ゲ
ート絶縁膜５の堆積、ゲート電極６のパターニング、層
間絶縁膜層７の堆積、ソース電極９及びドレイン電極１
０の形成を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、高性能、高信頼性
を有する薄膜トランジスタ及びその製造方法並びにアク
ティブマトリックス方式の液晶表示装置に関する。
を有する薄膜トランジスタ及びその製造方法並びにアク
ティブマトリックス方式の液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリックス方式の液晶ディ
スプレイの開発は、近年、画素を駆動するドライバを同
一基板上に内蔵することにより、低コスト化と高精細化
を図る方向に進んでいる。このため、半導体材料として
は、非晶質シリコン（Amorphous silicon ：以下、「ａ
−Ｓｉ」と略称する）よりもキャリア移動度が大きい多
結晶シリコン（Polycrystalline silicon ：以下、「ｐ
−Ｓｉ」と略称する）を用いたプロセス開発が活発に行
われている。なかでも、固相結晶化ｐ−Ｓｉと熱酸化ゲ
ート絶縁膜を採用して１０００℃以上の高温プロセスで
作製したｐ−Ｓｉの薄膜トランジスタ（Thin Film Tran
sistor：以下、「ＴＦＴ」と略称する）は、既にビデオ
カメラのビューファインダー等に実用化されている。
スプレイの開発は、近年、画素を駆動するドライバを同
一基板上に内蔵することにより、低コスト化と高精細化
を図る方向に進んでいる。このため、半導体材料として
は、非晶質シリコン（Amorphous silicon ：以下、「ａ
−Ｓｉ」と略称する）よりもキャリア移動度が大きい多
結晶シリコン（Polycrystalline silicon ：以下、「ｐ
−Ｓｉ」と略称する）を用いたプロセス開発が活発に行
われている。なかでも、固相結晶化ｐ−Ｓｉと熱酸化ゲ
ート絶縁膜を採用して１０００℃以上の高温プロセスで
作製したｐ−Ｓｉの薄膜トランジスタ（Thin Film Tran
sistor：以下、「ＴＦＴ」と略称する）は、既にビデオ
カメラのビューファインダー等に実用化されている。
【０００３】しかしながら、上記ｐ−ＳｉＴＦＴは、１
０００℃以上の高温プロセスに耐え得る高価な石英基板
を使用しなければならないため、コストや歩留まりの点
から大画面化を図ることが非常に困難になっている。
０００℃以上の高温プロセスに耐え得る高価な石英基板
を使用しなければならないため、コストや歩留まりの点
から大画面化を図ることが非常に困難になっている。
【０００４】そこで、プロセス最高温度をａ−ＳｉＴＦ
Ｔ並の４５０℃以下に下げて、大面積で安価なガラス基
板の使用を可能とする低温プロセスのｐ−ＳｉＴＦＴの
開発が行われている。
Ｔ並の４５０℃以下に下げて、大面積で安価なガラス基
板の使用を可能とする低温プロセスのｐ−ＳｉＴＦＴの
開発が行われている。
【０００５】これまでの技術として、ガラス基板上にレ
ーザーアニール法等により結晶化ｐ−Ｓｉを形成した
後、減圧ＣＶＤ法（ＬＰＣＶＤ法）、常圧ＣＶＤ法（Ａ
ＰＣＶＤ法）又はプラズマＣＶＤ法（Ｐ−ＣＶＤ法）等
によりゲート絶縁膜を堆積することで、プロセスの低温
化を図る試みがなされている。
ーザーアニール法等により結晶化ｐ−Ｓｉを形成した
後、減圧ＣＶＤ法（ＬＰＣＶＤ法）、常圧ＣＶＤ法（Ａ
ＰＣＶＤ法）又はプラズマＣＶＤ法（Ｐ−ＣＶＤ法）等
によりゲート絶縁膜を堆積することで、プロセスの低温
化を図る試みがなされている。
【０００６】
【発明が解決しようとする課題】ところが、上記の方法
で作製したｐ−ＳｉＴＦＴは、１０００℃以上の高温プ
ロセスで作製したｐ−ＳｉＴＦＴに比べて高いキャリア
移動度が得られる反面、閾値電圧及びリーク電流等に関
しては劣っており、また、ＡＣストレス（交流駆動スト
レス）に対しても特性が著しく速く劣化することが明ら
かになっている。
で作製したｐ−ＳｉＴＦＴは、１０００℃以上の高温プ
ロセスで作製したｐ−ＳｉＴＦＴに比べて高いキャリア
移動度が得られる反面、閾値電圧及びリーク電流等に関
しては劣っており、また、ＡＣストレス（交流駆動スト
レス）に対しても特性が著しく速く劣化することが明ら
かになっている。
【０００７】これは、レーザー結晶化等で作製したｐ−
Ｓｉの膜質が１０００℃以上の高温プロセスで作製した
ｐ−Ｓｉに比べて非常に劣っているためと考えられてお
り、レーザー結晶化したｐ−Ｓｉの膜質を高温プロセス
で作製したｐ−Ｓｉ並の膜質に向上させることが必要に
なっている。
Ｓｉの膜質が１０００℃以上の高温プロセスで作製した
ｐ−Ｓｉに比べて非常に劣っているためと考えられてお
り、レーザー結晶化したｐ−Ｓｉの膜質を高温プロセス
で作製したｐ−Ｓｉ並の膜質に向上させることが必要に
なっている。
【０００８】また、この問題は、ＴＦＴの信頼性に大き
く関わってくるため、高い信頼性が要求されるドライバ
内蔵を考えた場合、特に重要な課題になってくる。
く関わってくるため、高い信頼性が要求されるドライバ
内蔵を考えた場合、特に重要な課題になってくる。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、その目的とするところは、良好な膜質のｐ−Ｓｉ
を得ることで、高性能、高信頼性を有する薄膜トランジ
スタ及びその製造方法並びに液晶表示装置を提供しよう
とすることにある。
あり、その目的とするところは、良好な膜質のｐ−Ｓｉ
を得ることで、高性能、高信頼性を有する薄膜トランジ
スタ及びその製造方法並びに液晶表示装置を提供しよう
とすることにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、透光性ガラス基板と下地絶縁膜層との間
に高熱伝導性薄膜層を介在させたことを特徴とする。
め、本発明は、透光性ガラス基板と下地絶縁膜層との間
に高熱伝導性薄膜層を介在させたことを特徴とする。
【００１１】具体的には、本発明の第１〜３の解決手段
は、薄膜トランジスタに関するものであり、次のような
解決手段を講じた。
は、薄膜トランジスタに関するものであり、次のような
解決手段を講じた。
【００１２】すなわち、第１の解決手段は、透光性ガラ
ス基板上に堆積された下地絶縁膜層と、前記下地絶縁膜
層上に堆積された半導体層とを備えた薄膜トランジスタ
において、高熱伝導性薄膜層を少なくとも前記半導体層
の領域に重畳するように前記透光性ガラス基板と下地絶
縁膜層との間に介在させていることを特徴とする。
ス基板上に堆積された下地絶縁膜層と、前記下地絶縁膜
層上に堆積された半導体層とを備えた薄膜トランジスタ
において、高熱伝導性薄膜層を少なくとも前記半導体層
の領域に重畳するように前記透光性ガラス基板と下地絶
縁膜層との間に介在させていることを特徴とする。
【００１３】第２の解決手段は、第１の解決手段におい
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
【００１４】第３の解決手段は、第１の解決手段におい
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
【００１５】本発明の第４〜６の解決手段は、薄膜トラ
ンジスタの製造方法に関するものであり、次のような解
決手段を講じた。
ンジスタの製造方法に関するものであり、次のような解
決手段を講じた。
【００１６】すなわち、第４の解決手段は、まず、透光
性ガラス基板上の所定の領域に高熱伝導性薄膜層を堆積
する。次いで、前記透光性ガラス基板上にさらに下地絶
縁膜層を堆積する。その後、前記下地絶縁膜層上に半導
体層を前記高熱伝導性薄膜層の領域に重畳するように堆
積することを特徴とする。
性ガラス基板上の所定の領域に高熱伝導性薄膜層を堆積
する。次いで、前記透光性ガラス基板上にさらに下地絶
縁膜層を堆積する。その後、前記下地絶縁膜層上に半導
体層を前記高熱伝導性薄膜層の領域に重畳するように堆
積することを特徴とする。
【００１７】第５の解決手段は、第４の解決手段におい
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
て、半導体層として、レーザー結晶化による多結晶シリ
コン薄膜を採用したことを特徴とする。
【００１８】第６の解決手段は、第４の解決手段におい
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
て、高熱伝導性薄膜層として、ダイヤモンド薄膜、イン
ジウム錫酸化物薄膜又は非透光性金属薄膜を採用したこ
とを特徴とする。
【００１９】本発明の第７の解決手段は、液晶表示装置
に関するものであり、請求項１、２又は３に記載の薄膜
トランジスタに表示電極を接続し、かつ両者をマトリッ
クス配置したことを特徴とする。
に関するものであり、請求項１、２又は３に記載の薄膜
トランジスタに表示電極を接続し、かつ両者をマトリッ
クス配置したことを特徴とする。
【００２０】上記の構成により、本発明の第１〜７の解
決手段では、透光性ガラス基板と下地絶縁膜層との間に
介在する高熱伝導性薄膜層により、高性能、高信頼性を
有する薄膜トランジスタ及び液晶表示装置が得られる。
決手段では、透光性ガラス基板と下地絶縁膜層との間に
介在する高熱伝導性薄膜層により、高性能、高信頼性を
有する薄膜トランジスタ及び液晶表示装置が得られる。
【００２１】これは、レーザーアニール法等により半導
体層のｐ−Ｓｉを形成する際、高熱伝導性薄膜層が熱源
となってレーザー加熱されたＳｉ層の熱保持の役割を果
たし、その結果、レーザー照射後のＳｉ層の冷却速度
は、高熱伝導性薄膜層が形成されていない時に比べて低
下するため、結晶粒の大きなｐ−Ｓｉが形成され、ｐ−
Ｓｉの膜質が改善されることによるものと考えられる。
体層のｐ−Ｓｉを形成する際、高熱伝導性薄膜層が熱源
となってレーザー加熱されたＳｉ層の熱保持の役割を果
たし、その結果、レーザー照射後のＳｉ層の冷却速度
は、高熱伝導性薄膜層が形成されていない時に比べて低
下するため、結晶粒の大きなｐ−Ｓｉが形成され、ｐ−
Ｓｉの膜質が改善されることによるものと考えられる。
【００２２】また、液晶表示装置の場合、高熱伝導性薄
膜層に非透光性金属薄膜を用いれば、上記の作用に加え
て、非透光性金属薄膜が遮光膜の役割も果たすので、表
示のための光が薄膜トランジスタのチャネル部に照射さ
れることで発生するＯＦＦ特性の劣化が防止され、液晶
表示装置の表示品位の向上も図れる。
膜層に非透光性金属薄膜を用いれば、上記の作用に加え
て、非透光性金属薄膜が遮光膜の役割も果たすので、表
示のための光が薄膜トランジスタのチャネル部に照射さ
れることで発生するＯＦＦ特性の劣化が防止され、液晶
表示装置の表示品位の向上も図れる。
【００２３】さらに、低温プロセスで高信頼性が確保さ
れるので、基板のコストや歩留まりの点からも有利でか
つ安価な大面積のガラス基板の使用が可能となり、液晶
表示装置の大画面化を図ることも可能となる。
れるので、基板のコストや歩留まりの点からも有利でか
つ安価な大面積のガラス基板の使用が可能となり、液晶
表示装置の大画面化を図ることも可能となる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。
て図面に基づいて説明する。
【００２５】図１は本発明の実施例に係る薄膜トランジ
スタの断面構造を示す。同図中、１は透光性ガラス基板
１であって、前記透光性ガラス基板１上には、例えば膜
厚２００ｎｍのダイヤモンド薄膜からなる高熱伝導性薄
膜層２が所定の形状にパターニングされている。
スタの断面構造を示す。同図中、１は透光性ガラス基板
１であって、前記透光性ガラス基板１上には、例えば膜
厚２００ｎｍのダイヤモンド薄膜からなる高熱伝導性薄
膜層２が所定の形状にパターニングされている。
【００２６】前記透光性ガラス基板１上には、さらに例
えば膜厚２００ｎｍのＳｉＯ2 膜からなる下地絶縁膜層
３が堆積され、前記高熱伝導性薄膜層２が透光性ガラス
基板１と下地絶縁膜層３との間に介在されている。
えば膜厚２００ｎｍのＳｉＯ2 膜からなる下地絶縁膜層
３が堆積され、前記高熱伝導性薄膜層２が透光性ガラス
基板１と下地絶縁膜層３との間に介在されている。
【００２７】前記下地絶縁膜層３上には、例えば膜厚８
５ｎｍの多結晶シリコン（ｐ−Ｓｉ）からなる半導体層
４が所定の形状にパターニングされ、この半導体層４は
レーザー結晶化により形成され、チャネル領域４ａを挟
んでその両側にソース領域４ｂ及びドレイン領域４ｃが
形成されている。この半導体層４は、前記高熱伝導性薄
膜層２の領域に重畳するように下地絶縁膜層３上に堆積
されている。つまり、前記透光性ガラス基板１と下地絶
縁膜層３との間には、高熱伝導性薄膜層２が前記半導体
層４の領域に重畳するように介在されている。
５ｎｍの多結晶シリコン（ｐ−Ｓｉ）からなる半導体層
４が所定の形状にパターニングされ、この半導体層４は
レーザー結晶化により形成され、チャネル領域４ａを挟
んでその両側にソース領域４ｂ及びドレイン領域４ｃが
形成されている。この半導体層４は、前記高熱伝導性薄
膜層２の領域に重畳するように下地絶縁膜層３上に堆積
されている。つまり、前記透光性ガラス基板１と下地絶
縁膜層３との間には、高熱伝導性薄膜層２が前記半導体
層４の領域に重畳するように介在されている。
【００２８】前記半導体層４上には、例えば膜厚８５ｎ
ｍのＳｉＯ2 膜からなるゲート絶縁膜５が堆積され、さ
らにその上には例えば膜厚２００ｎｍのＴａ膜からなる
ゲート電極６が所定の形状にパターニングされている。
ｍのＳｉＯ2 膜からなるゲート絶縁膜５が堆積され、さ
らにその上には例えば膜厚２００ｎｍのＴａ膜からなる
ゲート電極６が所定の形状にパターニングされている。
【００２９】前記ゲート電極６上には、例えば膜厚２０
０ｎｍのＳｉＯ2 膜からなる層間絶縁膜層７が堆積さ
れ、この層間絶縁膜層７で前記ゲート電極６を覆ってい
る。
０ｎｍのＳｉＯ2 膜からなる層間絶縁膜層７が堆積さ
れ、この層間絶縁膜層７で前記ゲート電極６を覆ってい
る。
【００３０】前記ゲート絶縁膜５及び層間絶縁膜層７に
は、コンタクトホール８が前記半導体層４のソース領域
４ｂ及びドレイン領域４ｃに達するようにそれぞれ形成
されている。
は、コンタクトホール８が前記半導体層４のソース領域
４ｂ及びドレイン領域４ｃに達するようにそれぞれ形成
されている。
【００３１】前記層間絶縁膜層７上には、例えば膜厚７
００ｎｍのＡｌ膜が所定の形状にパターニングされ、こ
のＡｌ膜で前記コンタクトホール８に埋めることによ
り、前記ソース領域４ｂ及びドレイン領域４ｃとコンタ
クトを取るためのソース電極９及びドレイン電極１０が
形成され、これにより、薄膜トランジスタが構成されて
いる。
００ｎｍのＡｌ膜が所定の形状にパターニングされ、こ
のＡｌ膜で前記コンタクトホール８に埋めることによ
り、前記ソース領域４ｂ及びドレイン領域４ｃとコンタ
クトを取るためのソース電極９及びドレイン電極１０が
形成され、これにより、薄膜トランジスタが構成されて
いる。
【００３２】次に、上述の如き薄膜トランジスタの製造
要領を図２に基づいて説明する。
要領を図２に基づいて説明する。
【００３３】まず、図２（ａ）に示すように、透光性ガ
ラス基板１上にダイヤモンド薄膜を高周波プラズマＣＶ
Ｄ法にて膜厚２００ｎｍになるように堆積した後、所定
の形状にパターニングし、透光性ガラス基板１上の所定
の領域に高熱伝導性薄膜層２を堆積する。
ラス基板１上にダイヤモンド薄膜を高周波プラズマＣＶ
Ｄ法にて膜厚２００ｎｍになるように堆積した後、所定
の形状にパターニングし、透光性ガラス基板１上の所定
の領域に高熱伝導性薄膜層２を堆積する。
【００３４】次いで、図２（ｂ）に示すように、前記透
光性ガラス基板１上にさらにＳｉＯ2 膜からなる下地絶
縁膜層３を常圧ＣＶＤ法にて４５０℃で膜厚２００ｎｍ
になるように堆積し、前記高熱伝導性薄膜層２を透光性
ガラス基板１と下地絶縁膜層３との間に介在させた後、
前記下地絶縁膜層３上にａ−Ｓｉ：ＨをプラズマＣＶＤ
法にて２７０℃で膜厚８５ｎｍになるように堆積し、所
定の形状にパターニングする。このパターニングにした
ａ−Ｓｉ：Ｈに対して４５０℃、９０分の脱水素処理を
行った後、波長３０８ｎｍのＸｅＣｌエキシマレーザー
を用いて結晶化を行い、ｐ−Ｓｉからなる半導体層４と
する。この際、半導体層４を高熱伝導性薄膜層２の領域
に重畳するように堆積する。
光性ガラス基板１上にさらにＳｉＯ2 膜からなる下地絶
縁膜層３を常圧ＣＶＤ法にて４５０℃で膜厚２００ｎｍ
になるように堆積し、前記高熱伝導性薄膜層２を透光性
ガラス基板１と下地絶縁膜層３との間に介在させた後、
前記下地絶縁膜層３上にａ−Ｓｉ：ＨをプラズマＣＶＤ
法にて２７０℃で膜厚８５ｎｍになるように堆積し、所
定の形状にパターニングする。このパターニングにした
ａ−Ｓｉ：Ｈに対して４５０℃、９０分の脱水素処理を
行った後、波長３０８ｎｍのＸｅＣｌエキシマレーザー
を用いて結晶化を行い、ｐ−Ｓｉからなる半導体層４と
する。この際、半導体層４を高熱伝導性薄膜層２の領域
に重畳するように堆積する。
【００３５】その後、図２（ｃ）に示すように、前記半
導体層４上にＳｉＯ2 膜からなるゲート絶縁膜５を常圧
ＣＶＤ法にて４５０℃で膜厚８５ｎｍになるように堆積
した後、Ｔａ膜を膜厚２００ｎｍになるようにスパッタ
リングして所定の形状にパターニングし、ゲート電極６
を形成する。
導体層４上にＳｉＯ2 膜からなるゲート絶縁膜５を常圧
ＣＶＤ法にて４５０℃で膜厚８５ｎｍになるように堆積
した後、Ｔａ膜を膜厚２００ｎｍになるようにスパッタ
リングして所定の形状にパターニングし、ゲート電極６
を形成する。
【００３６】しかる後、図２（ｄ）に示すように、前記
ゲート電極６をマスクとして半導体層４にイオンドーピ
ング法にてリン、ボロン等の不純物イオンを注入し、半
導体層４にチャネル領域４ａを挟んでその両側にソース
領域４ｂ及びドレイン領域４ｃを形成する。
ゲート電極６をマスクとして半導体層４にイオンドーピ
ング法にてリン、ボロン等の不純物イオンを注入し、半
導体層４にチャネル領域４ａを挟んでその両側にソース
領域４ｂ及びドレイン領域４ｃを形成する。
【００３７】その後、図２（ｅ）に示すように、前記ゲ
ート絶縁膜５上にＳｉＯ2 膜からなる層間絶縁膜層７を
常圧ＣＶＤ法にて４５０℃で膜厚２００ｎｍになるよう
に堆積して前記ゲート電極６を層間絶縁膜層７で覆った
後、前記半導体層４に対して３００℃、２時間の水素
（Ｈ＋）プラズマ処理を行う。
ート絶縁膜５上にＳｉＯ2 膜からなる層間絶縁膜層７を
常圧ＣＶＤ法にて４５０℃で膜厚２００ｎｍになるよう
に堆積して前記ゲート電極６を層間絶縁膜層７で覆った
後、前記半導体層４に対して３００℃、２時間の水素
（Ｈ＋）プラズマ処理を行う。
【００３８】最後に、図２（ｆ）に示すように、前記ゲ
ート絶縁膜５及び層間絶縁膜層７にコンタクトホール８
を形成し、Ａｌ膜を膜厚７００ｎｍになるようにスパッ
タリングした後、所定の形状にパターニングしてソース
電極９及びドレイン電極１０を形成し、薄膜トランジス
タが完成する。
ート絶縁膜５及び層間絶縁膜層７にコンタクトホール８
を形成し、Ａｌ膜を膜厚７００ｎｍになるようにスパッ
タリングした後、所定の形状にパターニングしてソース
電極９及びドレイン電極１０を形成し、薄膜トランジス
タが完成する。
【００３９】このように、本実施例では、透光性ガラス
基板１と下地絶縁膜層３との間にダイヤモンド薄膜から
なる高熱伝導性薄膜層２をｐ−Ｓｉからなる半導体層４
に重畳するように設けていることから、半導体層４の膜
質を改善することができ、高性能、高信頼性を有する薄
膜トランジスタを得ることができる。
基板１と下地絶縁膜層３との間にダイヤモンド薄膜から
なる高熱伝導性薄膜層２をｐ−Ｓｉからなる半導体層４
に重畳するように設けていることから、半導体層４の膜
質を改善することができ、高性能、高信頼性を有する薄
膜トランジスタを得ることができる。
【００４０】本発明者の確認によれば、上述の構成の薄
膜トランジスタのゲート電極６に電圧±１６Ｖ（周波数
１ＭＨｚ、デューティー５０％）、ソース電極９とドレ
イン電極１０に電圧０ＶのＡＣストレス（交流駆動スト
レス）を印加したところ、高熱伝導性薄膜層２を設けて
いない薄膜トランジスタに比べてＴＦＴ寿命が約２桁向
上した（図４参照）。
膜トランジスタのゲート電極６に電圧±１６Ｖ（周波数
１ＭＨｚ、デューティー５０％）、ソース電極９とドレ
イン電極１０に電圧０ＶのＡＣストレス（交流駆動スト
レス）を印加したところ、高熱伝導性薄膜層２を設けて
いない薄膜トランジスタに比べてＴＦＴ寿命が約２桁向
上した（図４参照）。
【００４１】このことは、透光性ガラス基板１と下地絶
縁膜層３との間に介在する高熱伝導性薄膜層２が、レー
ザーアニール法等により半導体層のｐ−Ｓｉを形成する
際に熱源となってレーザー加熱されたＳｉ層の熱保持の
役割を果たすので、除冷効果により結晶粒の大きなｐ−
Ｓｉが形成されることによるものと推量される。
縁膜層３との間に介在する高熱伝導性薄膜層２が、レー
ザーアニール法等により半導体層のｐ−Ｓｉを形成する
際に熱源となってレーザー加熱されたＳｉ層の熱保持の
役割を果たすので、除冷効果により結晶粒の大きなｐ−
Ｓｉが形成されることによるものと推量される。
【００４２】なお、上記実施例では、高熱伝導性薄膜層
２としてダイヤモンド薄膜を用いたが、これに代えてイ
ンジウム錫酸化物薄膜（ＩＴＯ薄膜）を用いたり、さら
にはＴａやＣｒ等からなる非透光性金属薄膜を用いても
同様の作用効果を得ることができるものである。
２としてダイヤモンド薄膜を用いたが、これに代えてイ
ンジウム錫酸化物薄膜（ＩＴＯ薄膜）を用いたり、さら
にはＴａやＣｒ等からなる非透光性金属薄膜を用いても
同様の作用効果を得ることができるものである。
【００４３】また、上記実施例では、高熱伝導性薄膜層
２の介在状態を、実施例のように半導体層４よりも一回
り大きい領域に高熱伝導性薄膜層２をパターニングした
が、これ以外に、例えばパターニングをしないで透光性
ガラス基板１全面に高熱伝導性薄膜層２を形成してもよ
く、さらには同一形状にパターニングしてもよい。ある
いは、薄膜トランジスタ動作を確保できる領域（半導体
層４のチャネル領域４ａと、チャネル領域４ａとソース
領域４ｂ及びドレイン領域４ｃの境界領域）のみに高熱
伝導性薄膜層２をパターニングしてもよい。
２の介在状態を、実施例のように半導体層４よりも一回
り大きい領域に高熱伝導性薄膜層２をパターニングした
が、これ以外に、例えばパターニングをしないで透光性
ガラス基板１全面に高熱伝導性薄膜層２を形成してもよ
く、さらには同一形状にパターニングしてもよい。ある
いは、薄膜トランジスタ動作を確保できる領域（半導体
層４のチャネル領域４ａと、チャネル領域４ａとソース
領域４ｂ及びドレイン領域４ｃの境界領域）のみに高熱
伝導性薄膜層２をパターニングしてもよい。
【００４４】さらに、上記実施例では、下地絶縁膜層３
の膜厚を２００ｎｍとしたが、本発明者の確認実験によ
れば、４００ｎｍの膜厚でも上記実施例と同様の作用効
果を得ることができ、さらに２００ｎｍから４００ｎｍ
までの膜厚では、２００ｎｍの膜厚、すなわち膜厚の薄
い方が効果が大きいことが確認されている。
の膜厚を２００ｎｍとしたが、本発明者の確認実験によ
れば、４００ｎｍの膜厚でも上記実施例と同様の作用効
果を得ることができ、さらに２００ｎｍから４００ｎｍ
までの膜厚では、２００ｎｍの膜厚、すなわち膜厚の薄
い方が効果が大きいことが確認されている。
【００４５】図３は液晶ディスプレイ用アクディブマト
リックスアレイの一例である。各画素は図３（ａ）に示
すようにｎチャネルＴＦＴ１１に表示電極１３を接続し
て作製され、このｎチャネルＴＦＴ１１及び表示電極１
３はマトリックス配置されている。これに加えて、走査
線駆動回路１４及びデータ線駆動回路１５は図３（ｂ）
に示すインバータ回路のようにｎチャネルＴＦＴ１１及
びｐチャネルＴＦＴ１２を組み合わせたＣ−ＭＯＳ構造
により同一基板上に作製している。
リックスアレイの一例である。各画素は図３（ａ）に示
すようにｎチャネルＴＦＴ１１に表示電極１３を接続し
て作製され、このｎチャネルＴＦＴ１１及び表示電極１
３はマトリックス配置されている。これに加えて、走査
線駆動回路１４及びデータ線駆動回路１５は図３（ｂ）
に示すインバータ回路のようにｎチャネルＴＦＴ１１及
びｐチャネルＴＦＴ１２を組み合わせたＣ−ＭＯＳ構造
により同一基板上に作製している。
【００４６】このｎチャネルＴＦＴ１１及びｐチャネル
ＴＦＴ１２は、全て図１に示した構造であり、図２に示
す工程を経て作製されているので、走査線駆動回路１４
及びデータ線駆動回路１５は高信頼性を確保できる。
ＴＦＴ１２は、全て図１に示した構造であり、図２に示
す工程を経て作製されているので、走査線駆動回路１４
及びデータ線駆動回路１５は高信頼性を確保できる。
【００４７】また、ＴＦＴ中の高熱伝導性薄膜層２とし
てＴａ、Ｃｒ等の非透光性金属薄膜を用いた場合には、
この非透光性金属薄膜が遮光膜の役割も果たすため、表
示のための光がＴＦＴのチャネル部に照射されることで
発生するＯＦＦ特性の劣化を防止することができ、液晶
表示装置の表示品位を向上させることができる。
てＴａ、Ｃｒ等の非透光性金属薄膜を用いた場合には、
この非透光性金属薄膜が遮光膜の役割も果たすため、表
示のための光がＴＦＴのチャネル部に照射されることで
発生するＯＦＦ特性の劣化を防止することができ、液晶
表示装置の表示品位を向上させることができる。
【００４８】さらに、低温プロセスで液晶表示装置の高
信頼性を確保できるので、基板のコストや歩留まりの点
からも有利でかつ安価で大面積のガラス基板を使用する
ことができ、液晶ディスプレイの大画面化を図ることも
できる。
信頼性を確保できるので、基板のコストや歩留まりの点
からも有利でかつ安価で大面積のガラス基板を使用する
ことができ、液晶ディスプレイの大画面化を図ることも
できる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
高熱伝導性薄膜層の熱保持効果によって半導体層のｐ−
Ｓｉの膜質を改善できたので、高性能、高信頼性を有す
る薄膜トランジスタ及びそれを用いた液晶表示装置を提
供できる。さらに、本発明の液晶表示装置では、非透光
性金属薄膜の遮光効果により表示のための光が薄膜トラ
ンジスタのチャネル領域に照射されることで発生するＯ
ＦＦ特性の劣化を防止することができるので、液晶表示
装置の表示品位の向上を図ることができる。また、本発
明の薄膜トランジスタの製造方法を用いることにより、
低温プロセスで高信頼性を確保できるので、薄膜トラン
ジスタを集積したアクティブマトリックスアレイを用い
た液晶表示装置の作製に安価で大面積のガラス基板を使
用することができ、液晶ディスプレイの大画面化を図る
こともできる。
高熱伝導性薄膜層の熱保持効果によって半導体層のｐ−
Ｓｉの膜質を改善できたので、高性能、高信頼性を有す
る薄膜トランジスタ及びそれを用いた液晶表示装置を提
供できる。さらに、本発明の液晶表示装置では、非透光
性金属薄膜の遮光効果により表示のための光が薄膜トラ
ンジスタのチャネル領域に照射されることで発生するＯ
ＦＦ特性の劣化を防止することができるので、液晶表示
装置の表示品位の向上を図ることができる。また、本発
明の薄膜トランジスタの製造方法を用いることにより、
低温プロセスで高信頼性を確保できるので、薄膜トラン
ジスタを集積したアクティブマトリックスアレイを用い
た液晶表示装置の作製に安価で大面積のガラス基板を使
用することができ、液晶ディスプレイの大画面化を図る
こともできる。
【図面の簡単な説明】
【図１】薄膜トランジスタの断面構造図である。
【図２】薄膜トランジスタの製造工程図である。
【図３】液晶表示装置の平面構成図である。
【図４】高熱伝導性薄膜層を用いた場合と用いない場合
とにおける薄膜トランジスタのＡＣストレス印加による
特性変化を示す図である。
とにおける薄膜トランジスタのＡＣストレス印加による
特性変化を示す図である。
１ 透光性ガラス基板 ２ 高熱伝導性薄膜層 ３ 下地絶縁膜層 ４ 半導体層 １１ ｎチャネルＴＦＴ １３ 表示電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦岡 行治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (7)
- 【請求項１】 透光性ガラス基板上に堆積された下地絶
縁膜層と、前記下地絶縁膜層上に堆積された半導体層と
を備えた薄膜トランジスタであって、 前記透光性ガラス基板と下地絶縁膜層との間には、高熱
伝導性薄膜層が少なくとも前記半導体層の領域に重畳す
るように介在されていることを特徴とする薄膜トランジ
スタ。 - 【請求項２】 半導体層は、レーザー結晶化による多結
晶シリコン薄膜からなることを特徴とする請求項１に記
載の薄膜トランジスタ。 - 【請求項３】 高熱伝導性薄膜層は、ダイヤモンド薄
膜、インジウム錫酸化物薄膜又は非透光性金属薄膜から
なることを特徴とする請求項１に記載の薄膜トランジス
タ。 - 【請求項４】 透光性ガラス基板上の所定の領域に高熱
伝導性薄膜層を堆積する工程と、 前記透光性ガラス基板上にさらに下地絶縁膜層を堆積す
る工程と、 前記下地絶縁膜層上に半導体層を前記高熱伝導性薄膜層
の領域に重畳するように堆積する工程とを備えたことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項５】 半導体層は、レーザー結晶化による多結
晶シリコン薄膜からなることを特徴とする請求項４に記
載の薄膜トランジスタの製造方法。 - 【請求項６】 高熱伝導性薄膜層は、ダイヤモンド薄
膜、インジウム錫酸化物薄膜又は非透光性金属薄膜から
なることを特徴とする請求項４に記載の薄膜トランジス
タの製造方法。 - 【請求項７】 請求項１、２又は３に記載の薄膜トラン
ジスタに表示電極を接続し、かつ両者をマトリックス配
置したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31885495A JPH09162410A (ja) | 1995-12-07 | 1995-12-07 | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31885495A JPH09162410A (ja) | 1995-12-07 | 1995-12-07 | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162410A true JPH09162410A (ja) | 1997-06-20 |
Family
ID=18103700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31885495A Pending JPH09162410A (ja) | 1995-12-07 | 1995-12-07 | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1995
- 1995-12-07 JP JP31885495A patent/JPH09162410A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319715B2 (en) | Active matrix type liquid crystal display device | |
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| US20040096999A1 (en) | Method of forming a liquid crystal display | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| US7572685B2 (en) | Method of manufacturing thin film transistor | |
| JP6291015B2 (ja) | 半導体装置 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| KR20040013273A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH11111993A (ja) | 半導体装置の製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4954365B2 (ja) | 半導体装置の作製方法 | |
| JP4986347B2 (ja) | 半導体装置の作製方法 | |
| JP3603968B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| KR100480827B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법 | |
| JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031014 |