JPH09181069A - 半導体装置の素子分離方法 - Google Patents

半導体装置の素子分離方法

Info

Publication number
JPH09181069A
JPH09181069A JP8292758A JP29275896A JPH09181069A JP H09181069 A JPH09181069 A JP H09181069A JP 8292758 A JP8292758 A JP 8292758A JP 29275896 A JP29275896 A JP 29275896A JP H09181069 A JPH09181069 A JP H09181069A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
isolation method
element isolation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8292758A
Other languages
English (en)
Other versions
JP2875787B2 (ja
Inventor
Young Bog Kim
ヨン ボク キム
Sung Ju Kwon
ソン グ クォン
Byung Jin Cho
ビョン ジン ゾ
Jong Choul Kim
ジョン チョル キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09181069A publication Critical patent/JPH09181069A/ja
Application granted granted Critical
Publication of JP2875787B2 publication Critical patent/JP2875787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0128—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising multiple local oxidation process steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 シリコン基板のエッチング深さを適宜に調節
することができ、かつ良好なフィールド酸化膜のプロフ
ァイルを再現性良く得ることが可能な半導体装置の素子
分離方法を提供する。 【解決手段】 シリコン基板上部にパッド酸化膜を形成
した後、ＮＨ3 雰囲気でアニーリング処理してパッド酸
化膜とシリコン基板の間に窒素原子が蓄積されるように
することにより、バーズ・ビークの発生を抑え、窒化膜
スペーサーを形成した後、低温でシリコン基板を酸化さ
せた後に湿式エッチングにより形成された酸化膜を除去
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の素子分
離方法に関し、特にロコス(LOCOS) 工程によるフィール
ド酸化膜形成時にバーズ・ビーク(Bird's Beak) の発生
を減らしてやり、レセッスド・ロコス(Recessed LOCOS)
工程でシリコン基板のエッチング深さを適宜に調節して
良好なフィールド酸化膜のプロファイルを再現すること
ができる半導体装置の素子分離方法に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９５−３９６９３号（１
９９５年１１月３日出願）の明細書の記載に基づくもの
であって、当該韓国特許出願の番号を参照することによ
って当該韓国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
【０００３】
【従来の技術】一般的な半導体装置の素子分離方法とし
てロコス工程が広く用いられており、特にフィールド酸
化膜の良好なプロファイルを得るためにレセッスド・ロ
コス方法が広く用いられている。
【０００４】従来のレセッスド・ロコス方法を図７ない
し図１０を参照しながら詳細に説明する。
【０００５】図７に示すように、シリコン基板１１の上
面にパッド酸化膜１２と厚い窒化膜１３とを形成する。
【０００６】つぎに、図８に示すように、フィールド領
域１４を形成するために、該領域に対応する開口部位が
形成されたマスク（フォトレジストパターン、図示せ
ず）及びエッチング工程により該開口部位の窒化膜１３
とパッド酸化膜１２とを除去する。
【０００７】さらに、図９に示すように、上記エッチン
グ工程が施された構造の全体に窒化膜を薄く蒸着した
後、さらに全面乾式エッチングしてパターニングされた
窒化膜１３とパッド酸化膜１２との側壁に窒化膜スペー
サー１５を形成し、つづいて、乾式エッチングにより露
出されたフィールド領域１４のシリコン基板１１を所定
の厚さ、例えば約３００〜８００Åの厚さに相当する部
分にわたって除去する（参照符号１６）。
【０００８】そして、図１０に示す通り、高温で酸化さ
せて厚いフィールド酸化膜１７を形成し、シリコン基板
１１上にフィールド酸化膜を除く他の積層膜を除去す
る。
【０００９】
【発明が解決しようとする課題】しかし、上記従来の半
導体装置の素子分離分離方法では、図１０に示されるよ
うに、窒化膜スペーサーを用いたとしても、パッド酸化
膜に沿って発生するバーズ・ビーク１８を防止すること
は困難である。そのため、乾式エッチングによりシリコ
ン基板をエッチングする際、エッチング深さの調節、特
に５００Å未満の深さの調節が難しく再現性も劣る。
【００１０】さらに、乾式エッチングによるエッチング
・ダメージが大きく、フィールド酸化膜形成時にフィー
ルド酸化膜のプロファイル及びバーズ・ビークの変化が
大きく、アクティブ領域確保のために用いられる厚い窒
化膜スペーサーに固りフィールド酸化膜の厚さが薄くな
る等の問題点が発生する。
【００１１】したがって、本発明は上記問題点を解決
し、バーズ・ビークの発生を抑えてアクティブ領域を大
きくし、シリコン基板のエッチング深さを適宜に調節す
ることができ、また良好なフィールド酸化膜のプロファ
イルを再現性良く得られる半導体装置の素子分離方法を
提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明の素子分離方法は、半導体装置の素子を分離す
る方法であって、半導体基板上にストレス・バッファー
層を形成する工程と、窒素含有ガス雰囲気でアニーリン
グして上記半導体基板と上記ストレス・バッファー層と
の界面に窒素原子が蓄積された層を形成する工程と、得
られた構造の全体にわたって上記半導体基板の酸化抑制
のための酸化抑制層を形成する工程と、フィールド領域
の上記酸化抑制層と上記バッファー層とを選択的にエッ
チングして第１凹部を形成する工程と、上記第１凹部の
側壁にバーズ・ビーク抑制のためのスペーサーを形成す
る工程と、第１酸化工程により犠牲酸化膜を形成する工
程と、上記犠牲酸化膜を湿式エッチングにより除去して
上記半導体基板に第２凹部を形成する工程と、第２酸化
工程によりフィールド酸化膜を形成する工程とを有する
ことを特徴とする。
【００１３】好ましくは、上記アニーリングはＮＨ3 ガ
ス雰囲気下で行う。
【００１４】また、上記アニーリングは、温度８００〜
１０００℃、圧力１０〜１００Ｔｏｒｒの条件で３０分
〜２時間にわたって行われるとよい。
【００１５】好ましくは、上記第１凹部を形成するため
の選択的エッチングによって、上記窒素原子が蓄積され
た層までエッチングされる。
【００１６】好ましくは、上記スペーサーは、上記第１
凹部の側壁方向へ１００〜７００Å形成される。
【００１７】好ましくは、上記第２凹部の深さは１００
〜５００Åである。
【００１８】好ましくは、上記第１酸化工程を７００〜
９００℃の温度で行う。
【００１９】好ましくは、上記犠牲酸化膜は、１００〜
１０００Åの厚さで形成される。
【００２０】好ましくは、上記犠牲酸化膜の除去は、該
犠牲酸化膜の厚さの８０〜１００％の範囲で行われる。
【００２１】好ましくは、上記酸化抑制層および上記ス
ペーサーは、窒化膜を含む。
【００２２】好ましくは、上記バッファー層は、酸化膜
を含む。
【００２３】
【発明の実施の形態】本発明にもとづく半導体装置の素
子分離方法では、シリコン基板上部にパッド酸化膜を形
成した後、ＮＨ3 雰囲気でアニング処理してパッド酸化
膜とシリコン基板間に窒素原子が蓄積されるようにする
ことにより、バーズ・ビークの発生を抑え、窒化膜スペ
ーサーを形成した後、低温でシリコン基板を酸化させた
後に温式エッチングにより形成された酸化膜を除去する
ことにより、シリコン基板のエッチング深さを適宜に調
節することができ、良好なフィールド酸化膜良く得られ
るようにした。以下、本発明の実施形態例を詳細に説明
することにする。
【００２４】図１ないし図６は、本発明の一実施形態例
に係る半導体装置の素子分離方法を示す工程図である。
【００２５】図１に示す通り、シリコン基板２１上にパ
ッド酸化膜２２を約５０〜２００Å厚さで形成した後、
ＮＨ3 ガス雰囲気で温度８００〜１０００℃、圧力１０
〜１００Ｔｏｒｒの条件で約３０分ないし２時間アニー
リングしてシリコン基板２１とパッド酸化膜２２のイン
ターフェース部位に窒素原子が蓄積された層である。オ
キシナイトライト層１００を形成する。そして、酸化防
止用窒化膜２３を約１０００〜３０００Åの厚さで蒸着
する。
【００２６】図２に示す通り、フィールド領域２４がオ
ープンされたマスク及びエッチング工程によりオープン
された部位の窒化膜２３とパッド酸化膜２２を除去する
が、この際、オキシナイトライド層３も除去されるよう
にする。
【００２７】図３に示す通り、全体構造上部表面に沿っ
て薄い厚さ、即ち、約１００〜７００Åの厚さで窒化膜
を蒸着した後、更に全面乾式エッチングしてスペーサー
窒化膜２５を形成する。
【００２８】次いで、図４に示す通り、約７００〜９０
０℃の低温で１００〜１０００Åの厚さを目標としてフ
ィールド領域２４のシリコン基板２１を酸化させて酸化
膜２００を形成する。ここで、この酸化膜２００はフィ
ールド酸化膜でなくシリコン基板をエッチングするため
の一種の犠牲層であることを注意しなければならない。
【００２９】そして、この際、上記シリコン基板２１を
低温で酸化させる理由は、低温酸化時にスペーサー窒化
膜２５とシリコン基板２１の間に発生する応力が大きく
なってバーズ・ビークが殆ど発生しないようになり、更
に酸化膜２００の側壁が垂直して以後にこの酸化膜２０
０を除去したとき、非等方性シリコンレセッスプロファ
イルを得ることができるからである。
【００３０】次いで、図５に示す通り、ＨＦ溶液を用い
てフィールド領域の薄い酸化膜２００を除去して凹部３
００を形成する。この際、シリコン基板２１のエッチン
グされる深さは約１００〜５００Å程になるが、この深
さは先行工程である酸化膜２００の成長により決定させ
るため、留意いなければならない。そして、酸化膜２０
０は全て除去しなく若干残留しても妨げない。即ち、８
０〜１００％の範囲内で酸化膜２００を除去する。
【００３１】次いで、図６に示す通り、約１０００〜１
２００℃の高温でフィールド酸化膜２７を約２０００〜
５０００Åの厚さで形成し、シリコン基板１１上にフィ
ールド酸化膜２７を除く他の積層膜を除去する。
【００３２】上記本発明の素子分離膜形成工程は、フィ
ールド酸化膜を形成するための酸化時に、スペース窒化
膜の応力が大きくなるため、パッド酸化膜まで酸素が拡
散される時間が長くなり、ある程度酸素がパッド酸化膜
まで拡散されるとしても、シリコン基板とパッド酸化膜
の境界部に蓄積されている窒素原子が酸素の継続的な拡
散を防止してくれるので、バーズ・ビークが減るように
なる。
【００３３】併せて、オキシナイトライド層によりフィ
ールド酸化膜を厚く形成することができ、窒化膜スペー
サの厚さを低めることができるので、フィールド酸化膜
が薄くなるのを防止して十分な厚さを確保することがで
きる。
【００３４】そして、犠牲酸化膜の使用のよりエッチン
グされるシリコン基板のプロファイルが殆ど垂直に形成
されるようにし、レセッスの深さを適宜に調節すること
ができるので、良好なフィールド酸化膜のプロファイル
を再現性良く得ることができ、犠牲酸化膜は湿式で除去
されるため、除去時にエッチングダメージを受けないの
で、欠陥が減るようになる。
【００３５】以上で説明した本発明は、前述した実施形
態例及び添付した図面により限定されるのではなく、本
発明の技術的思想を脱しない範囲内でいろいろな置換、
変形及び変更が可能である。
【００３６】
【発明の効果】以上説明したように、本発明にもとづく
半導体装置の素子分離方法によれば、バーズ・ビークの
発生を抑えてアクティブ領域を大きくし、シリコン基板
のエッチング深さを適宜に調節することができ、また良
好なフィールド酸化膜のプロファイルを再現性良く得る
ことが可能となる。
【図面の簡単な説明】
【図１】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図２】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図３】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図４】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図５】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図６】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
【図７】従来の方法の一工程を説明するための模式的断
面図である。
【図８】従来の方法の一工程を説明するための模式的断
面図である。
【図９】従来の方法の一工程を説明するための模式的断
面図である。
【図１０】従来の方法の一工程を説明するための模式的
断面図である。
【符号の説明】
２１ シリコン基板 ２２ パッド酸化膜 ２３ 窒化膜 ２４ フィールド領域 ２５ 窒化膜スペーサー ２７ フィールド酸化膜 １００ オキシナイトライド層 ２００ フィールド領域 ３００ 凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クォン ソン グ 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内 (72)発明者 ゾ ビョン ジン 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内 (72)発明者 キム ジョン チョル 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の素子を分離する方法であっ
    て、 半導体基板上にストレス・バッファー層を形成する工程
    と、 窒素含有ガス雰囲気でアニーリングして前記半導体基板
    と前記ストレス・バッファー層との界面に窒素原子が蓄
    積された層を形成する工程と、 得られた構造の全体にわたって前記半導体基板の酸化抑
    制のための酸化抑制層を形成する工程と、 フィールド領域の前記酸化抑制層と前記バッファー層と
    を選択的にエッチングして第１凹部を形成する工程と、 前記第１凹部の側壁にバーズ・ビーク抑制のためのスペ
    ーサーを形成する工程と、 第１酸化工程により犠牲酸化膜を形成する工程と、 上記犠牲酸化膜を湿式エッチングにより除去して前記半
    導体基板に第２凹部を形成する工程と、 第２酸化工程によりフィールド酸化膜を形成する工程
    と、 を有することを特徴とする半導体装置の素子分離方法。
  2. 【請求項２】 前記アニーリングはＮＨ3 ガス雰囲気下
    で行うことを特徴とする請求項１に記載の半導体装置の
    素子分離方法。
  3. 【請求項３】 前記アニーリングは、温度８００〜１０
    ００℃、圧力１０〜１００Ｔｏｒｒの条件で３０分〜２
    時間にわたって行われる特徴とする請求項１または２に
    記載の半導体装置の素子分離方法。
  4. 【請求項４】 前記第１凹部を形成するための選択的エ
    ッチングによって、前記窒素原子が蓄積された層までエ
    ッチングされることを特徴とする請求項１ないし３のい
    ずれか一項に記載の半導体装置の素子分離方法。
  5. 【請求項５】 前記スペーサーは、前記第１凹部の側壁
    方向へ１００〜７００Å形成されることを特徴とする請
    求項１ないし４のいずれか一項に記載の半導体装置の素
    子分離方法。
  6. 【請求項６】 前記第２凹部の深さは１００〜５００Å
    であることを特徴とする請求項１ないし５のいずれか一
    項に記載の半導体装置の素子分離方法。
  7. 【請求項７】 前記第１酸化工程を７００〜９００℃の
    温度で行うことを特徴とする請求項１ないし６のいずれ
    か一項に記載の半導体装置の素子分離方法。
  8. 【請求項８】 前記犠牲酸化膜は、１００〜１０００Å
    の厚さで形成されることを特徴とする請求項７に記載の
    半導体装置の素子分離方法。
  9. 【請求項９】 前記犠牲酸化膜の除去は、該犠牲酸化膜
    の厚さの８０〜１００％の範囲で行われることを特徴と
    する請求項１ないし８のいずれか一項に記載の半導体装
    置の素子分離方法。
  10. 【請求項１０】 前記酸化抑制層および前記スペーサー
    は、窒化膜を含むことを特徴とする請求項１ないし９の
    いずれか一項に記載の半導体装置の素子分離方法。
  11. 【請求項１１】 前記バッファー層は、酸化膜を含むこ
    とを特徴とする請求項１０に記載の半導体装置の素子分
    離方法。
JP8292758A 1995-11-03 1996-11-05 半導体装置の素子分離方法 Expired - Fee Related JP2875787B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995-39693 1995-11-03
KR1019950039693A KR100197651B1 (ko) 1995-11-03 1995-11-03 반도체 소자의 소자 분리막 제조방법

Publications (2)

Publication Number Publication Date
JPH09181069A true JPH09181069A (ja) 1997-07-11
JP2875787B2 JP2875787B2 (ja) 1999-03-31

Family

ID=19432953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8292758A Expired - Fee Related JP2875787B2 (ja) 1995-11-03 1996-11-05 半導体装置の素子分離方法

Country Status (7)

Country Link
US (1) US5719086A (ja)
JP (1) JP2875787B2 (ja)
KR (1) KR100197651B1 (ja)
CN (1) CN1073745C (ja)
DE (1) DE19645440C2 (ja)
GB (1) GB2306780B (ja)
TW (1) TW312039B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209367B1 (ko) * 1996-04-22 1999-07-15 김영환 반도체 소자의 소자분리 절연막 형성방법
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
KR100369776B1 (ko) * 1999-12-28 2003-01-30 페어차일드코리아반도체 주식회사 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법
KR100672761B1 (ko) * 2001-06-28 2007-01-22 주식회사 하이닉스반도체 콘택 플러그 형성방법
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
KR100672753B1 (ko) 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
US7804143B2 (en) * 2008-08-13 2010-09-28 Intersil Americas, Inc. Radiation hardened device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
JPS6072245A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPH021123A (ja) * 1987-10-19 1990-01-05 Ncr Corp 分離酸化中シールされる界面のためのオキシナイトライドを形成する急速熱窒化方法
JPH0212822A (ja) * 1988-04-08 1990-01-17 Philips Gloeilampenfab:Nv 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975667A (ja) * 1982-10-25 1984-04-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5256895A (en) * 1987-02-24 1993-10-26 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
KR940003224B1 (ko) * 1991-10-12 1994-04-16 금성일렉트론 주식회사 반도체 소자의 격리방법
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
JPS6072245A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPH021123A (ja) * 1987-10-19 1990-01-05 Ncr Corp 分離酸化中シールされる界面のためのオキシナイトライドを形成する急速熱窒化方法
JPH0212822A (ja) * 1988-04-08 1990-01-17 Philips Gloeilampenfab:Nv 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法

Also Published As

Publication number Publication date
US5719086A (en) 1998-02-17
CN1156325A (zh) 1997-08-06
GB2306780B (en) 2000-03-08
DE19645440A1 (de) 1997-05-07
CN1073745C (zh) 2001-10-24
GB9622822D0 (en) 1997-01-08
KR100197651B1 (ko) 1999-06-15
KR970030626A (ko) 1997-06-26
TW312039B (ja) 1997-08-01
GB2306780A (en) 1997-05-07
DE19645440C2 (de) 2002-06-20
JP2875787B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
JPH09321132A (ja) 半導体装置のトレンチ素子分離方法
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH07302836A (ja) 半導体装置のフィールド酸化膜形成方法
JP2675260B2 (ja) 半導体素子フィールド酸化膜の製造方法
JPH09181069A (ja) 半導体装置の素子分離方法
JP4319809B2 (ja) 半導体装置の製造方法
EP0424018A2 (en) Integrated circuit field isolation process
JPS63288043A (ja) 側面隔離素子の分離方法
US5139964A (en) Method for forming isolation region of semiconductor device
JP2875972B2 (ja) 半導体素子の隔離方法
JP3178416B2 (ja) 半導体装置の製造方法
JP3074156B2 (ja) 半導体素子のフィールド酸化膜形成方法
JPH0817813A (ja) 半導体装置の製造方法
JPH09232304A (ja) 半導体装置のｌｏｃｏｓ素子分離方法
JPH0744214B2 (ja) 半導体装置の製造方法
US6365524B1 (en) Method for making a concave bottom oxide within a trench
JPS60116146A (ja) 半導体装置の製造方法
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
KR960016008B1 (ko) 반도체 장치의 소자분리막 형성방법
JPH05243215A (ja) 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法
JPS61276343A (ja) 半導体装置の製造方法
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
JPH07130732A (ja) 半導体装置及びその製造方法
JPH09330923A (ja) 半導体装置の素子分離膜形成方法
KR19980055964A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees