JPH0918249A - オフセット電圧の自動補正装置 - Google Patents

Abstract

(57)【要約】 【目的】 個人差なく自動的にオフセット電圧を相殺し
て出力誤差を最小に抑える。 【構成】 初段増幅器３に磁気ヘッド２からの磁気ヘッ
ド信号が入力していない状態で、初段増幅器３のオペア
ンプにオフセット電圧が存在すると、そのときの出力
は、比較器５において０に近い値の補正用基準電圧Ｖ
ｓ’と比較され、オフセット電圧の存在に応じた出力が
なされる。制御手段８は、比較器５の信号に基づいて電
圧発生手段７が発生するバイアス電圧ΔＶの可変量を制
御し、このバイアス電圧ΔＶを初段増幅器３に供給して
オフセット電圧を自動的に相殺する。バイアス電圧ΔＶ
は、比較器５よりオフセット電圧無しを示す出力がなさ
れるまで所定の分解能で可変制御される。これにより、
オペアンプに存在するオフセット電圧は、個人差なく自
動的に相殺され、比較器の出力誤差を最小に抑えること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流増幅器を構成する
オペアンプ自身が持つオフセット電圧の自動補正装置に
関するものである。

【０００２】

【従来の技術】オペアンプを使用した高利得な直流増幅
器では、オペアンプ自身が持つオフセット電圧の影響に
より、その出力値に誤差が生じる。このため、増幅器が
複数段で構成される場合には、最も変動の大きい増幅器
のオペアンプのオフセット電圧を零に補正してオフセッ
ト電圧による影響が出ないように調整を行なう必要があ
った。

【０００３】図６はこの種の高利得な直流増幅器を用い
たカードリーダの磁気ヘッド信号増幅回路の一構成例を
示している。この磁気ヘッド信号増幅回路は、初段増幅
器２３、半波増幅器２４、比較器２５の順に直列接続さ
れて構成されている。初段増幅器２３を構成するオペア
ンプ２３ａの反転入力端子と非反転入力端子との間に
は、２値の信号により磁気記録された磁気カードの磁気
情報を検出するための磁気ヘッド２２に巻回された検出
コイル２１が接続されている。

【０００４】そして、磁気カードの磁気記録領域の表面
磁束が磁気ヘッド２２の磁路に分流し、その磁束の変化
率に対応して検出コイル２１に誘起される電圧が磁気情
報を示す磁気ヘッド信号として初段増幅器２３に入力さ
れる。

【０００５】半波増幅器２４は、非反転入力端子が入力
抵抗Ｒ２１を介して初段増幅器２３の出力端子に接続さ
れた正側半波増幅器２４Ａを構成するオペアンプ２４ａ
と、反転入力端子が入力抵抗Ｒ２２を介して初段増幅器
２３の出力端子に接続された負側半波増幅器２４Ｂを構
成するオペアンプ２４ｂとを備えている。

【０００６】オペアンプ２４ａの反転入力端子は入力抵
抗Ｒ２３を介して、オペアンプ２４ｂの非反転入力端子
は入力抵抗Ｒ２４を介して各々接地されている。オペア
ンプ２４ａの反転入力端子と出力端子との間には、出力
端子側に向かう方向を順方向とするダイオードＤ２１と
帰還抵抗Ｒ２５とが並列接続されている。同様に、オペ
アンプ２４ｂの反転入力端子と出力端子との間にも、出
力端子側に向かう方向を順方向とするダイオードＤ２２
と帰還抵抗Ｒ２６とが並列接続されている。

【０００７】この半波増幅器２４では、初段増幅器２３
で増幅された磁気ヘッド信号を正負それぞれの電圧に分
解し、正の電圧を正側半波増幅器２４Ａにより所定の利
得で増幅し、負の電圧を負側半波増幅器２４Ｂにより整
流して所定の利得（正側半波増幅器２４Ａと同等の利
得）で増幅している。

【０００８】比較器２５は、正側半波増幅器２４Ａの後
段に接続される正側比較器２５Ａと、負側半波増幅器２
４Ｂの後段に接続される負側比較器２５Ｂとを備えてい
る。正側比較器２５Ａを構成するオペアンプ２５ａ及び
負側比較器２５Ｂを構成するオペアンプ２５ｂの反転入
力端子には、それぞれ固定の基準電圧（スライス電圧）
Ｖｓが入力している。

【０００９】この比較器２５では、正側半波増幅器２４
Ａからの電圧を正側比較器２５Ａにより基準電圧Ｖｓで
スライスして出力し、負側半波増幅器２４Ｂからの電圧
を負側比較器２５Ｂにより基準電圧Ｖｓでスライスして
出力している。

【００１０】そして、上記増幅回路では、磁気ヘッド２
２の検出コイル２１を介して入力される磁気ヘッド信号
を初段増幅器２３で増幅し、さらに後段の半波増幅器２
４で正負の電圧に分けて増幅し、それぞれの電圧を比較
器２５により基準電圧Ｖｓでスライスし、これによって
得られる信号を復号して磁気情報の再生を行なってい
る。

【００１１】

【発明が解決しようとする課題】ところで、上記増幅回
路によって磁気情報を正確に復号するためには、図７
（ａ）に示すように、半波増幅器２４により正負に分解
して増幅された出力電圧値が同程度になり、正側比較器
２５Ａ及び負側比較器２５Ｂからは同一間隔の電圧が出
力されることが望ましい。なお、図７（ａ）は、「１１
１１」の４ビットの磁気情報に対応した信号の出力波形
の例を示している。

【００１２】しかしながら、上記増幅回路における初段
増幅器２３及び半波増幅器２４には、前述したように、
オペアンプ自身が持つオフセット電圧が存在する。この
オフセット電圧は、オペアンプの入力換算値によって決
まり、利得が大きい程、その出力値に与える影響も大き
い。

【００１３】したがって、特に、半波増幅器２４に比べ
て大きな利得で磁気ヘッド信号を増幅する初段増幅器２
３のオフセット電圧の影響により、初段増幅器２３の出
力電圧値における正の電圧と負の電圧の中心値が一致せ
ず負側に変化する（図７（ｂ）の出力Ａ）。これによ
り、半波増幅器２４では、正側半波増幅器２４Ａの出力
電圧値と負側半波増幅器２４Ｂの出力電圧値との間にレ
ベル差が生じて出力電圧値のバランスが崩れる（図７
（ｂ）の出力Ｂ，Ｃ）。その際、負側半波増幅器２４Ｂ
の出力電圧値は、オフセット電圧が存在しない場合に比
べてレベルが低くなるため、外部雑音が重畳して波形が
安定しなくなる。

【００１４】この結果、正側比較器２５Ａの出力電圧値
と負側比較器２５Ｂの出力電圧値が同一間隔の信号とし
て得ることができず、（図７（ｂ）の出力Ｄ，Ｅ）、磁
気カードの磁気情報を正確に復号することができなかっ
た。

【００１５】そこで、従来、この種の増幅回路では、オ
フセット電圧の影響が最も大きく現れる初段増幅器２３
のオペアンプ２３ａのオフセット調整用端子に可変抵抗
器２９を接続し、正負の出力値の中心値が一致してオフ
セット電圧による影響が出ないように、半波増幅器２４
の出力を観測しながら可変抵抗器２９を調整してオフセ
ット電圧の零補正を行なっていた。

【００１６】しかしながら、上述した可変抵抗器２９の
補正作業は、半波増幅器２４の出力波形を観測しながら
人手によって行なわれるため、手間を必要とし面倒なだ
けでなく、調整値に個人差が生じていた。又、上記可変
抵抗器２９を用いたオフセット電圧の調整は、製品出荷
時のみ行なわれるので、例えば電源投入時など、実際に
装置を起動させる直前に再調整することができなかっ
た。

【００１７】本発明は、上記問題点に鑑みてなされたも
のであって、個人差なく自動的にオフセット電圧を相殺
して出力誤差を最小に抑えることができ、実際に装置の
動作を開始する直前でも補正が可能なオフセット電圧の
自動補正装置を提供することを目的としている。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明による請求項１のオフセット電圧の自動補正
装置は、入力信号を所定の利得で増幅するオペアンプを
有する直流増幅器３，４と、前記オペアンプが持つオフ
セット電圧を検出するための０に近い値に設定された補
正用基準電圧＋Ｖｓ’，−Ｖｓ’を発生する基準電圧発
生手段６と、前記直流増幅器の出力を、前記補正用基準
電圧と比較して前記オフセット電圧の有無に応じた信号
を出力する比較器５と、前記直流増幅器に供給される前
記オペアンプのオフセット電圧を相殺するためのバイア
ス電圧ΔＶを発生するバイアス電圧発生手段７と、該バ
イアス電圧発生手段が発生するバイアス電圧の可変量
を、前記比較器の信号に基づいて制御する制御手段８と
を具備することを特徴としている。

【００１９】請求項１のオフセット電圧の自動補正装置
において、前記制御手段８は、前記比較器５の出力に基
づいてオフセット電圧の有無を判別する判別手段８ｂ
と、該判別手段がオフセット電圧有りと判別したとき
に、該判別手段がオフセット電圧無しと判別するまでの
間、前記バイアス電圧発生手段７が発生するバイアス電
圧ΔＶを所定の分解能で可変制御する電圧制御手段８ｄ
とを備えて構成してもよい。

【００２０】請求項１のオフセット電圧の自動補正装置
において、前記制御手段８は、電源の投入を検出してそ
の旨の信号を出力する電源投入検出手段８ａを備えた構
成とし、前記基準電圧発生手段６が、該電源投入検出手
段の信号によって前記補正用基準電圧＋Ｖｓ’，−Ｖ
ｓ’を発生するようにしてもよい。

【００２１】又、前記基準電圧発生手段６は、前記オフ
セット電圧が相殺されて前記判別手段８ｂがオフセット
電圧無しと判別したときに、前記直流増幅器３，４で増
幅された前記入力信号と比較するための基準電圧＋Ｖ
ｓ，−Ｖｓを発生するようにしてもよい。

【００２２】

【作用】直流増幅器３（４）に入力信号が入力していな
い状態で、直流増幅器３（４）のオペアンプにオフセッ
ト電圧が存在すると、そのときの出力は、比較器５にお
いて基準電圧発生手段６の０に近い値に設定された補正
用基準電圧＋Ｖｓ’（−Ｖｓ’）と比較され、オフセッ
ト電圧の存在を示す出力がなされる。制御手段８は、比
較器５からのオフセット電圧の存在を示す信号に基づい
てバイアス電圧発生手段７が発生するバイアス電圧ΔＶ
の可変量を制御する。この可変制御されるバイアス電圧
ΔＶを直流増幅器３の出力が０になるまで直流増幅器３
（４）に供給することにより、オフセット電圧を自動的
に相殺する。

【００２３】その際、制御手段８における判別手段８ｂ
が比較器５の出力に基づいてオフセット電圧の有無を判
別する。そして、制御手段８における電圧制御手段８ｄ
は、判別手段８ｂがオフセット電圧有りと判別したとき
に、判別手段８ｂがオフセット電圧無しと判別するまで
の間、バイアス電圧ΔＶを所定の分解能で可変制御す
る。その後、判別手段８ｂがオフセット電圧無しと判別
すると、基準電圧発生手段６は、直流増幅器３（４）で
増幅された入力信号と比較するための基準電圧＋Ｖｓ，
−Ｖｓを発生して比較器５に入力する。この状態で、直
流増幅器３（４）に入力信号が入力されると、その信号
は所定の利得で信号増幅された後、比較器５において基
準電圧＋Ｖｓ，−Ｖｓと比較され、その差に応じた電圧
が出力される。

【００２４】このようにして、オペアンプに存在するオ
フセット電圧は、個人差なく自動的に相殺され、比較器
５の出力誤差が最小に抑えられる。又、補正用基準電圧
＋Ｖｓ’，−Ｖｓ’は、電源投入検出手段８ａの信号に
よって比較器５に入力され、本装置の動作を開始する直
前でのオフセット電圧の補正が可能となり、出力信号に
対する信頼性が向上する。

【００２５】

【実施例】

（第１実施例）図１は本発明によるオフセット電圧の自
動補正装置の第１実施例を示す図、図２は同装置におけ
るＤ／Ａ変換回路の一構成例を示す図、図３は同装置に
おける基準電圧発生回路の一構成例を示す図、図４は同
装置における制御手段の機能ブロック図である。

【００２６】第１実施例によるオフセット電圧の自動補
正装置は、例えばカードリーダの磁気ヘッド信号増幅回
路として用いられ、検出コイル１が巻回された磁気ヘッ
ド２、初段増幅器３、半波増幅器４、比較器５、基準電
圧発生回路６、Ｄ／Ａ変換回路７、制御手段（ＣＰＵ）
８を備えて構成されており、例えば電源投入時に、直流
増幅器をなす初段増幅器３、半波増幅器４のうち、特に
利得の大きい初段増幅器３のオペアンプが持つオフセッ
ト電圧を相殺するように出力の自動補正を行なってい
る。

【００２７】検出コイル１が巻回された磁気ヘッド２
は、例えば不図示のカード搬送路上を走行する磁気カー
ドの磁気情報が磁気記録された磁気領域（磁気ストライ
プ）に密着して配設されている。この磁気ヘッド２で
は、磁気カードの磁気領域内の磁気情報を磁気カードの
走行に伴って検出コイル１に誘起される電圧として検出
し、この検出された電圧を磁気ヘッド信号として初段増
幅器３に出力している。

【００２８】初段増幅器３は、オペアンプ３ａの反転入
力端子と非反転入力端子との間に磁気ヘッド２の検出コ
イル１が接続されており、検出コイル１より入力される
磁気ヘッド信号を所定の利得（例えば５０〜６０倍）で
増幅して半波増幅器４に出力している。

【００２９】半波増幅器４は、並列接続された２つのオ
ペアンプ４ａ，４ｂを備えている。正側半波増幅器４Ａ
を構成する一方のオペアンプ４ａの非反転入力端子と、
負側半波増幅器４Ｂを構成する他方のオペアンプ４ｂの
反転入力端子とは、各々入力抵抗Ｒ１，Ｒ２を介して接
続されており、その接続点Ｐ１が初段増幅器３の出力端
子に接続されている。

【００３０】一方のオペアンプ４ａの反転入力端子と他
方のオペアンプ４ｂの非反転入力端子とは、各々入力抵
抗Ｒ３，Ｒ４を介して接続されており、その接続点Ｐ２
がＤ／Ａ変換回路７の出力端子に接続されている。一方
のオペアンプ４ａの反転入力端子と出力端子との間に
は、出力端子側に向かう方向を順方向としてダイオード
Ｄ１が帰還抵抗Ｒ５とともに並列接続されている。同様
に、他方のオペアンプ４ｂの反転入力端子と出力端子と
の間にも、出力端子側に向かう方向を順方向としてダイ
オードＤ２が帰還抵抗Ｒ６とともに並列接続されてい
る。

【００３１】この半波増幅器４では、初段増幅器３で増
幅された磁気ヘッド信号を正負それぞれの電圧に分解
し、正の電圧を正側半波増幅器４Ａにより所定の利得
（初段増幅器３よりも小さく、例えば１〜２倍）で増幅
している。同様に、負の電圧を負側半波増幅器４Ｂによ
り整流して正側半波増幅器４Ａと同じ利得で増幅してお
り、これら分解増幅された電圧を後段の比較器５に出力
している。

【００３２】比較器５は、正側半波増幅器４Ａに接続さ
れるオペアンプ５ａと、負側半波増幅器４Ｂに接続され
るオペアンプ５ｂとを備えている。双方のオペアンプ５
ａ，５ｂの反転入力端子は、基準電圧発生回路６に共通
接続されている。一方のオペアンプ５ａは、非反転入力
端子が正側半波増幅器４Ａの出力端子に直列接続されて
正側比較器５Ａを構成している。他方のオペアンプ５ｂ
は、非反転入力端子が負側半波増幅器４Ｂの出力端子に
直列接続されて負側比較器５Ｂを構成している。

【００３３】この比較器５では、正側比較器５Ａが正側
半波増幅器４Ａで半波増幅された電圧を基準電圧発生回
路６からの基準電圧でスライスして出力している。同様
に、負側比較器５Ｂが負側半波増幅器４Ｂで半波増幅さ
れた電圧を基準電圧発生回路６からの基準電圧でスライ
スして出力している。

【００３４】基準電圧発生回路６は、磁気ヘッド信号の
検出時に比較器５に入力される基準電圧Ｖｓと、オフセ
ット電圧の補正時に比較器５に入力される補正用基準電
圧Ｖｓ’との２種類の基準電圧を発生するもので、制御
手段８からの信号により、基準電圧Ｖｓ又は補正用基準
電圧Ｖｓ’のいずれかの基準電圧を比較器５に出力して
いる。

【００３５】基準電圧発生回路６は、具体的には、図２
に示すように、エミッタ接地されたＮＰＮ形トランジス
タＴ１、ＰＮＰ形トランジスタＴ２、分圧抵抗ＲＡ、オ
ペアンプＯＰ１の接続によって構成されている。トラン
ジスタＴ１は、入力をなすベースが入力抵抗Ｒ７を介し
て制御手段８に接続され、コレクタが抵抗Ｒ８を介して
トランジスタＴ２のベースに接続されている。

【００３６】トランジスタＴ２は、電源Ｖccに接続され
たエミッタとベースとの間に帰還抵抗Ｒ９が接続され、
コレクタが抵抗Ｒ１０（例えば４．７ｋΩ）を介してオ
ペアンプＯＰ１の非反転入力端子に接続されている。２
つの抵抗Ｒ１１（例えば４７０ｋΩ），Ｒ１２（例えば
４．７ｋΩ）の直列接続からなる分圧抵抗ＲＡは、一端
が電源Ｖccに接続され、他端が接地されており、抵抗Ｒ
１１，Ｒ１２間の接続点Ｐ３が抵抗Ｒ１０とオペアンプ
ＯＰ１の非反転入力端子との間に接続されている。

【００３７】この基準電圧発生回路６では、後述する制
御手段８の切換制御手段８ｂよりトランジスタＴ１のベ
ースに「Ｈ（ハイレベル）」の切換信号Ｓ３が入力され
ると、Ｖcc／２が基準電圧Ｖｓとして正側比較器５Ａ及
び負側比較器５Ｂの各反転入力端子に入力される。これ
に対し、トランジスタＴ１のベースに「Ｌ（ローレベ
ル）」の切換信号Ｓ３が入力されると、Ｖcc／１００が
補正用基準電圧Ｖｓ’として正側比較器５Ａ及び負側比
較器５Ｂの各反転入力端子に入力される。なお、補正用
基準電圧Ｖｓ’は、０に近い電圧値であり、例えば比較
器５の入力電圧値の１／１０以下で、外部雑音で誤動作
しない程度の値（２０ｍＶ）以上に設定されている。

【００３８】Ｄ／Ａ変換回路７は、オフセット電圧補正
時に、正側半波増幅器４Ａ及び負側半波増幅器４Ｂより
出力される電圧値が０Ｖとなり、正側比較器５Ａ及び負
側比較器５Ｂより「Ｌ」の電圧が出力されてオフセット
電圧が相殺されるように、制御手段８からの信号によっ
て徐々に可変される微小のバイアス電圧ΔＶを、正側半
波増幅器４Ａの反転入力端子及び負側半波増幅器４Ｂの
非反転入力端子に入力している。

【００３９】Ｄ／Ａ変換回路７は、具体的には、図３に
示すように、３段のＮＰＮ形のトランジスタＴ３，Ｔ
４，Ｔ５で構成されている。３ビット入力をなす各トラ
ンジスタＴ３，Ｔ４，Ｔ５のベースは、各々入力抵抗Ｒ
１３，Ｒ１４，Ｒ１５を介して入力端子が制御手段８に
接続されている。各トランジスタＴ３，Ｔ４，Ｔ５のエ
ミッタは、電源−Ｖccに共通接続されている。各トラン
ジスタＴ３，Ｔ４，Ｔ５のコレクタは、各々抵抗Ｒ１
６，Ｒ１７，Ｒ１８を介して共通接続されており、その
共通接続された末端の出力が半波増幅器４に接続されて
いる。上位ビットをなすトランジスタＴ３の抵抗Ｒ１６
と中位ビットをなすトランジスタＴ４の抵抗Ｒ１７との
接続点Ｐ４は、抵抗Ｒ１９を介して電源Ｖccに接続され
ている。

【００４０】なお、図示の例では、Ｄ／Ａ変換回路７が
３段のＮＰＮ形のトランジスタＴ３，Ｔ４，Ｔ５で構成
されているが、３段に限らず何段のトランジスタで構成
してもよく、トランジスタの段数を増加させれば、入力
のビット数が増し、予めバイアス電圧ΔＶの可変範囲が
決まっている状態で分解能を向上させることができる。

【００４１】このＤ／Ａ変換回路７では、上位ビットを
なすトランジスタＴ３より順番に制御手段８より各トラ
ンジスタＴ３，Ｔ４，Ｔ５のベースに対して入力される
信号が、「Ｈ」、「Ｈ」、「Ｈ」→「Ｈ」、「Ｈ」、
「Ｌ」…「Ｌ」、「Ｌ」、「Ｈ」→「Ｌ」、「Ｌ」、
「Ｌ」と１ビット毎に信号のレベルを可変して制御され
ることにより、正側半波増幅器４Ａの反転入力端子及び
負側半波増幅器４Ｂの非反転入力端子に対し、分解能Ｖ
A の所定電圧幅で徐々に可変制御される微小のバイアス
電圧ΔＶを入力している。

【００４２】バイアス電圧ΔＶの分解能ＶA は、半波増
幅器４の利得をαとしたとき、ＶS’／αに設定されて
いる。バイアス電圧ΔＶは、例えばＶｓ’＝０．１、α
＝２とした場合、下記の表１に示すように、各トランジ
スタＴ３，Ｔ４，Ｔ５のベースに対する入力を「Ｈ」、
「Ｈ」、「Ｈ」から順に１ビット毎制御することによ
り、−０．２Ｖ〜０．１５Ｖの範囲で０．０５Ｖ毎に可
変制御される。

【００４３】

【表１】

【００４４】制御手段８は、ＲＯＭ、ＲＡＭ、タイマ、
ＰＷＭ回路を有するワンチップＣＰＵで構成されてお
り、正側比較器５Ａ及び負側比較器５Ｂの出力端子がポ
ート入力に接続され、基準電圧発生回路６及びＤ／Ａ変
換回路７がポート出力にそれぞれ接続されている。

【００４５】制御手段８は、図４に示すように、電源投
入検出手段８ａ、オフセット電圧判別手段８ｂ、切換制
御手段８ｃ、入力電圧制御手段８ｄを備えて構成されて
いる。電源投入検出手段８ａは、本装置を起動させたと
きの電源の投入を検出するもので、電源投入の検出の旨
を示す電源投入信号Ｓ１を切換制御手段８ｃに出力して
いる。

【００４６】オフセット電圧判別手段８ｂは、オフセッ
ト電圧補正時に、正側比較器５Ａ及び負側比較器５Ｂの
出力に基づいてオフセット電圧が相殺されたか否かを判
別している。実施例では、正側比較器５Ａ及び負側比較
器５Ｂの出力がともに「Ｌ」のとき、オフセット電圧が
相殺されたものと判別しており、その旨の判別信号Ｓ２
を切換制御手段８ｃ及び入力電圧制御手段８ｄに出力し
ている。又、オフセット電圧が存在すると判別したとき
（正側比較器５Ａの出力が「Ｈ」で、負側比較器５Ｂの
出力が「Ｌ」のとき）、入力電圧制御手段８ｄの入力を
制御するための制御信号Ｓ３を出力している。

【００４７】切換制御手段８ｃは、通常、基準電圧発生
回路６が基準電圧Ｖｓを出力するように、基準電圧発生
回路６におけるトランジスタＴ１のベースに対して
「Ｈ」の切換信号Ｓ４を出力している。切換制御手段８
ｃは、電源投入検出手段８ａから電源投入信号Ｓ１が入
力されたときに、基準電圧発生回路６におけるトランジ
スタＴ１のベースに対して「Ｌ」の切換信号Ｓ４を出力
している。又、オフセット電圧判別手段８ｂからオフセ
ット電圧が相殺された旨の判別信号Ｓ２が入力されたと
きに、基準電圧発生回路６におけるトランジスタＴ１の
ベースに対して「Ｈ」の切換信号Ｓ４を出力している。

【００４８】入力電圧制御手段８ｄは、オフセット電圧
判別手段８ｂからオフセット電圧が相殺された旨の判別
信号Ｓ２が入力されるまでの間、オフセット電圧判別手
段８ｂからの制御信号Ｓ３により、例えば「Ｈ」、
「Ｈ」、「Ｈ」→「Ｈ」、「Ｈ」、「Ｌ」…「Ｌ」、
「Ｌ」、「Ｈ」→「Ｌ」、「Ｌ」、「Ｌ」のように１ビ
ットずつＤ／Ａ変換回路７の各トランジスタＴ３，Ｔ
４，Ｔ５に入力される信号を可変して出力している。入
力電圧制御手段８ｄは、オフセット電圧判別手段８ｂか
らオフセット電圧が相殺された旨の判別信号Ｓ２が入力
されたときに、そのときＤ／Ａ変換回路７の各トランジ
スタＴ３，Ｔ４，Ｔ５に入力される信号にロックしてい
る。

【００４９】ところで、磁気ヘッド２に磁気媒体（例え
ば磁気カード）を作用させない状態、すなわち、磁気媒
体が磁気ヘッド２上を走行しなければ、磁気ヘッド２の
検出コイル１からは磁気ヘッド信号が出力されず、初段
増幅器３の入力は零となる。このとき、初段増幅器３及
び半波増幅器４が理想的な状態、すなわち、オフセット
電圧が発生しなければ、半波増幅器４の出力は零になる
はずである。

【００５０】ところが、実際には初段増幅器３及び半波
増幅器４にオフセット電圧が存在するため、半波増幅器
４の出力は必ずしも零とはならない。そこで、以下に説
明するオフセット電圧の自動補正が行なわれる。なお、
初段増幅器３及び半波増幅器４はＶcc＝±１０Ｖの電源
で動作し、比較器５は０〜＋１０Ｖで動作するものとし
ている。

【００５１】まず、本装置を起動するべく電源が投入さ
れると、電源投入検出手段８ａがこの電源の投入を検出
して電源投入信号Ｓ１を切換制御手段８ｃに出力する。
このとき、磁気媒体は、磁気ヘッド２上を走行せず、磁
気ヘッド２に作用していない。なお、磁気ヘッド２上に
磁気媒体が存在する場合には、その磁気媒体が外部に一
旦排出されるようになっている。

【００５２】切換制御手段８ｃは、電源投入信号Ｓ１が
入力されると、基準電圧発生回路６に「Ｌ」の切換信号
Ｓ４を出力する。これにより、基準電圧発生回路６は、
０．１Ｖ（＝Ｖcc／１００）の補正用基準電圧Ｖｓ’を
正側比較器５Ａ及び負側比較器５Ｂの各反転入力端子に
入力する。

【００５３】ここで、仮に初段増幅器３に０．１Ｖのオ
フセット電圧が存在すると、半波増幅器４の利得αを２
倍とした場合、負側半波増幅器４Ｂの出力は０Ｖのまま
だが、正側半波増幅器４Ａの出力は０Ｖから０．２Ｖに
増幅される。そして、補正用基準電圧Ｖｓ’が０．１Ｖ
なので、正側比較器５Ａからは「Ｈ」の電圧が、又、負
側比較器５Ｂからは「Ｌ」の電圧が出力され、これらの
電圧はオフセット電圧判別手段８ｂに入力される。

【００５４】オフセット電圧判別手段８ｂは、正側比較
器５Ａより「Ｈ」の電圧が、負側比較器５Ｂより「Ｌ」
の電圧が入力されると、オフセット電圧が存在すると判
別し、入力電圧制御手段８ｄに制御信号Ｓ３を出力す
る。

【００５５】入力電圧制御手段８ｄは、制御信号Ｓ３が
入力されると、Ｄ／Ａ変換回路７の各トランジスタＴ
３，Ｔ４，Ｔ５に入力される信号を例えば「Ｈ」、
「Ｈ」、「Ｈ」とし、−０．２０Ｖ（＝Ｖｓ’／α）の
バイアス電圧ΔＶを正側半波増幅器４Ａの反転入力端子
及び負側半波増幅器４Ｂの非反転入力端子に入力する。

【００５６】以下、入力電圧制御手段８ｄは、各トラン
ジスタＴ３，Ｔ４，Ｔ５に入力される信号を１ビットず
つ可変し、Ｖｓ’／α＝０．０５Ｖの分解能で半波増幅
器４に入力されるバイアス電圧ΔＶを可変制御する。こ
のバイアス電圧ΔＶの可変制御は、正側半波増幅器４Ａ
及び負側半波増幅器４Ｂの出力電圧が０Ｖとなって正側
比較器５Ａ及び負側比較器５Ｂより「Ｌ」の電圧が出力
され、オフセット電圧判別手段８ｂよりオフセット電圧
が相殺された旨の判別信号Ｓ２が入力されるまで行なわ
れる。

【００５７】すなわち、オフセット電圧が０．１Ｖで、
半波増幅器４の利得αが２倍なので、各トランジスタＴ
３，Ｔ４，Ｔ５に入力される信号は、正側半波増幅器４
Ａ及び負側半波増幅器４Ｂの出力電圧が０Ｖとなる０．
１Ｖのバイアス電圧ΔＶを出力するまで可変制御される
（表１の「Ｌ」、「Ｌ」、「Ｈ」）。そして、入力電圧
制御手段８ｄは、オフセット電圧判別手段８ｂより判別
信号Ｓ２が入力されると、そのとき半波増幅器４に入力
しているバイアス電圧ΔＶ＝０．１Ｖにロックする。こ
れにより、初段増幅器３によるオフセット電圧が相殺さ
れてオフセット電圧の自動補正が終了する。

【００５８】切換制御手段８ｃは、オフセット電圧判別
手段８ｂから判別信号Ｓ２が入力されると、基準電圧発
生回路６に「Ｈ」の切換信号Ｓ４を出力する。これによ
り、基準電圧発生回路６は、基準電圧Ｖｓを正側比較器
５Ａ及び負側比較器５Ｂの各反転入力端子に入力する。
この状態で、磁気ヘッド２による検出動作が可能とな
る。

【００５９】磁気ヘッド２による検出時には、オフセッ
ト電圧補正時にロックされたバイアス電圧ΔＶが正側半
波増幅器４Ａの反転入力端子及び負側半波増幅器４Ｂの
非反転入力端子に入力される。そして、磁気ヘッド２上
を磁気媒体が走行すると、まず、磁気ヘッド２の検出コ
イル１を介して入力される磁気ヘッド信号が初段増幅器
３で増幅される（図７（ａ）の出力Ａ）。この増幅され
た信号は、後段の半波増幅器４で正負の電圧に分けられ
て増幅される（図７（ａ）の出力Ｂ，Ｃ）。それぞれの
電圧は、比較器５により基準電圧Ｖｓ（＝Ｖcc／２＝５
Ｖ）でスライスされ、これによって得られる信号（図７
（ａ）の出力Ｄ，Ｅ）を復号することにより磁気情報が
再生される。

【００６０】したがって、上述した実施例によれば、０
に近い電圧値に設定された補正用基準電圧Ｖｓ’を正側
比較器５Ａ及び負側比較器５Ｂの反転入力端子に入力
し、正側半波増幅器４Ａ及び負側半波増幅器４Ｂの出力
が０Ｖとなり、オフセット電圧が相殺されて正側比較器
５Ａ及び負側比較器５Ｂから「Ｌ」の電圧が出力される
ように、正側半波増幅器４Ａの反転入力端子及び負側半
波増幅器４Ｂの非反転入力端子に入力されるバイアス電
圧ΔＶを自動的に制御する構成なので、従来のように、
半波増幅器の出力波形を観測しながら可変抵抗器を調整
するといった手間のかかる作業が不要で、個人差なく自
動的にオフセット電圧を相殺することができる。

【００６１】この結果、図７（ａ）のＤ，Ｅに示すよう
に、正側比較器５Ａの出力電圧値と負側比較器５Ｂの出
力電圧値とが同一間隔の信号として得ることができ、出
力誤差が最小に抑えられる。

【００６２】しかも、上記オフセット電圧の補正は、電
源投入検出手段８ａによる電源投入信号のタイミングで
行なわれるので、本装置の動作を開始する直前での補正
が可能となり、出力信号に対する信頼性が向上する。

【００６３】（第２実施例）次に、図５は本発明による
オフセット電圧の自動補正装置の第２実施例を示す図で
ある。なお、第１実施例と同一の構成要素には同一番号
を付し、詳細な説明については省略する。

【００６４】第２実施例のオフセット電圧の自動補正装
置は、第１実施例における半波増幅器４が除去され、初
段増幅器３の後段に比較器５が接続されたものである。
初段増幅器３は、例えば±１０Ｖの電源Ｖccで動作す
る。オフセット調整用端子３ｂには、抵抗Ｒａ，Ｒｂが
直列接続されている。これら抵抗Ｒａ，Ｒｂ間には、Ｄ
／Ａ変換回路７の出力端子が接続されており、制御手段
８によって可変制御される微小のバイアス電圧ΔＶが入
力している。初段増幅器３の出力端子は、正側比較器５
Ａを構成するオペアンプ５ａの非反転入力端子、負側比
較器５Ｂを構成するオペアンプ５ｂの反転入力端子にそ
れぞれ接続されている。

【００６５】比較器５は、初段増幅器３と同様に、±１
０Ｖの電源Ｖccで動作する。オペアンプ５ａの反転入力
端子及びオペアンプ５ｂの非反転入力端子は、基準電圧
発生回路６に接続されている。基準電圧発生回路６は、
正側基準電圧発生回路６Ａと負側基準電圧発生回路６Ｂ
を備えている。

【００６６】正側基準電圧発生回路６Ａは、＋Ｖｓ（＝
Ｖcc／２＝０．５Ｖ）の基準電圧と、＋Ｖｓ’（＝Ｖcc
／１００＝０．１Ｖ）の補正用基準電圧を発生してい
る。この正側基準電圧発生回路６Ａでは、オペアンプ５
ａの反転入力端子に対し、磁気ヘッド信号の検出時に基
準電圧＋Ｖｓを入力し、オフセット電圧の補正時に補正
用基準電圧＋Ｖｓ’を入力している。

【００６７】負側基準電圧発生回路６Ｂは、正側基準電
圧発生回路６Ａとは逆極性の−Ｖｓ（＝−Ｖcc／２＝−
０．５Ｖ）の基準電圧と、−Ｖｓ’（＝−Ｖcc／１００
＝−０．１Ｖ）の補正用基準電圧を発生している。この
負側基準電圧発生回路６Ｂでは、オペアンプ５ｂの非反
転入力端子に対し、磁気ヘッド信号の検出時に基準電圧
−Ｖｓを入力し、オフセット電圧の補正時に補正用基準
電圧−Ｖｓ’を入力している。

【００６８】そして、上記のように構成された自動補正
装置では、第１実施例と同様に、磁気ヘッド２に磁気媒
体（例えば磁気カード）を作用させない状態で、電源が
投入されると、正側基準電圧発生回路６Ａが０．１Ｖ
（＝Ｖcc／１００）の補正用基準電圧＋Ｖｓ’を正側比
較器５Ａの反転入力端子に入力し、負側基準電圧発生回
路６Ｂが−０．１Ｖの補正用基準電圧−Ｖｓ’を負側比
較器５Ｂの非反転入力端子に入力する。

【００６９】ここで、初段増幅器３にオフセット電圧が
存在する場合には、正側比較器５Ａより「Ｈ」の電圧
が、負側比較器５Ｂより「Ｌ」の電圧がオフセット電圧
判別手段に入力される。

【００７０】そして、入力電圧制御手段８ｄは、オフセ
ット電圧判別手段よりオフセット電圧が存在する旨の制
御信号Ｓ３が入力されると、オフセット調整用端子３ｂ
に接続された抵抗Ｒａ，Ｒｂ間に供給されるバイアス電
圧ΔＶをＶｓ’／α’（α’は初段増幅器３の利得）の
分解能で可変制御する。抵抗Ｒａ，Ｒｂ間にバイアス電
圧ΔＶが供給されると、このバイアス電圧ΔＶはオペア
ンプ３ａ内のアンバランスを相殺するように作用する。
そして、このバイアス電圧ΔＶの可変制御は、初段増幅
器３の出力電圧が０Ｖとなって正側比較器５Ａ及び負側
比較器５Ｂより「Ｌ」の電圧が出力され、オフセット電
圧判別手段８ｂよりオフセット電圧が相殺された旨の判
別信号Ｓ２が入力されるまで行なわれる。

【００７１】なお、第２実施例では、初段増幅器３の利
得α’が半波増幅器４の利得αに比べて大きく、その分
だけバイアス電圧ΔＶの分解能が細かくなるので、第１
実施例に比べてＤ／Ａ変換回路７の入力ビット数を増加
することにより、バイアス電圧ΔＶの可変範囲を拡大し
ている。

【００７２】ところで、上述した実施例では、カードリ
ーダの磁気ヘッド信号増幅回路に適用した場合を例にと
って説明したが、入力信号を所定の利得で増幅するオペ
アンプと、増幅された信号を基準電圧と比較する比較器
とを備えた構成であれば、例えば硬貨選別回路、金属検
出機、ロードセルを用いた計量機等にも応用することが
できる。

【００７３】又、上記実施例におけるオペアンプの駆動
電源は、動作説明の都合により±１０Ｖ（第１実施例に
おける比較器は０〜１０Ｖ）の場合を例にとって説明し
たが、これに限ることはない。

【００７４】

【発明の効果】以上説明したように、本発明のオフセッ
ト電圧の自動補正装置によれば、従来のような半波増幅
器の出力波形を観測しながら可変抵抗器を調整するとい
った手間のかかる作業が不要となり、個人差なく自動的
にオフセット電圧を相殺して出力誤差を最小に抑えるこ
とができる。特に、請求項３のオフセット電圧の自動補
正装置によれば、電源投入検出手段８ａによる電源投入
信号のタイミングでオフセット電圧が補正されるので、
本装置の動作を開始する直前での補正が可能となり、出
力信号に対する信頼性が向上する。

【図面の簡単な説明】

【図１】本発明によるオフセット電圧の自動補正装置の
第１実施例を示す図

【図２】同装置におけるＤ／Ａ変換回路の一構成例を示
す図

【図３】同装置における基準電圧出力回路の一構成例を
示す図

【図４】同装置における制御手段の機能ブロック図

【図５】本発明によるオフセット電圧の自動補正装置の
第２実施例を示す図

【図６】従来の直流増幅器を用いた磁気ヘッド信号増幅
回路の一構成例を示す図

【図７】（ａ）オフセット電圧が補正されている状態を
示す波形図 （ｂ）オフセット電圧が補正されていない状態を示す波
形図

【符号の説明】

３…初段増幅器（直流増幅器）、４…半波増幅器（直流
増幅器）、５…比較器、６…基準電圧発生回路（基準電
圧発生手段）、７…Ｄ／Ａ変換回路（バイアス電圧発生
手段）、８…制御手段、８ａ…電源投入検出手段、８ｂ
…オフセット電圧判別手段、８ｃ…切換制御手段、８ｄ
…入力電圧制御手段、＋Ｖｓ，−Ｖｓ…基準電圧、＋Ｖ
ｓ’，−Ｖｓ’…補正用基準電圧、ΔＶ…バイアス電
圧。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年７月３日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図６】

【図５】

【図７】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号を所定の利得で増幅するオペア
   ンプを有する直流増幅器（３，４）と、 前記オペアンプが持つオフセット電圧を検出するための
   ０に近い値に設定された補正用基準電圧（＋Ｖｓ’，−
   Ｖｓ’）を発生する基準電圧発生手段（６）と、 前記直流増幅器の出力を、前記補正用基準電圧と比較し
   て前記オフセット電圧の有無に応じた信号を出力する比
   較器（５）と、 前記直流増幅器に供給される前記オペアンプのオフセッ
   ト電圧を相殺するためのバイアス電圧（ΔＶ）を発生す
   るバイアス電圧発生手段（７）と、 該バイアス電圧発生手段が発生するバイアス電圧の可変
   量を、前記比較器の信号に基づいて制御する制御手段
   （８）とを具備することを特徴とするオフセット電圧の
   自動補正装置。
2. 【請求項２】 前記制御手段（８）は、前記比較器
   （５）の出力に基づいてオフセット電圧の有無を判別す
   る判別手段（８ｂ）と、 該判別手段がオフセット電圧有りと判別したときに、該
   判別手段がオフセット電圧無しと判別するまでの間、前
   記バイアス電圧発生手段（７）が発生するバイアス電圧
   （ΔＶ）を所定の分解能で可変制御する電圧制御手段
   （８ｄ）とを備えた請求項１記載のオフセット電圧の自
   動補正装置。
3. 【請求項３】 前記制御手段（８）は、電源の投入を検
   出してその旨の信号を出力する電源投入検出手段（８
   ａ）を備えており、 前記基準電圧発生手段（６）は、該電源投入検出手段の
   信号によって前記補正用基準電圧（＋Ｖｓ’，−Ｖ
   ｓ’）を発生する請求項１記載のオフセット電圧の自動
   補正装置。
4. 【請求項４】 前記基準電圧発生手段（６）は、前記オ
   フセット電圧が相殺されて前記判別手段（８ｂ）がオフ
   セット電圧無しと判別したときに、前記直流増幅器
   （３，４）で増幅された前記入力信号と比較するための
   基準電圧（＋Ｖｓ，−Ｖｓ）を発生する請求項２記載の
   オフセット電圧の自動補正装置。