JPH0918497A - データ設定方式 - Google Patents
データ設定方式Info
- Publication number
- JPH0918497A JPH0918497A JP16849195A JP16849195A JPH0918497A JP H0918497 A JPH0918497 A JP H0918497A JP 16849195 A JP16849195 A JP 16849195A JP 16849195 A JP16849195 A JP 16849195A JP H0918497 A JPH0918497 A JP H0918497A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data setting
- control unit
- line connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭ伝送方式におけるＶＰ接続設定のよう
に設定領域が大きい割に実際に使用する領域が少ない場
合のデータ設定を高速に処理することを目的とする。 【解決手段】 回線接続部３が回線接続を行うための接
続情報を格納するための回線接続制御メモリ２にデータ
を設定する。データ設定制御部部１によりバッファメモ
リ４にデータ設定を行う。データ設定制御部の制御によ
り、データ転送制御部は６バッファメモリから回線接続
制御メモリへのデータ転送を制御する。データ設定制御
部の制御により、メモリクリア制御部５はバッファメモ
リのデータを初期化する。
に設定領域が大きい割に実際に使用する領域が少ない場
合のデータ設定を高速に処理することを目的とする。 【解決手段】 回線接続部３が回線接続を行うための接
続情報を格納するための回線接続制御メモリ２にデータ
を設定する。データ設定制御部部１によりバッファメモ
リ４にデータ設定を行う。データ設定制御部の制御によ
り、データ転送制御部は６バッファメモリから回線接続
制御メモリへのデータ転送を制御する。データ設定制御
部の制御により、メモリクリア制御部５はバッファメモ
リのデータを初期化する。
Description
【０００１】
【発明の属する技術分野】本発明はデータ設定方式に関
し、特にＡＴＭ伝送方式におけるＶＰ接続設定のように
設定領域が大きい割に実際に使用する領域が少ない場合
に好適な設定方式に関する。
し、特にＡＴＭ伝送方式におけるＶＰ接続設定のように
設定領域が大きい割に実際に使用する領域が少ない場合
に好適な設定方式に関する。
【０００２】
【従来の技術】従来、ＡＴＭ伝送方式におけるＶＰ接続
設定等のデータ設定方式は、図３に示すように、データ
設定制御部１と、回線接続制御メモリ２と、回線接続部
３とにより構成されている。データ設定制御部１はデー
タ設定を制御するためのものである。回線接続制御メモ
リ２はデータ設定制御部１に接続され、設定されたデー
タ、即ち回線接続を行うための接続情報、を記憶して回
線接続を制御するためのものである。回線接続部３は回
線接続制御メモリ２に接続され、設定されたデータに基
いて回線を接続するためのものである。このデータ設定
方式は、データ設定制御部１からのデータ設定について
は、回線接続部３との間で調停を行った上で、回線接続
制御メモリ２に対して直接設定を行う。
設定等のデータ設定方式は、図３に示すように、データ
設定制御部１と、回線接続制御メモリ２と、回線接続部
３とにより構成されている。データ設定制御部１はデー
タ設定を制御するためのものである。回線接続制御メモ
リ２はデータ設定制御部１に接続され、設定されたデー
タ、即ち回線接続を行うための接続情報、を記憶して回
線接続を制御するためのものである。回線接続部３は回
線接続制御メモリ２に接続され、設定されたデータに基
いて回線を接続するためのものである。このデータ設定
方式は、データ設定制御部１からのデータ設定について
は、回線接続部３との間で調停を行った上で、回線接続
制御メモリ２に対して直接設定を行う。
【０００３】
【発明が解決しようとする課題】この従来のデータ設定
方式では、回線接続部から回線接続制御メモリへのアク
セスの隙間でデータ設定制御からデータ設定を行うこと
が必要であり、このため、データ設定に要する時間が回
線接続部の動作状態に依存することにより、データ設定
制御部のパフォーマンスを低下させる要因となってい
た。
方式では、回線接続部から回線接続制御メモリへのアク
セスの隙間でデータ設定制御からデータ設定を行うこと
が必要であり、このため、データ設定に要する時間が回
線接続部の動作状態に依存することにより、データ設定
制御部のパフォーマンスを低下させる要因となってい
た。
【０００４】また、回線接続制御メモリを直接操作する
ことから、バックアップされているメモリからのデータ
を複写する場合に、運用状態において全領域を初期化す
ることが不可能であることから、全領域について個別に
設定を行うことが必要となり処理に時間がかかるという
問題があった。
ことから、バックアップされているメモリからのデータ
を複写する場合に、運用状態において全領域を初期化す
ることが不可能であることから、全領域について個別に
設定を行うことが必要となり処理に時間がかかるという
問題があった。
【０００５】それ故に本発明の課題は、ＡＴＭ伝送方式
におけるＶＰ接続設定のように設定領域が大きい割に実
際に使用する領域が少ない場合にもデータ設定を高速に
処理することが可能なデータ設定方式、及びそれを用い
たＡＴＭ伝送方式の提供にある。
におけるＶＰ接続設定のように設定領域が大きい割に実
際に使用する領域が少ない場合にもデータ設定を高速に
処理することが可能なデータ設定方式、及びそれを用い
たＡＴＭ伝送方式の提供にある。
【０００６】
【課題を解決しようための手段】本発明によれば、回線
接続部が回線接続を行うための接続情報を格納するため
の回線接続制御メモリに対するデータ設定方式におい
て、データ設定制御部と、前記データ設定制御部により
データ設定を行われるバッファメモリと、前記データ設
定制御部の制御により前記バッファメモリから前記回線
接続制御メモリへのデータ転送を制御するデータ転送制
御部と、前記バッファメモリのデータを前記データ設定
制御部の制御により初期化するメモリクリア制御部とを
含むことを特徴とするデータ設定方式が得られる。
接続部が回線接続を行うための接続情報を格納するため
の回線接続制御メモリに対するデータ設定方式におい
て、データ設定制御部と、前記データ設定制御部により
データ設定を行われるバッファメモリと、前記データ設
定制御部の制御により前記バッファメモリから前記回線
接続制御メモリへのデータ転送を制御するデータ転送制
御部と、前記バッファメモリのデータを前記データ設定
制御部の制御により初期化するメモリクリア制御部とを
含むことを特徴とするデータ設定方式が得られる。
【０００７】前記データ設定制御部は、前記バッファメ
モリに対する前記データ設定制御部からのデータ設定時
は前記データ転送制御部による前記回線接続制御メモリ
へのデータ転送を禁止する転送禁止部を有するものであ
り得る。
モリに対する前記データ設定制御部からのデータ設定時
は前記データ転送制御部による前記回線接続制御メモリ
へのデータ転送を禁止する転送禁止部を有するものであ
り得る。
【０００８】前記データ設定制御部は、前記メモリクリ
ア制御部からの前記バッファメモリの初期化時は前記デ
ータ転送制御部による前記回線接続制御メモリへのデー
タ転送を禁止する転送禁止部を有するものであり得る。
ア制御部からの前記バッファメモリの初期化時は前記デ
ータ転送制御部による前記回線接続制御メモリへのデー
タ転送を禁止する転送禁止部を有するものであり得る。
【０００９】また本発明によれば、上述したいずれかの
データ設定方式をＶＰ接続設定に用いたＡＴＭ伝送方式
が得られる。
データ設定方式をＶＰ接続設定に用いたＡＴＭ伝送方式
が得られる。
【００１０】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の実施の一形態によるデータ
設定方式を示すブロック図である。このデータ設定方式
はＡＴＭ伝送方式におけるＶＰ接続設定のように設定領
域が大きい割に実際に使用する領域が少ない場合の使用
に好適なものであり、データ設定制御部１と、回線接続
制御メモリ２と、回線接続部３と、バッファメモリ４
と、メモリクリア制御部５と、データ転送制御部６とを
含んでいる。
設定方式を示すブロック図である。このデータ設定方式
はＡＴＭ伝送方式におけるＶＰ接続設定のように設定領
域が大きい割に実際に使用する領域が少ない場合の使用
に好適なものであり、データ設定制御部１と、回線接続
制御メモリ２と、回線接続部３と、バッファメモリ４
と、メモリクリア制御部５と、データ転送制御部６とを
含んでいる。
【００１２】データ設定制御部１はデータ設定を制御す
るためのものである。回線接続制御メモリ２は設定され
たデータ、即ち回線接続を行うための接続情報、を記憶
して回線接続を制御するためのものである。回線接続部
３は回線接続制御メモリ２に接続され、設定されたデー
タに基いて回線を接続するためのものである。バッファ
メモリ４はデータ設定制御部１と回線接続制御メモリ２
との間に接続され、データ設定制御部１によりデータ設
定を行われる。
るためのものである。回線接続制御メモリ２は設定され
たデータ、即ち回線接続を行うための接続情報、を記憶
して回線接続を制御するためのものである。回線接続部
３は回線接続制御メモリ２に接続され、設定されたデー
タに基いて回線を接続するためのものである。バッファ
メモリ４はデータ設定制御部１と回線接続制御メモリ２
との間に接続され、データ設定制御部１によりデータ設
定を行われる。
【００１３】メモリクリア制御部５はデータ設定制御部
１及びバッファメモリ４に接続され、バッファメモリ４
の内容をデータ設定制御部１からの制御により初期化す
るためのものである。データ転送制御部６はデータ設定
制御部１、回線接続制御メモリ２、及びバッファメモリ
４に接続され、データ設定制御部１からの制御によりバ
ッファメモリ４から回線接続制御メモリ２へのデータ転
送を制御するためのものである。
１及びバッファメモリ４に接続され、バッファメモリ４
の内容をデータ設定制御部１からの制御により初期化す
るためのものである。データ転送制御部６はデータ設定
制御部１、回線接続制御メモリ２、及びバッファメモリ
４に接続され、データ設定制御部１からの制御によりバ
ッファメモリ４から回線接続制御メモリ２へのデータ転
送を制御するためのものである。
【００１４】このデータ設定方式においては、データ設
定制御部１からのデータ設定はバッファメモリ４に対し
て行われる。さらにデータ設定制御部１の制御により、
データ転送制御部６がバッファメモリ４に設定されてい
るデータを回線接続制御メモリ２に設定する。回線接続
制御メモリ２に設定されたデータにしたがい回線接続部
３は回線接続の制御を行う。
定制御部１からのデータ設定はバッファメモリ４に対し
て行われる。さらにデータ設定制御部１の制御により、
データ転送制御部６がバッファメモリ４に設定されてい
るデータを回線接続制御メモリ２に設定する。回線接続
制御メモリ２に設定されたデータにしたがい回線接続部
３は回線接続の制御を行う。
【００１５】なお、バッファメモリ４から回線接続制御
メモリ２へのデータ転送を停止させた状態でバッファメ
モリ４にデータ設定を行い、その上で、バッファメモリ
４から回線接続制御メモリ２へのデータ転送を行うよう
にデータの転送を制御することは好ましい。
メモリ２へのデータ転送を停止させた状態でバッファメ
モリ４にデータ設定を行い、その上で、バッファメモリ
４から回線接続制御メモリ２へのデータ転送を行うよう
にデータの転送を制御することは好ましい。
【００１６】またバックアップされているメモリからの
データを複写するような場合には、バッファメモリ４を
一旦初期化した後に再設定するように制御することは好
ましい。
データを複写するような場合には、バッファメモリ４を
一旦初期化した後に再設定するように制御することは好
ましい。
【００１７】図２は本発明の実施の他の形態によるデー
タ設定方式を示すブロック図である。このデータ設定方
式もＡＴＭ伝送方式におけるＶＰ接続設定のように設定
領域が大きい割に実際に使用する領域が少ない場合の使
用に好適なものであり、データ設定制御部１と、回線接
続制御メモリ２と、回線接続部３と、バッファメモリ４
と、メモリクリア制御部５と、データ転送制御部６とを
含んでいる。
タ設定方式を示すブロック図である。このデータ設定方
式もＡＴＭ伝送方式におけるＶＰ接続設定のように設定
領域が大きい割に実際に使用する領域が少ない場合の使
用に好適なものであり、データ設定制御部１と、回線接
続制御メモリ２と、回線接続部３と、バッファメモリ４
と、メモリクリア制御部５と、データ転送制御部６とを
含んでいる。
【００１８】データ設定制御部１はデータ設定を制御す
るためのものである。回線接続制御メモリ２は設定され
たデータ、即ち回線接続を行うための接続情報、を記憶
して回線接続を制御するためのものである。回線接続部
３は回線接続制御メモリ２に接続され、設定されたデー
タに基いて回線を接続するためのものである。バッファ
メモリ４はデータ設定制御部１と回線接続制御メモリ２
との間に接続され、データ設定制御部１によりデータ設
定を行われる。
るためのものである。回線接続制御メモリ２は設定され
たデータ、即ち回線接続を行うための接続情報、を記憶
して回線接続を制御するためのものである。回線接続部
３は回線接続制御メモリ２に接続され、設定されたデー
タに基いて回線を接続するためのものである。バッファ
メモリ４はデータ設定制御部１と回線接続制御メモリ２
との間に接続され、データ設定制御部１によりデータ設
定を行われる。
【００１９】メモリクリア制御部５はデータ設定制御部
１及びバッファメモリ４に接続され、バッファメモリ４
の内容をデータ設定制御部１からの制御により初期化す
るためのものである。データ転送制御部６はデータ設定
制御部１、回線接続制御メモリ２、及びバッファメモリ
４に接続され、データ設定制御部１からの制御によりバ
ッファメモリ４から回線接続制御メモリ２へのデータ転
送を制御するためのものである。
１及びバッファメモリ４に接続され、バッファメモリ４
の内容をデータ設定制御部１からの制御により初期化す
るためのものである。データ転送制御部６はデータ設定
制御部１、回線接続制御メモリ２、及びバッファメモリ
４に接続され、データ設定制御部１からの制御によりバ
ッファメモリ４から回線接続制御メモリ２へのデータ転
送を制御するためのものである。
【００２０】このデータ設定方式においては、データ設
定制御部１からのデータ設定はバッファメモリ４に対し
て行われる。さらにデータ設定制御部１の制御により、
データ転送制御部６がバッファメモリ４に設定されてい
るデータを回線接続制御メモリ２に設定する。回線接続
制御メモリ２に設定されたデータにしたがい回線接続部
３は回線接続の制御を行う。
定制御部１からのデータ設定はバッファメモリ４に対し
て行われる。さらにデータ設定制御部１の制御により、
データ転送制御部６がバッファメモリ４に設定されてい
るデータを回線接続制御メモリ２に設定する。回線接続
制御メモリ２に設定されたデータにしたがい回線接続部
３は回線接続の制御を行う。
【００２１】さらに、バッファメモリ４に対するデータ
設定制御部１からのデータ設定時はデータ転送制御部６
による回線接続制御メモリ２へのデータ転送制御を禁止
するようデータ設定制御部１から制御を行う。同様に、
メモリクリア制御部５からのバッファメモリ４の初期化
時もデータ転送制御部６による回線接続制御メモリ２へ
のデータ転送制御を禁止するようデータ設定制御部１か
ら制御を行う。これらの制御を可能にするため、データ
設定制御部１はデータ転送制御部６による回線接続制御
メモリ２へのデータ転送を禁止する転送禁止部７を有す
る。
設定制御部１からのデータ設定時はデータ転送制御部６
による回線接続制御メモリ２へのデータ転送制御を禁止
するようデータ設定制御部１から制御を行う。同様に、
メモリクリア制御部５からのバッファメモリ４の初期化
時もデータ転送制御部６による回線接続制御メモリ２へ
のデータ転送制御を禁止するようデータ設定制御部１か
ら制御を行う。これらの制御を可能にするため、データ
設定制御部１はデータ転送制御部６による回線接続制御
メモリ２へのデータ転送を禁止する転送禁止部７を有す
る。
【００２２】
【発明の効果】以上説明したように本発明は、バッファ
メモリをデータ設定制御部と回線接続制御メモリとの間
に配し、データ設定制御部からはバッファメモリに設定
を行う構成とすることにより、データ設定制御部からの
設定としては、回線接続部の動作の影響を受けること無
く処理を行うことが可能となり、データ設定制御部の処
理時間を短縮することが出来るという効果を有する。
メモリをデータ設定制御部と回線接続制御メモリとの間
に配し、データ設定制御部からはバッファメモリに設定
を行う構成とすることにより、データ設定制御部からの
設定としては、回線接続部の動作の影響を受けること無
く処理を行うことが可能となり、データ設定制御部の処
理時間を短縮することが出来るという効果を有する。
【００２３】また、バッファメモリから回線接続制御メ
モリへのデータの転送を停止させた状態で、バッファメ
モリにデータ設定を行った上でデータ転送を行うよう制
御することにより、回線接続部の動作に影響すること無
く変更設定が可能となるという効果を有する。
モリへのデータの転送を停止させた状態で、バッファメ
モリにデータ設定を行った上でデータ転送を行うよう制
御することにより、回線接続部の動作に影響すること無
く変更設定が可能となるという効果を有する。
【００２４】更に、メモリクリア制御部を有しているこ
とにより、バッファメモリの初期化が可能であり、バッ
クアップされているメモリからのデータを複写するよう
な場合に、バッファメモリを一旦初期化した後に再設定
するように制御することで、設定の必要な部分について
のみ制御を行うことが可能であることから、設定領域に
対して設定データが少ない場合には処理時間を短縮する
ことが可能となるという効果を有する。
とにより、バッファメモリの初期化が可能であり、バッ
クアップされているメモリからのデータを複写するよう
な場合に、バッファメモリを一旦初期化した後に再設定
するように制御することで、設定の必要な部分について
のみ制御を行うことが可能であることから、設定領域に
対して設定データが少ない場合には処理時間を短縮する
ことが可能となるという効果を有する。
【図１】本発明の実施の一形態によるデータ設定方式を
示すブロック図。
示すブロック図。
【図２】本発明の実施の他の形態によるデータ設定方式
を示すブロック図。
を示すブロック図。
【図３】従来のデータ設定方式のブロック図。
【符号の説明】 １ データ設定制御部 ２ 回線接続制御メモリ ３ 回線接続部 ４ バッファメモリ ５ メモリクリア制御部 ６ データ転送制御部 ７ 転送禁止部
Claims (4)
- 【請求項１】 回線接続部が回線接続を行うための接続
情報を格納するための回線接続制御メモリに対するデー
タ設定方式において、データ設定制御部と、前記データ
設定制御部によりデータ設定を行われるバッファメモリ
と、前記データ設定制御部の制御により前記バッファメ
モリから前記回線接続制御メモリへのデータ転送を制御
するデータ転送制御部と、前記バッファメモリのデータ
を前記データ設定制御部の制御により初期化するメモリ
クリア制御部とを含むことを特徴とするデータ設定方
式。 - 【請求項２】 前記データ設定制御部は、前記バッファ
メモリに対する前記データ設定制御部からのデータ設定
時は前記データ転送制御部による前記回線接続制御メモ
リへのデータ転送を禁止する転送禁止部を有する請求項
１記載のデータ設定方式。 - 【請求項３】 前記データ設定制御部は、前記メモリク
リア制御部からの前記バッファメモリの初期化時は前記
データ転送制御部による前記回線接続制御メモリへのデ
ータ転送を禁止する転送禁止部を有する請求項１記載の
データ設定方式。 - 【請求項４】 請求項１〜３のいずれかに記載のデータ
設定方式をＶＰ接続設定に用いたＡＴＭ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849195A JP2773767B2 (ja) | 1995-07-04 | 1995-07-04 | データ設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849195A JP2773767B2 (ja) | 1995-07-04 | 1995-07-04 | データ設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918497A true JPH0918497A (ja) | 1997-01-17 |
| JP2773767B2 JP2773767B2 (ja) | 1998-07-09 |
Family
ID=15869081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16849195A Expired - Lifetime JP2773767B2 (ja) | 1995-07-04 | 1995-07-04 | データ設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773767B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0335637A (ja) * | 1989-07-03 | 1991-02-15 | Fujitsu Ltd | 通信制御方式 |
| JPH05136809A (ja) * | 1991-11-15 | 1993-06-01 | Fujitsu Ltd | ヘツダ処理方式 |
| JPH05207532A (ja) * | 1991-11-25 | 1993-08-13 | Nec Corp | 回線設定制御回路 |
-
1995
- 1995-07-04 JP JP16849195A patent/JP2773767B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0335637A (ja) * | 1989-07-03 | 1991-02-15 | Fujitsu Ltd | 通信制御方式 |
| JPH05136809A (ja) * | 1991-11-15 | 1993-06-01 | Fujitsu Ltd | ヘツダ処理方式 |
| JPH05207532A (ja) * | 1991-11-25 | 1993-08-13 | Nec Corp | 回線設定制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773767B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| JPS61121149A (ja) | 初期設定装置 | |
| US6212609B1 (en) | Alternate access mechanism for saving and restoring state of read-only register | |
| JP2773767B2 (ja) | データ設定方式 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JP2938049B1 (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JPH05282248A (ja) | データ転送装置，プロセサエレメント及びデータ転送方法 | |
| JPH03248255A (ja) | データ転送方法およびシステム | |
| JP2000047706A (ja) | アクチュエ―タの制御システム及び制御方法 | |
| JPH0621984B2 (ja) | マイクロプログラムロ−ド方式 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPS6386050A (ja) | 実装メモリ容量検出方法 | |
| JPS608932A (ja) | バツフア記憶装置のデ−タ記憶方法 | |
| JPH06314251A (ja) | Ｓｃｓｉデータ転送装置 | |
| JPH04139547A (ja) | 記憶制御装置のデータ転送制御回路 | |
| JPH10105413A (ja) | 割込処理システム | |
| JPH117503A (ja) | カード型通信装置及びカード型通信装置へのデータ転送方法 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPS63298466A (ja) | デ−タ転送装置 | |
| JPH04360251A (ja) | コンピュータシステム | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JPH07120309B2 (ja) | 記憶装置間ページデータ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980325 |