JPH09198321A - メモリ監視回路 - Google Patents
メモリ監視回路Info
- Publication number
- JPH09198321A JPH09198321A JP8025773A JP2577396A JPH09198321A JP H09198321 A JPH09198321 A JP H09198321A JP 8025773 A JP8025773 A JP 8025773A JP 2577396 A JP2577396 A JP 2577396A JP H09198321 A JPH09198321 A JP H09198321A
- Authority
- JP
- Japan
- Prior art keywords
- sequence number
- data
- parity
- frame
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】ＦＩＦＯメモリを介することにより生ずるフレ
ームデータの喪失及びデータ誤りを監視する。 【解決手段】ＦＩＦＯメモリ１にデータを書き込む時、
シーケンス番号生成回路４で生成されたフレーム単位に
増加する番号を、パルス生成回路６で生成されたパルス
信号が示すデータフレーム中の空きビット位置に挿入
し、パリティ演算回路５にてパリティ演算を行い、パリ
ティビットを同様にして空きビットに挿入する。データ
読み出し時は、パリティ監視回路７でパリティチェック
を行い、シーケンス番号監視回路８でデータに付加され
ているシーケンス番号が連続的にインクリメントされて
いるかを監視する。スリップ等によってフレームデータ
が喪失した時は、シーケンス番号誤りとなる。パリティ
エラー及びシーケンス番号誤りは、監視結果出力回路１
０より出力されＦＩＦＯメモリの監視結果を得る。
ームデータの喪失及びデータ誤りを監視する。 【解決手段】ＦＩＦＯメモリ１にデータを書き込む時、
シーケンス番号生成回路４で生成されたフレーム単位に
増加する番号を、パルス生成回路６で生成されたパルス
信号が示すデータフレーム中の空きビット位置に挿入
し、パリティ演算回路５にてパリティ演算を行い、パリ
ティビットを同様にして空きビットに挿入する。データ
読み出し時は、パリティ監視回路７でパリティチェック
を行い、シーケンス番号監視回路８でデータに付加され
ているシーケンス番号が連続的にインクリメントされて
いるかを監視する。スリップ等によってフレームデータ
が喪失した時は、シーケンス番号誤りとなる。パリティ
エラー及びシーケンス番号誤りは、監視結果出力回路１
０より出力されＦＩＦＯメモリの監視結果を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ監視回路に
関し、特にＦＩＦＯ（Ｆirst Ｉn Ｆirst Ｏut；先入れ
先出し型）メモリにおけるフレームデータの喪失及びデ
ータ誤りの監視技術に関する。
関し、特にＦＩＦＯ（Ｆirst Ｉn Ｆirst Ｏut；先入れ
先出し型）メモリにおけるフレームデータの喪失及びデ
ータ誤りの監視技術に関する。
【０００２】
【従来の技術】ＦＩＦＯメモリを用いたシステムのメモ
リ監視回路の従来の構成の一例を図３に示す。
リ監視回路の従来の構成の一例を図３に示す。
【０００３】ＦＩＦＯメモリ１は、書き込み用クロック
（書込ＣＬＫ）及び書き込み用フレームパルス（書込Ｆ
Ｐ）で書き込みデータの書き込み動作を行い、読み出し
用クロック（読出ＣＬＫ）及び読み出し用フレームパル
ス（読出ＦＰ）により、書き込まれた順にデータの読み
出し動作を行う。
（書込ＣＬＫ）及び書き込み用フレームパルス（書込Ｆ
Ｐ）で書き込みデータの書き込み動作を行い、読み出し
用クロック（読出ＣＬＫ）及び読み出し用フレームパル
ス（読出ＦＰ）により、書き込まれた順にデータの読み
出し動作を行う。
【０００４】パリティ演算回路５は、書き込みデータを
フレーム単位にパリティ演算を行う。データフレーム内
の空きビットを用いてパリティを挿入する位置を定め、
書き込み用クロックと書き込み用フレームパルスを入力
とするパルス生成回路６が、パリティを挿入する位置を
示すパルス信号を生成する。
フレーム単位にパリティ演算を行う。データフレーム内
の空きビットを用いてパリティを挿入する位置を定め、
書き込み用クロックと書き込み用フレームパルスを入力
とするパルス生成回路６が、パリティを挿入する位置を
示すパルス信号を生成する。
【０００５】このパルス信号を用いてパリティ挿入回路
３は、データにパリティを付加する。ＦＩＦＯメモリ１
にはフレーム単位にパリティが付加されたデータが書き
込まれる。
３は、データにパリティを付加する。ＦＩＦＯメモリ１
にはフレーム単位にパリティが付加されたデータが書き
込まれる。
【０００６】一方、データを読み出す際に、読み出し用
クロックと読み出し用フレームパルスを入力とするパル
ス生成回路９は、データフレーム内のパリティが付加さ
れている位置を示すパルス信号を生成する。
クロックと読み出し用フレームパルスを入力とするパル
ス生成回路９は、データフレーム内のパリティが付加さ
れている位置を示すパルス信号を生成する。
【０００７】パリティ監視回路７は、このパルス信号を
用いて読み出しデータのパリティ演算を行い、データに
誤りがないかを監視する。
用いて読み出しデータのパリティ演算を行い、データに
誤りがないかを監視する。
【０００８】また、ＦＩＦＯメモリの監視回路の従来技
術として、例えば特開平１−２６３７５１号公報には、
ＦＩＦＯメモリからの出力データの位相ずれ等の誤動作
を的確に監視し得るＦＩＦＯメモリの監視制御方式を提
供することを目的として、ＦＩＦＯメモリの入力信号の
特定位相部分に垂直パリティ則に反する信号を挿入し、
読み出し側で監視を行う方式が提案されており、また特
公昭６３−２６９０４号公報には、ＦＩＦＯメモリへの
書き込み時に、特定の監視パターンを入力し、読み出し
側でこれを検出することでＦＩＦＯメモリの動作を監視
制御する方式が提案されている。これらの従来技術は共
に、ＦＩＦＯメモリを介することによって生じるデータ
ビットのずれを監視するものである。
術として、例えば特開平１−２６３７５１号公報には、
ＦＩＦＯメモリからの出力データの位相ずれ等の誤動作
を的確に監視し得るＦＩＦＯメモリの監視制御方式を提
供することを目的として、ＦＩＦＯメモリの入力信号の
特定位相部分に垂直パリティ則に反する信号を挿入し、
読み出し側で監視を行う方式が提案されており、また特
公昭６３−２６９０４号公報には、ＦＩＦＯメモリへの
書き込み時に、特定の監視パターンを入力し、読み出し
側でこれを検出することでＦＩＦＯメモリの動作を監視
制御する方式が提案されている。これらの従来技術は共
に、ＦＩＦＯメモリを介することによって生じるデータ
ビットのずれを監視するものである。
【０００９】
【発明が解決しようとする課題】従来のメモリ監視回路
においては、図３に示したパリティチェックや、上記特
開平１−２６３７５１号公報及び特公昭６３−２６９０
４号公報に提案されるような方式でデータの監視は行っ
ているものの、スリップ等によってデータがフレーム単
位に喪失した場合の監視が行われていないという問題点
がある。
においては、図３に示したパリティチェックや、上記特
開平１−２６３７５１号公報及び特公昭６３−２６９０
４号公報に提案されるような方式でデータの監視は行っ
ているものの、スリップ等によってデータがフレーム単
位に喪失した場合の監視が行われていないという問題点
がある。
【００１０】従って、本発明では、上記事情に鑑みて為
されたものであって、その目的は、従来のパリティチェ
ックによってデータの監視を行うと共に、フレームデー
タの喪失を監視することにより、より精度の高いメモリ
監視回路を提供することにある。
されたものであって、その目的は、従来のパリティチェ
ックによってデータの監視を行うと共に、フレームデー
タの喪失を監視することにより、より精度の高いメモリ
監視回路を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るメモリ監視回路は、ＦＩＦＯメモリに
データを書き込む際に、フレーム単位に順次増加する番
号を生成するシーケンス番号生成手段と、前記シーケン
ス番号をデータに挿入するシーケンス番号挿入手段と、
前記シーケンス番号を付加したデータのパリティ演算を
行うパリティ演算手段と、パリティビットをデータに挿
入するパリティ挿入手段と、データに前記シーケンス番
号及びパリティビットを挿入するためのパルス信号を生
成する第１のパルス生成手段と、前記ＦＩＦＯメモリか
ら読み出したデータのパリティ付加位置とシーケンス番
号付加位置を示すパルス信号を生成する第２のパルス生
成手段と、前記読み出したデータのパリティチェックを
行うパリティ監視手段と、前記読み出したデータに付加
されているシーケンス番号を監視するシーケンス番号監
視手段と、前記パリティ監視結果及びシーケンス番号監
視結果を出力する監視結果出力手段と、を備え、前記Ｆ
ＩＦＯメモリを介することによって生じるフレームデー
タの喪失及びデータの誤りを検出することを特徴とす
る。
め、本発明に係るメモリ監視回路は、ＦＩＦＯメモリに
データを書き込む際に、フレーム単位に順次増加する番
号を生成するシーケンス番号生成手段と、前記シーケン
ス番号をデータに挿入するシーケンス番号挿入手段と、
前記シーケンス番号を付加したデータのパリティ演算を
行うパリティ演算手段と、パリティビットをデータに挿
入するパリティ挿入手段と、データに前記シーケンス番
号及びパリティビットを挿入するためのパルス信号を生
成する第１のパルス生成手段と、前記ＦＩＦＯメモリか
ら読み出したデータのパリティ付加位置とシーケンス番
号付加位置を示すパルス信号を生成する第２のパルス生
成手段と、前記読み出したデータのパリティチェックを
行うパリティ監視手段と、前記読み出したデータに付加
されているシーケンス番号を監視するシーケンス番号監
視手段と、前記パリティ監視結果及びシーケンス番号監
視結果を出力する監視結果出力手段と、を備え、前記Ｆ
ＩＦＯメモリを介することによって生じるフレームデー
タの喪失及びデータの誤りを検出することを特徴とす
る。
【００１２】
【作用】上記構成のもと、本発明によれば、ＦＩＦＯメ
モリを介することにより生じるデータ誤りをパリティ監
視により検出するだけでなく、データ書き込み時にフレ
ーム内に付与されたシーケンス番号を監視することによ
りフレームデータの喪失を検出することができる。
モリを介することにより生じるデータ誤りをパリティ監
視により検出するだけでなく、データ書き込み時にフレ
ーム内に付与されたシーケンス番号を監視することによ
りフレームデータの喪失を検出することができる。
【００１３】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。
して以下に詳細に説明する。
【００１４】図１は、本発明の一実施形態を示すブロッ
ク図である。ＦＩＦＯメモリ１は、書き込み用クロック
（書込ＣＬＫ）及び書き込み用フレームパルス（書込Ｆ
Ｐ）でデータの書き込み動作を行い、読み出し用クロッ
ク（読出ＣＬＫ）及び読み出し用フレームパルス（読出
ＦＰ）により書き込まれた順にデータの読み出し動作を
行う。
ク図である。ＦＩＦＯメモリ１は、書き込み用クロック
（書込ＣＬＫ）及び書き込み用フレームパルス（書込Ｆ
Ｐ）でデータの書き込み動作を行い、読み出し用クロッ
ク（読出ＣＬＫ）及び読み出し用フレームパルス（読出
ＦＰ）により書き込まれた順にデータの読み出し動作を
行う。
【００１５】シーケンス番号生成回路４は、フレーム単
位にインクリメント（１増加）する番号を生成する。デ
ータフレーム内の空きビットを用いてシーケンス番号を
挿入する位置を定め、パルス生成回路６が、シーケンス
番号挿入位置を示すパルス信号を生成する。
位にインクリメント（１増加）する番号を生成する。デ
ータフレーム内の空きビットを用いてシーケンス番号を
挿入する位置を定め、パルス生成回路６が、シーケンス
番号挿入位置を示すパルス信号を生成する。
【００１６】このパルス信号を用いてシーケンス番号挿
入回路２はデータにシーケンス番号を付与する。
入回路２はデータにシーケンス番号を付与する。
【００１７】パリティ演算回路５は、シーケンス番号が
付加されたデータをフレーム単位にパリティ演算を行
う。データフレーム内の空きビットを用いてパリティを
挿入する位置を定め、パルス生成回路６が、パリティを
挿入する位置を示すパルス信号を生成する。
付加されたデータをフレーム単位にパリティ演算を行
う。データフレーム内の空きビットを用いてパリティを
挿入する位置を定め、パルス生成回路６が、パリティを
挿入する位置を示すパルス信号を生成する。
【００１８】このパルス信号を用いてパリティ挿入回路
３はデータにパリティを付加する。
３はデータにパリティを付加する。
【００１９】このため、ＦＩＦＯメモリ１にはフレーム
単位にシーケンス番号とパリティが付加されたデータが
書き込まれる。
単位にシーケンス番号とパリティが付加されたデータが
書き込まれる。
【００２０】ＦＩＦＯメモリ１に書き込むデータのフォ
ーマットを図２に示す。図２を参照して、フレーム単位
に所定の位置にシーケンス番号とパリティが挿入されて
いる。
ーマットを図２に示す。図２を参照して、フレーム単位
に所定の位置にシーケンス番号とパリティが挿入されて
いる。
【００２１】フレーム内のシーケンス番号は、フレーム
毎に連続的にインクリメントされている。
毎に連続的にインクリメントされている。
【００２２】データを読み出す際に、読み出し用クロッ
クと読み出し用フレームパルスを入力とするパルス生成
回路９は、データフレーム内のパリティが付加されてい
る位置を示すパルス信号を生成する。
クと読み出し用フレームパルスを入力とするパルス生成
回路９は、データフレーム内のパリティが付加されてい
る位置を示すパルス信号を生成する。
【００２３】パリティ監視回路７は、このパルス信号を
用いて読み出しデータのパリティ演算を行い、データに
誤りがないかを監視する。
用いて読み出しデータのパリティ演算を行い、データに
誤りがないかを監視する。
【００２４】また、パルス生成回路９は、データフレー
ム内のシーケンス番号が付加されている位置を示すパル
ス信号を生成する。このパルス信号を用いて、シーケン
ス番号監視回路８は、読み出しデータからシーケンス番
号を抜き出し、番号が連続的にインクリメントされてい
るかを監視する。
ム内のシーケンス番号が付加されている位置を示すパル
ス信号を生成する。このパルス信号を用いて、シーケン
ス番号監視回路８は、読み出しデータからシーケンス番
号を抜き出し、番号が連続的にインクリメントされてい
るかを監視する。
【００２５】ＦＩＦＯメモリ１にデータを書き込む際
に、フレーム単位に正常なシーケンス番号を付加したに
も拘らず、スリップ等によりフレームが喪失してしまっ
た場合は、シーケンス番号監視回路８において、シーケ
ンス番号誤り信号を出力する。また、データに誤りがあ
る場合は、パリティ監視回路７はパリティエラーを出力
する。これらのシーケンス番号誤り信号とパリティエラ
ーは、監視結果出力回路１０に入力され、監視結果出力
回路１０の出力からＦＩＦＯメモリ１の監視結果を得る
ことができる。
に、フレーム単位に正常なシーケンス番号を付加したに
も拘らず、スリップ等によりフレームが喪失してしまっ
た場合は、シーケンス番号監視回路８において、シーケ
ンス番号誤り信号を出力する。また、データに誤りがあ
る場合は、パリティ監視回路７はパリティエラーを出力
する。これらのシーケンス番号誤り信号とパリティエラ
ーは、監視結果出力回路１０に入力され、監視結果出力
回路１０の出力からＦＩＦＯメモリ１の監視結果を得る
ことができる。
【００２６】
【発明の効果】以上説明したように、本発明のメモリ監
視回路は、ＦＩＦＯメモリを介することにより生じるデ
ータ誤りを検出するだけでなく、フレームデータの喪失
を検出することができるという効果を有する。
視回路は、ＦＩＦＯメモリを介することにより生じるデ
ータ誤りを検出するだけでなく、フレームデータの喪失
を検出することができるという効果を有する。
【図１】本発明の一実施形態の構成を説明する図であ
る。
る。
【図２】本発明の一実施形態における、データフレーム
の構成を説明する図である。
の構成を説明する図である。
【図３】従来のメモリ監視回路の一例を示す図である。
１ ＦＩＦＯメモリ ２ シーケンス番号挿入回路 ３ パリティ挿入回路 ４ シーケンス番号生成回路 ５ パリティ演算回路 ６ パルス生成回路 ７ パリティ監視回路 ８ シーケンス番号監視回路 ９ パルス生成回路 １０ 監視結果出力回路
Claims (3)
- 【請求項１】ＦＩＦＯメモリにデータを書き込む際に、
フレーム単位に順次増加する番号を生成するシーケンス
番号生成手段と、 前記シーケンス番号をデータに挿入するシーケンス番号
挿入手段と、 前記シーケンス番号を付加したデータのパリティ演算を
行うパリティ演算手段と、 パリティビットをデータに挿入するパリティ挿入手段
と、 データに前記シーケンス番号及びパリティビットを挿入
するためのパルス信号を生成する第１のパルス生成手段
と、 前記ＦＩＦＯメモリから読み出したデータのパリティ付
加位置とシーケンス番号付加位置を示すパルス信号を生
成する第２のパルス生成手段と、 前記読み出したデータのパリティチェックを行うパリテ
ィ監視手段と、 前記読み出したデータに付加されているシーケンス番号
を監視するシーケンス番号監視手段と、 前記パリティ監視結果及びシーケンス番号監視結果を出
力する監視結果出力手段と、 を備え、 前記ＦＩＦＯメモリを介することによって生じるフレー
ムデータの喪失及びデータの誤りを検出することを特徴
とするメモリ監視回路。 - 【請求項２】前記シーケンス番号監視手段が、前記第２
のパルス生成手段から出力されるパルス信号に基づき前
記読み出しデータからシーケンス番号を抜き出し、該シ
ーケンス番号が連続的に増加しているか否かを監視し、
フレームの喪失を検出することを特徴とする、請求項１
記載のメモリ監視回路。 - 【請求項３】前記第１のパルス生成手段が、フレーム内
の所定の空ビットを用いて前記シーケンス番号及び前記
パリティビットを挿入する位置を定めることを特徴とす
る、請求項１記載のメモリ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025773A JPH09198321A (ja) | 1996-01-19 | 1996-01-19 | メモリ監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025773A JPH09198321A (ja) | 1996-01-19 | 1996-01-19 | メモリ監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09198321A true JPH09198321A (ja) | 1997-07-31 |
Family
ID=12175177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025773A Pending JPH09198321A (ja) | 1996-01-19 | 1996-01-19 | メモリ監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09198321A (ja) |
-
1996
- 1996-01-19 JP JP8025773A patent/JPH09198321A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09198321A (ja) | メモリ監視回路 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPH1145213A (ja) | Ｆｉｆｏメモリ監視方法及び回路 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JPH0431211B2 (ja) | ||
| JP2704062B2 (ja) | 情報処理装置 | |
| JP3484943B2 (ja) | レジスタ装置 | |
| JP2757904B2 (ja) | Ａｔｍセルフォーマット変換装置 | |
| JP3587252B2 (ja) | プリンタ制御装置 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH08221116A (ja) | 診断機能付きディジタル入力装置 | |
| JPH0612273A (ja) | データメモリ監視方式 | |
| JPH02122743A (ja) | フレームアライナ監視方式 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| JP2002204213A (ja) | 主信号監視システム | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| JPS63172357A (ja) | 自己診断回路 | |
| JPS60240238A (ja) | 調歩同期信号のスリツプ回復方式 | |
| JP2002312255A (ja) | 主信号監視システム | |
| JPS6316776B2 (ja) | ||
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPH0778770B2 (ja) | パス監視方式 | |
| JPH11118890A (ja) | 回路故障検出方法及び回路故障検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |