JPH09198784A - 信号処理回路及びこれを用いた再生装置 - Google Patents
信号処理回路及びこれを用いた再生装置Info
- Publication number
- JPH09198784A JPH09198784A JP8004932A JP493296A JPH09198784A JP H09198784 A JPH09198784 A JP H09198784A JP 8004932 A JP8004932 A JP 8004932A JP 493296 A JP493296 A JP 493296A JP H09198784 A JPH09198784 A JP H09198784A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- data
- signal
- speed
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
- G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/2009—Turntables, hubs and motors for disk drives; Mounting of motors in the drive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/26—Speed-changing arrangements; Reversing arrangements; Drive-transfer means therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B2020/1823—Testing wherein a flag is set when errors are detected or qualified
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Rotational Drive Of Disk (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でディスクごとに最適な再生速度
を設定する。 【解決手段】 ピックアップヘッド１２からディスク１
１にレ−ザ光が照射され、その反射光を検出することに
よりデ−タが読み出される。デ−タは、デ−タスライス
回路１４で２値化され、ＰＬＬ及び同期信号分離回路３
０で同期クロック及び同期信号が抽出される。ＰＬＬ及
び同期信号分離回路３０の電圧制御発振器は、制御電圧
ＣＦＶに応じてそのセンタ−周波数が連続的に変化す
る。ディスクモ−タ制御回路３１は、システムコントロ
−ラ２９からの制御命令に応じてディスク１１の回転速
度を連続的に変化させる。ディスク１１は、デ−タの再
生が正常に行われる最高の回転速度で回転し、電圧制御
発振器の特性は、ディスク１１の回転速度に応じて変化
する。
を設定する。 【解決手段】 ピックアップヘッド１２からディスク１
１にレ−ザ光が照射され、その反射光を検出することに
よりデ−タが読み出される。デ−タは、デ−タスライス
回路１４で２値化され、ＰＬＬ及び同期信号分離回路３
０で同期クロック及び同期信号が抽出される。ＰＬＬ及
び同期信号分離回路３０の電圧制御発振器は、制御電圧
ＣＦＶに応じてそのセンタ−周波数が連続的に変化す
る。ディスクモ−タ制御回路３１は、システムコントロ
−ラ２９からの制御命令に応じてディスク１１の回転速
度を連続的に変化させる。ディスク１１は、デ−タの再
生が正常に行われる最高の回転速度で回転し、電圧制御
発振器の特性は、ディスク１１の回転速度に応じて変化
する。
Description
【０００１】
【発明の属する技術分野】本発明は、特に、ＣＤ−ＲＯ
Ｍドライブシステムにおける再生装置の改良に関する。
Ｍドライブシステムにおける再生装置の改良に関する。
【０００２】
【従来の技術】図１１は、ＣＤ−ＲＯＭドライブシステ
ムにおける従来の再生装置の構成を示すものである。ピ
ックアップヘッド１２は、ディスク１１の表面にレ−ザ
光を照射すると共に、ディスク１１からの反射光を検出
し、この反射光を電気信号に変換する。ピックアップヘ
ッド１２の出力信号は、アンプ１３を経由してＲＦ信号
となり、このＲＦ信号は、デ−タスライス回路１４に入
力される。
ムにおける従来の再生装置の構成を示すものである。ピ
ックアップヘッド１２は、ディスク１１の表面にレ−ザ
光を照射すると共に、ディスク１１からの反射光を検出
し、この反射光を電気信号に変換する。ピックアップヘ
ッド１２の出力信号は、アンプ１３を経由してＲＦ信号
となり、このＲＦ信号は、デ−タスライス回路１４に入
力される。
【０００３】デ−タスライス回路１４は、ＲＦ信号を２
値化する機能を有する。なお、デ−タスライス回路１４
により２値化されたデ−タは、ＥＦＭ（Eight to Fourt
eenModulation）信号と呼ばれる。
値化する機能を有する。なお、デ−タスライス回路１４
により２値化されたデ−タは、ＥＦＭ（Eight to Fourt
eenModulation）信号と呼ばれる。
【０００４】ＥＦＭ信号は、ＰＬＬ及び同期信号分離回
路１５に入力される。ＰＬＬ及び同期信号分離回路１５
は、ＥＦＭ信号から同期信号ＰＦＣＫ、同期クロックＣ
Ｋ及びデ−タ信号ＤＡＴＡを生成する。デ−タ信号ＤＡ
ＴＡ及び同期クロックＣＫは、エラ−訂正回路１６に入
力される。エラ−訂正回路１６では、訂正用ＲＡＭ１７
を使用してエラ−訂正処理が行われる。
路１５に入力される。ＰＬＬ及び同期信号分離回路１５
は、ＥＦＭ信号から同期信号ＰＦＣＫ、同期クロックＣ
Ｋ及びデ−タ信号ＤＡＴＡを生成する。デ−タ信号ＤＡ
ＴＡ及び同期クロックＣＫは、エラ−訂正回路１６に入
力される。エラ−訂正回路１６では、訂正用ＲＡＭ１７
を使用してエラ−訂正処理が行われる。
【０００５】ここで、ＣＤ−ＲＯＭフォ−マットのディ
スクのデ−タを再生しているときは、通常、２倍速以上
の速度で再生装置を動作させることが多い。訂正された
デ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。こ
の時、訂正処理系のクロックは、クロックセレクタ３３
によりＰＬＬ系のクロックＣＫに切り換えられている。
スクのデ−タを再生しているときは、通常、２倍速以上
の速度で再生装置を動作させることが多い。訂正された
デ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。こ
の時、訂正処理系のクロックは、クロックセレクタ３３
によりＰＬＬ系のクロックＣＫに切り換えられている。
【０００６】なお、ＣＤ−ＲＯＭのデ−タを読み出す際
に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動
作させると、高速デ−タ読み出しを実現することができ
る。これについては、例えば特願平６−３３９４６３号
（平成６年１２月２９日出願）に詳細に記載されてい
る。
に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動
作させると、高速デ−タ読み出しを実現することができ
る。これについては、例えば特願平６−３３９４６３号
（平成６年１２月２９日出願）に詳細に記載されてい
る。
【０００７】ＣＤ−ＲＯＭデコ−ダ１８は、ＣＤ−ＲＯ
Ｍのデ−タの訂正、バッファリングを行った後に、デ−
タをホストコンピュ−タ２８に高速転送する。ディジタ
ルオ−ディオ信号が記憶されているディスクを再生して
いる時は、オ−ディオ用Ｄ／Ａ変換器２７にデ−タが入
力され、出力端子から１倍速でオ−ディオデ−タが出力
される。
Ｍのデ−タの訂正、バッファリングを行った後に、デ−
タをホストコンピュ−タ２８に高速転送する。ディジタ
ルオ−ディオ信号が記憶されているディスクを再生して
いる時は、オ−ディオ用Ｄ／Ａ変換器２７にデ−タが入
力され、出力端子から１倍速でオ−ディオデ−タが出力
される。
【０００８】この時、クロックセレクタ３３は、クロッ
クジェネレ−タ２５で生成されるクリスタル系のクロッ
クをエラ−訂正回路１６に供給するため、良質のオ−デ
ィオデ−タが得られる。
クジェネレ−タ２５で生成されるクリスタル系のクロッ
クをエラ−訂正回路１６に供給するため、良質のオ−デ
ィオデ−タが得られる。
【０００９】ＰＬＬ及び同期信号分離回路１５において
抽出された同期信号は、ディスクモ−タ制御回路２２に
送られ、クロックジェネレ−タ２５のクロックと比較さ
れる。ディスクモ−タ制御回路２２は、その比較結果に
基づいて、ディスクを回転させるための駆動信号ＡＦＣ
（自動速度制御信号）を出力する。
抽出された同期信号は、ディスクモ−タ制御回路２２に
送られ、クロックジェネレ−タ２５のクロックと比較さ
れる。ディスクモ−タ制御回路２２は、その比較結果に
基づいて、ディスクを回転させるための駆動信号ＡＦＣ
（自動速度制御信号）を出力する。
【００１０】ドライバ２３は、駆動信号ＡＦＣに基づい
て、所定の再生速度に合致するようにディスクモ−タ２
４を駆動する。システムコントロ−ラ２９は、エラ−訂
正回路１６で訂正処理が行われ、この訂正処理で得られ
た訂正フラグや補正フラグ（エラ−訂正フラグＥＣＦ）
をマイコンインタ−フェイス２６を経由して読み取る。
て、所定の再生速度に合致するようにディスクモ−タ２
４を駆動する。システムコントロ−ラ２９は、エラ−訂
正回路１６で訂正処理が行われ、この訂正処理で得られ
た訂正フラグや補正フラグ（エラ−訂正フラグＥＣＦ）
をマイコンインタ−フェイス２６を経由して読み取る。
【００１１】この情報によって、システムコントロ−ラ
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。また、ピックアップ１２から読
み出されるサ−ボ系の信号は、アンプ１９を通してピッ
クアップサ−ボ回路２０へ送られ、イコライジング処理
が施された後に、ピックアップ１２のアクチュエ−タ及
びピックアップ送りモ−タ２１を駆動する。
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。また、ピックアップ１２から読
み出されるサ−ボ系の信号は、アンプ１９を通してピッ
クアップサ−ボ回路２０へ送られ、イコライジング処理
が施された後に、ピックアップ１２のアクチュエ−タ及
びピックアップ送りモ−タ２１を駆動する。
【００１２】システムコントロ−ラ２９は、ＣＤ−ＲＯ
Ｍデコ−ダ１８の制御を行うと共に、マイコンインタ−
フェイス２６を通してピックアップサ−ボ回路２０の制
御を行う。
Ｍデコ−ダ１８の制御を行うと共に、マイコンインタ−
フェイス２６を通してピックアップサ−ボ回路２０の制
御を行う。
【００１３】一般に、再生速度を変化させる場合、ＬＳ
Ｉには、クロックジェネレ−タ２５により生成されるク
ロックを基準として１／２n の再生速度が実現できるよ
うな構成が備えられていることが多い。つまり、最大速
度が４倍であれば、２倍、１倍といった再生速度が実現
できる。
Ｉには、クロックジェネレ−タ２５により生成されるク
ロックを基準として１／２n の再生速度が実現できるよ
うな構成が備えられていることが多い。つまり、最大速
度が４倍であれば、２倍、１倍といった再生速度が実現
できる。
【００１４】
【発明が解決しようとする課題】元来、ＣＤシステム
は、オ−ディオ再生システムである。このため、ディス
クは、１倍速で回転させるのが普通であった。しかし、
ＣＤシステムがＣＤ−ＲＯＭドライブに応用される場
合、デ−タの転送レ−トが一般のコンピュ−タの記憶メ
ディアに比較して遅い。
は、オ−ディオ再生システムである。このため、ディス
クは、１倍速で回転させるのが普通であった。しかし、
ＣＤシステムがＣＤ−ＲＯＭドライブに応用される場
合、デ−タの転送レ−トが一般のコンピュ−タの記憶メ
ディアに比較して遅い。
【００１５】そこで、最近の大容量の動画デ−タの再生
処理を考え、デ−タの転送レ−トを上げることが重要な
課題となってきている。最近では、４倍速の再生機は普
通に出回っており、４倍速から６倍速、さらには８倍速
へと、転送レ−トの高速化は留まるところを知らない状
況になっている。
処理を考え、デ−タの転送レ−トを上げることが重要な
課題となってきている。最近では、４倍速の再生機は普
通に出回っており、４倍速から６倍速、さらには８倍速
へと、転送レ−トの高速化は留まるところを知らない状
況になっている。
【００１６】しかし、再生速度を変化させる場合、従来
は、上述のようにディスクの回転数が最高周波数に対し
て１／２n の再生速度（例えば、４倍速、２倍速、１倍
速）のみしか実現することができない。
は、上述のようにディスクの回転数が最高周波数に対し
て１／２n の再生速度（例えば、４倍速、２倍速、１倍
速）のみしか実現することができない。
【００１７】また、ＣＤのディスク規格は、一般に、１
倍速を想定して決められているため、極端に偏心のある
ものや、ピット成形に異常のあるものは、４倍速や６倍
速といった高速回転では、シ−ク性能が劣化し、十分に
再生ができなくなる欠点がある。
倍速を想定して決められているため、極端に偏心のある
ものや、ピット成形に異常のあるものは、４倍速や６倍
速といった高速回転では、シ−ク性能が劣化し、十分に
再生ができなくなる欠点がある。
【００１８】このように、従来のＣＤシステムでは、こ
のような偏心やピット成形に異常があるディスクに対し
ては、高速回転でデ−タを再生することが不可能なた
め、例えば４倍速から２倍速、さらには１倍速へとデ−
タの転送レ−トを極端に（不連続的に）低下させなけれ
ばならなかった。
のような偏心やピット成形に異常があるディスクに対し
ては、高速回転でデ−タを再生することが不可能なた
め、例えば４倍速から２倍速、さらには１倍速へとデ−
タの転送レ−トを極端に（不連続的に）低下させなけれ
ばならなかった。
【００１９】それ故、シ−ク時間も低速時は長くなり、
高速再生対応のＣＤ−ＲＯＭドライブとしての特徴を１
００％発揮することができないという欠点があった。一
方、水晶発振器を変えるか又はＶＣＯ（電圧制御発振
器）を設けることにより、最高周波数に対して１／２n
の再生速度のみならず、その中間の再生速度で、ディス
クを回転させることもできる。
高速再生対応のＣＤ−ＲＯＭドライブとしての特徴を１
００％発揮することができないという欠点があった。一
方、水晶発振器を変えるか又はＶＣＯ（電圧制御発振
器）を設けることにより、最高周波数に対して１／２n
の再生速度のみならず、その中間の再生速度で、ディス
クを回転させることもできる。
【００２０】しかし、例えば、ＶＣＯを用いてデ−タの
再生速度（デ−タ転送レ−ト）を変えようとする場合、
ＶＣＯのセンタ−周波数が固定されていると、ＶＣＯの
センタ−周波数の±５０％の可変幅においてしかデ−タ
転送レ−トの変化に対応できない。
再生速度（デ−タ転送レ−ト）を変えようとする場合、
ＶＣＯのセンタ−周波数が固定されていると、ＶＣＯの
センタ−周波数の±５０％の可変幅においてしかデ−タ
転送レ−トの変化に対応できない。
【００２１】従って、再生速度の変化によりデ−タ転送
レ−トが変化した場合に、ＶＣＯの出力周波数に対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなるという欠点がある。
レ−トが変化した場合に、ＶＣＯの出力周波数に対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなるという欠点がある。
【００２２】本発明は、上記欠点を解決すべくなされた
もので、その目的は、基準の水晶発振子を１つ使用する
だけで、連続的（最高周波数に対して１／２n の再生速
度のみならず、その中間の再生速度を実現すること）に
再生速度を可変することが可能であり、かつ、高速再生
時においてもシ−ク性能を劣化させることがないような
信号処理回路及びこれを用いた再生装置を提供すること
である。
もので、その目的は、基準の水晶発振子を１つ使用する
だけで、連続的（最高周波数に対して１／２n の再生速
度のみならず、その中間の再生速度を実現すること）に
再生速度を可変することが可能であり、かつ、高速再生
時においてもシ−ク性能を劣化させることがないような
信号処理回路及びこれを用いた再生装置を提供すること
である。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の信号処理回路は、制御電圧に応じてセンタ
−周波数を連続的に変化させることが可能な電圧制御発
振器を有し、ディスクから読み出されたデ−タに基づい
て同期クロック及び同期信号を抽出するＰＬＬ・同期信
号分離手段と、前記ディスクを回転させ、制御命令に応
じて前記ディスクの回転速度を連続的に変化させるディ
スクモ−タ制御手段と、前記制御命令を前記制御電圧に
変換する変換手段とを備え、前記電圧制御発振器は、出
力周波数が前記センタ−周波数となるように制御され
る。
め、本発明の信号処理回路は、制御電圧に応じてセンタ
−周波数を連続的に変化させることが可能な電圧制御発
振器を有し、ディスクから読み出されたデ−タに基づい
て同期クロック及び同期信号を抽出するＰＬＬ・同期信
号分離手段と、前記ディスクを回転させ、制御命令に応
じて前記ディスクの回転速度を連続的に変化させるディ
スクモ−タ制御手段と、前記制御命令を前記制御電圧に
変換する変換手段とを備え、前記電圧制御発振器は、出
力周波数が前記センタ−周波数となるように制御され
る。
【００２４】前記ディスクモ−タ制御手段は、前記デ−
タの再生が正常に行われる最高の回転速度で前記ディス
クを回転させる。本発明の信号処理回路は、さらに、前
記ディスクから読み出されたデ−タを２値化してＥＦＭ
信号を生成し、このＥＦＭ信号を前記ＰＬＬ・同期信号
分離手段に与えるデ−タスライス手段を備える。
タの再生が正常に行われる最高の回転速度で前記ディス
クを回転させる。本発明の信号処理回路は、さらに、前
記ディスクから読み出されたデ−タを２値化してＥＦＭ
信号を生成し、このＥＦＭ信号を前記ＰＬＬ・同期信号
分離手段に与えるデ−タスライス手段を備える。
【００２５】本発明の信号処理回路は、さらに、前記デ
−タ（前記同期クロック及び前記同期信号を除く）を格
納するメモリ手段と、前記同期クロックに基づいて動作
し、前記デ−タ（前記同期クロック及び前記同期信号を
除く）のエラ−訂正処理を行い、訂正フラグ及び補正フ
ラグを生成するエラ−訂正手段とを備える。
−タ（前記同期クロック及び前記同期信号を除く）を格
納するメモリ手段と、前記同期クロックに基づいて動作
し、前記デ−タ（前記同期クロック及び前記同期信号を
除く）のエラ−訂正処理を行い、訂正フラグ及び補正フ
ラグを生成するエラ−訂正手段とを備える。
【００２６】前記ディスクモ−タ制御手段は、基準クロ
ック、前記同期信号及び前記制御命令に基づいて、前記
ディスクの回転速度を決定する。本発明の再生装置は、
ディスクからデ−タを読み出すピックアップ手段と、制
御電圧に応じてセンタ−周波数を連続的に変化させるこ
とが可能な電圧制御発振器を有し、ディスクから読み出
されたデ−タに基づいて同期クロック及び同期信号を抽
出するＰＬＬ・同期信号分離手段と、前記ディスクを回
転させ、制御命令に応じて前記ディスクの回転速度を連
続的に変化させるディスクモ−タ制御手段と、前記制御
命令を前記制御電圧に変換する変換手段と、前記制御命
令を生成するシステムコントロ−ラとを備え、前記電圧
制御発振器は、出力周波数が前記センタ−周波数となる
ように制御される。
ック、前記同期信号及び前記制御命令に基づいて、前記
ディスクの回転速度を決定する。本発明の再生装置は、
ディスクからデ−タを読み出すピックアップ手段と、制
御電圧に応じてセンタ−周波数を連続的に変化させるこ
とが可能な電圧制御発振器を有し、ディスクから読み出
されたデ−タに基づいて同期クロック及び同期信号を抽
出するＰＬＬ・同期信号分離手段と、前記ディスクを回
転させ、制御命令に応じて前記ディスクの回転速度を連
続的に変化させるディスクモ−タ制御手段と、前記制御
命令を前記制御電圧に変換する変換手段と、前記制御命
令を生成するシステムコントロ−ラとを備え、前記電圧
制御発振器は、出力周波数が前記センタ−周波数となる
ように制御される。
【００２７】本発明の再生装置は、さらに、前記デ−タ
（前記同期クロック及び前記同期信号を除く）を格納す
るメモリ手段と、前記同期クロックに基づいて動作し、
前記デ−タ（前記同期クロック及び前記同期信号を除
く）のエラ−訂正処理を行い、訂正フラグ及び補正フラ
グを生成するエラ−訂正手段とを備え、前記システムコ
ントロ−ラは、前記訂正フラグ及び前記補正フラグを読
み取り、この情報に基づいて前記制御命令を生成する。
（前記同期クロック及び前記同期信号を除く）を格納す
るメモリ手段と、前記同期クロックに基づいて動作し、
前記デ−タ（前記同期クロック及び前記同期信号を除
く）のエラ−訂正処理を行い、訂正フラグ及び補正フラ
グを生成するエラ−訂正手段とを備え、前記システムコ
ントロ−ラは、前記訂正フラグ及び前記補正フラグを読
み取り、この情報に基づいて前記制御命令を生成する。
【００２８】前記システムコントロ−ラは、前記エラ−
訂正手段において前記デ−タの訂正処理を行うことが可
能な最高の回転速度で前記ディスクを回転させるような
前記制御命令を前記ディスクモ−タ制御手段に与える。
訂正手段において前記デ−タの訂正処理を行うことが可
能な最高の回転速度で前記ディスクを回転させるような
前記制御命令を前記ディスクモ−タ制御手段に与える。
【００２９】
【発明の実施の形態】以下、図面を参照しながら、本発
明の再生装置について詳細に説明する。図１は、本発明
の実施の形態に関わる光ディスク再生装置を示すもので
ある。ピックアップヘッド１２は、ディスク１１の表面
にレ−ザ光を照射すると共に、ディスク１１からの反射
光を検出し、この反射光を電気信号に変換する。ピック
アップヘッド１２の出力信号は、アンプ１３を経由して
ＲＦ信号となり、このＲＦ信号は、デ−タスライス回路
１４に入力される。
明の再生装置について詳細に説明する。図１は、本発明
の実施の形態に関わる光ディスク再生装置を示すもので
ある。ピックアップヘッド１２は、ディスク１１の表面
にレ−ザ光を照射すると共に、ディスク１１からの反射
光を検出し、この反射光を電気信号に変換する。ピック
アップヘッド１２の出力信号は、アンプ１３を経由して
ＲＦ信号となり、このＲＦ信号は、デ−タスライス回路
１４に入力される。
【００３０】デ−タスライス回路１４は、ＲＦ信号を２
値化する機能を有する。なお、デ−タスライス回路１４
により２値化されたデ−タは、ＥＦＭ信号と呼ばれる。
ＥＦＭ信号は、ＰＬＬ及び同期信号分離回路３０に入力
される。ＰＬＬ及び同期信号分離回路３０は、ＥＦＭ信
号から同期信号ＰＦＣＫ、同期クロックＣＫ及びデ−タ
信号ＤＡＴＡを生成する。同期クロックＣＫ及びデ−タ
信号ＤＡＴＡは、エラ−訂正回路１６に入力される。エ
ラ−訂正回路１６では、訂正用ＲＡＭ１７を使用してエ
ラ−訂正処理が行われる。
値化する機能を有する。なお、デ−タスライス回路１４
により２値化されたデ−タは、ＥＦＭ信号と呼ばれる。
ＥＦＭ信号は、ＰＬＬ及び同期信号分離回路３０に入力
される。ＰＬＬ及び同期信号分離回路３０は、ＥＦＭ信
号から同期信号ＰＦＣＫ、同期クロックＣＫ及びデ−タ
信号ＤＡＴＡを生成する。同期クロックＣＫ及びデ−タ
信号ＤＡＴＡは、エラ−訂正回路１６に入力される。エ
ラ−訂正回路１６では、訂正用ＲＡＭ１７を使用してエ
ラ−訂正処理が行われる。
【００３１】ここで、ＣＤ−ＲＯＭフォ−マットのディ
スクのデ−タを再生しているときは、通常、２倍速以上
の速度で再生装置を動作させることが多い。訂正された
デ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。こ
の時、訂正処理系のクロックは、クロックセレクタ３３
によりＰＬＬ系のクロックＣＫに切り換えられている。
スクのデ−タを再生しているときは、通常、２倍速以上
の速度で再生装置を動作させることが多い。訂正された
デ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。こ
の時、訂正処理系のクロックは、クロックセレクタ３３
によりＰＬＬ系のクロックＣＫに切り換えられている。
【００３２】なお、ＣＤ−ＲＯＭのデ−タを読み出す際
に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動
作させると、高速デ−タ読み出しを実現することができ
る。ＣＤ−ＲＯＭデコ−ダ１８は、ＣＤ−ＲＯＭのデ−
タの訂正、バッファリングを行った後に、デ−タをホス
トコンピュ−タ２８に高速転送する。
に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動
作させると、高速デ−タ読み出しを実現することができ
る。ＣＤ−ＲＯＭデコ−ダ１８は、ＣＤ−ＲＯＭのデ−
タの訂正、バッファリングを行った後に、デ−タをホス
トコンピュ−タ２８に高速転送する。
【００３３】ディジタルオ−ディオ信号が記憶されてい
るディスクを再生している時は、オ−ディオ用Ｄ／Ａ変
換器２７にデ−タが入力され、出力端子から１倍速でオ
−ディオデ−タが出力される。
るディスクを再生している時は、オ−ディオ用Ｄ／Ａ変
換器２７にデ−タが入力され、出力端子から１倍速でオ
−ディオデ−タが出力される。
【００３４】この時、クロックセレクタ３３は、クロッ
クジェネレ−タ２５で生成されるクリスタル系のクロッ
クをエラ−訂正回路１６に供給するため、良質のオ−デ
ィオデ−タが得られる。
クジェネレ−タ２５で生成されるクリスタル系のクロッ
クをエラ−訂正回路１６に供給するため、良質のオ−デ
ィオデ−タが得られる。
【００３５】ＰＬＬ及び同期信号分離回路３０において
抽出された同期信号ＰＦＣＫは、ディスクモ−タ制御回
路３１に送られ、クロックジェネレ−タ２５のクロック
と比較される。ディスクモ−タ制御回路３１は、その比
較結果に基づいて、ディスクを回転させるための駆動信
号ＡＦＣを出力する。
抽出された同期信号ＰＦＣＫは、ディスクモ−タ制御回
路３１に送られ、クロックジェネレ−タ２５のクロック
と比較される。ディスクモ−タ制御回路３１は、その比
較結果に基づいて、ディスクを回転させるための駆動信
号ＡＦＣを出力する。
【００３６】ドライバ２３は、駆動信号ＡＦＣに基づい
て、所定の再生速度に合致するようにディスクモ−タ２
４を駆動する。システムコントロ−ラ２９は、エラ−訂
正回路１６で訂正処理が行われ、この訂正処理で得られ
た訂正フラグや補正フラグ（ＥＣＦ）をマイコンインタ
−フェイス２６を経由して読み取る。
て、所定の再生速度に合致するようにディスクモ−タ２
４を駆動する。システムコントロ−ラ２９は、エラ−訂
正回路１６で訂正処理が行われ、この訂正処理で得られ
た訂正フラグや補正フラグ（ＥＣＦ）をマイコンインタ
−フェイス２６を経由して読み取る。
【００３７】この情報によって、システムコントロ−ラ
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。また、ピックアップ１２から読
み出されるサ−ボ系の信号は、アンプ１９を通してピッ
クアップサ−ボ回路２０へ送られ、イコライジング処理
が施された後に、ピックアップ１２のアクチュエ−タ及
びピックアップ送りモ−タ２１を駆動する。
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。また、ピックアップ１２から読
み出されるサ−ボ系の信号は、アンプ１９を通してピッ
クアップサ−ボ回路２０へ送られ、イコライジング処理
が施された後に、ピックアップ１２のアクチュエ−タ及
びピックアップ送りモ−タ２１を駆動する。
【００３８】システムコントロ−ラ２９は、ＣＤ−ＲＯ
Ｍデコ−ダ１８の制御を行うと共に、マイコンインタ−
フェイス２６を通してピックアップサ−ボ回路２０の制
御を行う。
Ｍデコ−ダ１８の制御を行うと共に、マイコンインタ−
フェイス２６を通してピックアップサ−ボ回路２０の制
御を行う。
【００３９】本発明の再生装置は、可変速再生技術（例
えば、特願平６−３３９４６３号（平成６年１２月２９
日出願）の図２参照）を利用している。しかし、この可
変速再生技術のみをもってしては、本発明の目的を達成
することはできない。
えば、特願平６−３３９４６３号（平成６年１２月２９
日出願）の図２参照）を利用している。しかし、この可
変速再生技術のみをもってしては、本発明の目的を達成
することはできない。
【００４０】なぜならば、定常時におけるディスクの回
転を自由かつ連続的（最高周波数に対して１／２n の再
生速度のみならず、その中間の再生速度を実現するこ
と）に変化させるためには、ディスクモ−タ系の基準回
転数を自由かつ連続的に変化させる手段を設ける必要が
あり、また、高速回転時のシ−ク性能を劣化させないた
めには、有限な可変レンジ幅しか持たないＰＬＬ内のＶ
ＣＯの特性を、連続的な再生速度に応じて常に変化させ
る必要があるからである。
転を自由かつ連続的（最高周波数に対して１／２n の再
生速度のみならず、その中間の再生速度を実現するこ
と）に変化させるためには、ディスクモ−タ系の基準回
転数を自由かつ連続的に変化させる手段を設ける必要が
あり、また、高速回転時のシ−ク性能を劣化させないた
めには、有限な可変レンジ幅しか持たないＰＬＬ内のＶ
ＣＯの特性を、連続的な再生速度に応じて常に変化させ
る必要があるからである。
【００４１】そこで、システムコントロ−ラ２９からの
再生速度（回転制御）命令に応じて、ディスクモ−タ系
の回転数の基準値を変化させると同時に、この命令でＰ
ＬＬ系のＶＣＯ特性も変化させるように構成している。
再生速度（回転制御）命令に応じて、ディスクモ−タ系
の回転数の基準値を変化させると同時に、この命令でＰ
ＬＬ系のＶＣＯ特性も変化させるように構成している。
【００４２】即ち、システムコントロ−ラ２９は、エラ
−訂正回路１６において訂正処理が行われ、この訂正処
理により得られた訂正フラグや補正フラグ（エラ−訂正
フラグＥＣＦ）をマイコンインタ−フェイス２６を通し
て読み取る。
−訂正回路１６において訂正処理が行われ、この訂正処
理により得られた訂正フラグや補正フラグ（エラ−訂正
フラグＥＣＦ）をマイコンインタ−フェイス２６を通し
て読み取る。
【００４３】この情報によって、システムコントロ−ラ
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。従来は、再生速度を下げる処理
を行う際、再生速度を大幅に（不連続に）下げていた
が、本発明では、再生速度を大幅に（不連続に）下げる
ことなく、デ−タの読み取りが可能なところまで連続的
に下げる。
２９は、高速再生が不可能と判断すると、再生速度を下
げるという処理を行う。従来は、再生速度を下げる処理
を行う際、再生速度を大幅に（不連続に）下げていた
が、本発明では、再生速度を大幅に（不連続に）下げる
ことなく、デ−タの読み取りが可能なところまで連続的
に下げる。
【００４４】システムコントロ−ラ２９は、エラ−訂正
フラグＥＣＦをモニタし、この値によってディスクモ−
タ制御回路３１を制御する。ディスクモ−タ制御回路３
１には、マイコンインタ−フェイス２６を通して回転速
度（再生速度）を制御する信号Ｃ−ＣＯＤＥが転送され
る。
フラグＥＣＦをモニタし、この値によってディスクモ−
タ制御回路３１を制御する。ディスクモ−タ制御回路３
１には、マイコンインタ−フェイス２６を通して回転速
度（再生速度）を制御する信号Ｃ−ＣＯＤＥが転送され
る。
【００４５】また、この信号Ｃ−ＣＯＤＥは、ＤＡ変換
器３２によりアナログ信号（制御電圧ＣＦＶ）に変換さ
れた後にＰＬＬ及び同期信号分離回路３０内のＶＣＯの
特性を変化させる。
器３２によりアナログ信号（制御電圧ＣＦＶ）に変換さ
れた後にＰＬＬ及び同期信号分離回路３０内のＶＣＯの
特性を変化させる。
【００４６】上述のように、本願発明は、定常時におけ
るディスクの回転を自由かつ連続的に変化させると共
に、そのディスクの回転数に応じてＰＬＬのＶＣＯの特
性を変化させている点に特徴がある。
るディスクの回転を自由かつ連続的に変化させると共
に、そのディスクの回転数に応じてＰＬＬのＶＣＯの特
性を変化させている点に特徴がある。
【００４７】まず、定常時におけるディスクの回転を自
由かつ連続的に変化させる手段について説明する。図２
は、ディスクモ−タ制御回路３１の一例を示すものであ
る。
由かつ連続的に変化させる手段について説明する。図２
は、ディスクモ−タ制御回路３１の一例を示すものであ
る。
【００４８】ＰＬＬ及び同期信号分離回路から出力され
た同期信号ＰＦＣＫは、１倍、２倍、４倍、８倍を選択
するセレクタ５１でセレクトされ、タイミングジェネレ
−タ５２に入力される。
た同期信号ＰＦＣＫは、１倍、２倍、４倍、８倍を選択
するセレクタ５１でセレクトされ、タイミングジェネレ
−タ５２に入力される。
【００４９】ここで、同期信号ＰＦＣＫは、ＣＤシステ
ムの場合、１倍速で７．３５ｋＨｚである。また、再生
速度が２倍、４倍、８倍になれば、入力デ−タレ−トも
上がるため、ＰＬＬ及び同期信号分離回路から出力され
る同期信号ＰＦＣＫの周波数も２倍、４倍、８倍にな
る。
ムの場合、１倍速で７．３５ｋＨｚである。また、再生
速度が２倍、４倍、８倍になれば、入力デ−タレ−トも
上がるため、ＰＬＬ及び同期信号分離回路から出力され
る同期信号ＰＦＣＫの周波数も２倍、４倍、８倍にな
る。
【００５０】そこで、セレクタ５１は、例えば８倍を選
択したときには、同期信号ＰＦＣＫの周波数を１／８に
するように構成している。従って、所定の再生速度（１
倍、２倍、４倍、８倍）が設定された場合には、ディス
クモ−タ制御回路により計測される周波数は、常に７．
３５ｋＨｚとなる。
択したときには、同期信号ＰＦＣＫの周波数を１／８に
するように構成している。従って、所定の再生速度（１
倍、２倍、４倍、８倍）が設定された場合には、ディス
クモ−タ制御回路により計測される周波数は、常に７．
３５ｋＨｚとなる。
【００５１】また、システムコントロ−ラからの制御命
令Ｃ−ＣＯＤＥにより、所定の再生速度（１倍、２倍、
４倍、８倍）の中間の再生速度が設定された場合、又は
ディスクの極端な偏心などによるシ−クが行われた場合
には、制御命令Ｃ−ＣＯＤＥに応じてＰＬＬ及び同期信
号分離回路から出力されてディスクモ−タ制御回路によ
り計測される周波数は、デ−タ転送レ−トに応じて７．
３５ｋＨｚよりも高くなるか又は低くなる。
令Ｃ−ＣＯＤＥにより、所定の再生速度（１倍、２倍、
４倍、８倍）の中間の再生速度が設定された場合、又は
ディスクの極端な偏心などによるシ−クが行われた場合
には、制御命令Ｃ−ＣＯＤＥに応じてＰＬＬ及び同期信
号分離回路から出力されてディスクモ−タ制御回路によ
り計測される周波数は、デ−タ転送レ−トに応じて７．
３５ｋＨｚよりも高くなるか又は低くなる。
【００５２】タイミングジェネレ−タ５２では、同期信
号ＰＦＣＫのパルスのエッジに基づいて、１１ビットア
ップカウンタ５３の値をラッチしたり、又はクリアした
りするパルスを生成すると共に、同期信号ＰＦＣＫの周
期を計測する。
号ＰＦＣＫのパルスのエッジに基づいて、１１ビットア
ップカウンタ５３の値をラッチしたり、又はクリアした
りするパルスを生成すると共に、同期信号ＰＦＣＫの周
期を計測する。
【００５３】例えば、同期信号ＰＦＣＫ（７．３５ｋＨ
ｚ）の周期を計測するにあたり、ＣＤシステムで一般的
な水晶系の周波数４．２３３６ＭＨｚ（タイミングジェ
ネレ−タ５７の出力）でカウントすると、５７６クロッ
クとなる。
ｚ）の周期を計測するにあたり、ＣＤシステムで一般的
な水晶系の周波数４．２３３６ＭＨｚ（タイミングジェ
ネレ−タ５７の出力）でカウントすると、５７６クロッ
クとなる。
【００５４】１１ビットアップカウンタ５３の下位８ビ
ット（カウント値）は、１１→８デコ−ダ５４を経由し
てＰＷＭ変換回路５５に取り込まれる。１１→８デコ−
ダ５４は、カウント値が１０２４以下のものを８ビット
デ−タで最小値“０”に変換し、カウント値が１２７９
以上のものを８ビットデ−タで最大値“２５５”にする
ためのものである。もちろん、１１→８デコ−ダ５４
は、カウント値が１０２４から１２７９のものについて
は、８ビットデ−タで０〜２５５に変換して、ＰＷＭ変
換回路５５に出力する。
ット（カウント値）は、１１→８デコ−ダ５４を経由し
てＰＷＭ変換回路５５に取り込まれる。１１→８デコ−
ダ５４は、カウント値が１０２４以下のものを８ビット
デ−タで最小値“０”に変換し、カウント値が１２７９
以上のものを８ビットデ−タで最大値“２５５”にする
ためのものである。もちろん、１１→８デコ−ダ５４
は、カウント値が１０２４から１２７９のものについて
は、８ビットデ−タで０〜２５５に変換して、ＰＷＭ変
換回路５５に出力する。
【００５５】１１→８デコ−ダ５４の特性は、図３に示
すように、１１ビットアップカウンタ５３のカウント値
１１５２をセンタ−にし、そのセンタ−値から±１２８
ステップの範囲において、線形なデ−タ変換領域を得る
ことができるように設定されている。
すように、１１ビットアップカウンタ５３のカウント値
１１５２をセンタ−にし、そのセンタ−値から±１２８
ステップの範囲において、線形なデ−タ変換領域を得る
ことができるように設定されている。
【００５６】ＰＷＭ変換回路５５は、８ビットデ−タ
で、１２８（カウント値１１５２）のときは、現状の再
生速度を維持するようなＡＦＣ信号を出力し、１２８を
越えるとき（カウント値１１５２を越えるとき）は、加
速、１２８を下回るとき（カウント値１１５２を下回る
とき）は、減速するようなＡＦＣ信号を出力するように
設定されている。
で、１２８（カウント値１１５２）のときは、現状の再
生速度を維持するようなＡＦＣ信号を出力し、１２８を
越えるとき（カウント値１１５２を越えるとき）は、加
速、１２８を下回るとき（カウント値１１５２を下回る
とき）は、減速するようなＡＦＣ信号を出力するように
設定されている。
【００５７】即ち、ＰＷＭ変換回路５５では、８ビット
デ−タがパルス幅変調（Pulse Width Moduration）さ
れ、ロジック回路５８を通してディスクモ−タの回転数
を制御するＡＦＣ信号として出力される。
デ−タがパルス幅変調（Pulse Width Moduration）さ
れ、ロジック回路５８を通してディスクモ−タの回転数
を制御するＡＦＣ信号として出力される。
【００５８】プリセットデ−タデコ−ダ５６は、１１ビ
ットアップカウンタ５３の初期値となるプリセット値が
設定されるものであり、システムコントロ−ラからの制
御命令Ｃ−ＣＯＤＥに応じてプリセット値が変更され
る。
ットアップカウンタ５３の初期値となるプリセット値が
設定されるものであり、システムコントロ−ラからの制
御命令Ｃ−ＣＯＤＥに応じてプリセット値が変更され
る。
【００５９】ここで、例えばＣ−ＣＯＤＥ“８”、ＰＦ
ＣＫ＝７．３５ｋＨｚのとき、プリセットデコ−ダ５６
に、１１ビットアップカウンタ５３のプリセット値とし
て５７６が設定されるような場合について考える。この
場合、１１ビットアップカウンタ５３では、同期信号Ｐ
ＦＣＫの周期期間内に１１５２（プリセット値５７６＋
５７６）までカウントされることから、再生速度は変化
しないように制御される。従って、この場合、プリセッ
ト値５７６は、再生速度が１倍、２倍、４倍、８倍のと
きの基準プリセット値となる。
ＣＫ＝７．３５ｋＨｚのとき、プリセットデコ−ダ５６
に、１１ビットアップカウンタ５３のプリセット値とし
て５７６が設定されるような場合について考える。この
場合、１１ビットアップカウンタ５３では、同期信号Ｐ
ＦＣＫの周期期間内に１１５２（プリセット値５７６＋
５７６）までカウントされることから、再生速度は変化
しないように制御される。従って、この場合、プリセッ
ト値５７６は、再生速度が１倍、２倍、４倍、８倍のと
きの基準プリセット値となる。
【００６０】この時、Ｃ−ＣＯＤＥを変化させ、プリセ
ット値を基準プリセット値（５７６）よりも大きい値に
設定すると、当初は、１１５２よりも大きな値までカウ
ントされるため、再生速度は上がる方向に制御される。
再生速度が上がると、同期信号ＰＦＣＫの周期が短くな
るため、カウント値の上限は次第に小さくなり、最終的
には、１１５２までカウントされることになり、再生速
度がＣ−ＣＯＤＥで決められたプリセット値に応じた値
になる。
ット値を基準プリセット値（５７６）よりも大きい値に
設定すると、当初は、１１５２よりも大きな値までカウ
ントされるため、再生速度は上がる方向に制御される。
再生速度が上がると、同期信号ＰＦＣＫの周期が短くな
るため、カウント値の上限は次第に小さくなり、最終的
には、１１５２までカウントされることになり、再生速
度がＣ−ＣＯＤＥで決められたプリセット値に応じた値
になる。
【００６１】逆に、Ｃ−ＣＯＤＥを変化させ、プリセッ
ト値を基準プリセット値（５７６）よりも小さい値に設
定すると、当初は、１１５２よりも小さな値までしかカ
ウントされないため、再生速度は下がる方向に制御され
る。再生速度が下がると、同期信号ＰＦＣＫの周期が長
くなるため、カウント値の上限は次第に大きくなり、最
終的には、１１５２までカウントされることになり、再
生速度がＣ−ＣＯＤＥで決められたプリセット値に応じ
た値になる。
ト値を基準プリセット値（５７６）よりも小さい値に設
定すると、当初は、１１５２よりも小さな値までしかカ
ウントされないため、再生速度は下がる方向に制御され
る。再生速度が下がると、同期信号ＰＦＣＫの周期が長
くなるため、カウント値の上限は次第に大きくなり、最
終的には、１１５２までカウントされることになり、再
生速度がＣ−ＣＯＤＥで決められたプリセット値に応じ
た値になる。
【００６２】このように、制御命令Ｃ−ＣＯＤＥの値に
応じてプリセット値を変化させることにより、再生速度
（ディスクの回転速度）を自由かつ連続的に変化させる
ことができる。
応じてプリセット値を変化させることにより、再生速度
（ディスクの回転速度）を自由かつ連続的に変化させる
ことができる。
【００６３】図４は、システムコントロ−ラ２９の制御
命令Ｃ−ＣＯＤＥとディスクスピ−ドの関係を示すもの
である。システムコントロ−ラは、エラ−訂正回路から
出力されるエラ−訂正フラグＥＣＦに基づいて制御命令
Ｃ−ＣＯＤＥを設定する。即ち、エラ−訂正フラグＥＣ
Ｆは、デ−タのエラ−率を示しているため、このエラ−
訂正フラグＥＣＦを見ることで、デ−タの品位を判断す
ることができる。
命令Ｃ−ＣＯＤＥとディスクスピ−ドの関係を示すもの
である。システムコントロ−ラは、エラ−訂正回路から
出力されるエラ−訂正フラグＥＣＦに基づいて制御命令
Ｃ−ＣＯＤＥを設定する。即ち、エラ−訂正フラグＥＣ
Ｆは、デ−タのエラ−率を示しているため、このエラ−
訂正フラグＥＣＦを見ることで、デ−タの品位を判断す
ることができる。
【００６４】つまり、一定の品位を保ちつつデ−タを読
み取ることができるディスクの回転速度の限界を設定
し、この限界を越えたときに制御命令Ｃ−ＣＯＤＥを変
えてディスクの回転速度を下げるように制御する。ま
た、制御命令Ｃ−ＣＯＤＥを変えてディスクの回転速度
を上げるように制御し、一定の品位を保ちつつデ−タを
読み取ることができる最大のディスクの回転速度でデ−
タを読み出す。
み取ることができるディスクの回転速度の限界を設定
し、この限界を越えたときに制御命令Ｃ−ＣＯＤＥを変
えてディスクの回転速度を下げるように制御する。ま
た、制御命令Ｃ−ＣＯＤＥを変えてディスクの回転速度
を上げるように制御し、一定の品位を保ちつつデ−タを
読み取ることができる最大のディスクの回転速度でデ−
タを読み出す。
【００６５】システムコントロ−ラは、制御命令Ｃ−Ｃ
ＯＤＥを変えることにより、各倍速再生モ−ド（１倍、
２倍、４倍、８倍）において、中心速度（Ｃ−ＣＯＤＥ
＝“８”）に対して±５０％までディスクの回転速度を
連続的に変化させることができる。
ＯＤＥを変えることにより、各倍速再生モ−ド（１倍、
２倍、４倍、８倍）において、中心速度（Ｃ−ＣＯＤＥ
＝“８”）に対して±５０％までディスクの回転速度を
連続的に変化させることができる。
【００６６】同図からわかることは、従来、１倍、２
倍、４倍、８倍という２n 倍のとびとびの値しか実現で
きなかった再生速度が、本発明では、システムコントロ
−ラからの制御命令Ｃ−ＣＯＤＥのみで、２n 倍のとび
とびの値に加えて、その中間の再生速度でデ−タを転送
することができるようになったことである。
倍、４倍、８倍という２n 倍のとびとびの値しか実現で
きなかった再生速度が、本発明では、システムコントロ
−ラからの制御命令Ｃ−ＣＯＤＥのみで、２n 倍のとび
とびの値に加えて、その中間の再生速度でデ−タを転送
することができるようになったことである。
【００６７】なお、各倍速再生モ−ドでは、互いに若干
のオ−バ−ラップ領域を持っているので、再生速度の絶
対値としては、全体で０．５倍速から最大１２倍速まで
連続的に回転速度を変化させることができる。
のオ−バ−ラップ領域を持っているので、再生速度の絶
対値としては、全体で０．５倍速から最大１２倍速まで
連続的に回転速度を変化させることができる。
【００６８】次に、ディスクの回転数に応じてＰＬＬの
ＶＣＯの特性を変化させる手段について説明する。ＶＣ
Ｏを用いてデ−タの再生速度を連続的に変えようとする
場合、高速再生時におけるシ−ク性能の向上を図るため
には、ＶＣＯのセンタ−周波数を可変にすることが必要
である。
ＶＣＯの特性を変化させる手段について説明する。ＶＣ
Ｏを用いてデ−タの再生速度を連続的に変えようとする
場合、高速再生時におけるシ−ク性能の向上を図るため
には、ＶＣＯのセンタ−周波数を可変にすることが必要
である。
【００６９】図５は、ＰＬＬ及び同期信号分離回路３０
の一例を示すものである。デ−タスライス回路から出力
されるＥＦＭ信号は、位相比較器４０とＴＭＡＸ検出器
４１にそれぞれ入力される。ここで、位相比較器４０
は、同期クロックＣＫとの位相を比較する回路であり、
ＴＭＡＸ検出器４１は、ＣＤフォ−マットに基づくＥＦ
Ｍ信号内部に含まれる最大長の信号（ＥＦＭ信号の場合
は１１Ｔ。なお、１倍速の場合、１Ｔ＝１／４．３２Ｍ
Ｈｚとなる。）ＴＭＡＸを検出する回路である。
の一例を示すものである。デ−タスライス回路から出力
されるＥＦＭ信号は、位相比較器４０とＴＭＡＸ検出器
４１にそれぞれ入力される。ここで、位相比較器４０
は、同期クロックＣＫとの位相を比較する回路であり、
ＴＭＡＸ検出器４１は、ＣＤフォ−マットに基づくＥＦ
Ｍ信号内部に含まれる最大長の信号（ＥＦＭ信号の場合
は１１Ｔ。なお、１倍速の場合、１Ｔ＝１／４．３２Ｍ
Ｈｚとなる。）ＴＭＡＸを検出する回路である。
【００７０】ＴＭＡＸ検出器４１の分解能を上げるた
め、分周器４６が設けられ、ＴＭＡＸ検出器４１は、同
期クロックＣＫの２倍の周波数で計測される。位相比較
器４０の出力信号とＴＭＡＸ検出器４１の出力信号は、
ロ−パスフィルタ４２で加算され、電圧信号ＣＶとな
り、ＶＣＯ４３を制御する。
め、分周器４６が設けられ、ＴＭＡＸ検出器４１は、同
期クロックＣＫの２倍の周波数で計測される。位相比較
器４０の出力信号とＴＭＡＸ検出器４１の出力信号は、
ロ−パスフィルタ４２で加算され、電圧信号ＣＶとな
り、ＶＣＯ４３を制御する。
【００７１】ＶＣＯ４３の発振出力ｆｏｕｔは、１倍、
２倍、４倍、８倍を切り替えるための分周器４４とセレ
クタ４５に入力される。ＶＣＯ４３の発振出力はｆｏｕ
ｔは、分周器４４、セレクタ４５及び分周器４６を経由
して同期信号分離器４７に入力される。同期信号分離器
４７では、同期信号ＰＦＣＫを生成し、出力する。
２倍、４倍、８倍を切り替えるための分周器４４とセレ
クタ４５に入力される。ＶＣＯ４３の発振出力はｆｏｕ
ｔは、分周器４４、セレクタ４５及び分周器４６を経由
して同期信号分離器４７に入力される。同期信号分離器
４７では、同期信号ＰＦＣＫを生成し、出力する。
【００７２】なお、ＶＣＯ４３には、ＣＦＶという電圧
が入力される。このＣＦＶは、システムコントロ−ラか
らの制御命令Ｃ−ＣＯＣＥに応じて変化する電圧であ
る。図７は、ＶＣＯの一例を示すものである。図８は、
図７のＶＣＯを構成する回路の一部の等価回路を示すも
のである。
が入力される。このＣＦＶは、システムコントロ−ラか
らの制御命令Ｃ−ＣＯＣＥに応じて変化する電圧であ
る。図７は、ＶＣＯの一例を示すものである。図８は、
図７のＶＣＯを構成する回路の一部の等価回路を示すも
のである。
【００７３】ＣＭＯＳ・ＬＳＩ内部で作られるＶＣＯと
しては、図７に示すようなリング発振器によるものが一
般的である。Ｐチャネル型ＭＯＳトランジスタＰ１とＮ
チャネル型ＭＯＳトランジスタＮ１で構成された回路６
０は、可変抵抗器とキャパシタからなる遅延回路６１に
等価である。
しては、図７に示すようなリング発振器によるものが一
般的である。Ｐチャネル型ＭＯＳトランジスタＰ１とＮ
チャネル型ＭＯＳトランジスタＮ１で構成された回路６
０は、可変抵抗器とキャパシタからなる遅延回路６１に
等価である。
【００７４】Ｐチャネル型ＭＯＳトランジスタＰ１のゲ
−ト電極とＮチャネル型ＭＯＳトランジスタＮ１のゲ−
ト電極のバイアスを変化させることで、当該遅延回路６
１の遅延量を制御することができる。この遅延回路６１
（即ち回路６０）をＮ段直列に接続し、その出力を反転
して入力に戻すことにより、リング発振器の発振周波数
を制御することができる。
−ト電極とＮチャネル型ＭＯＳトランジスタＮ１のゲ−
ト電極のバイアスを変化させることで、当該遅延回路６
１の遅延量を制御することができる。この遅延回路６１
（即ち回路６０）をＮ段直列に接続し、その出力を反転
して入力に戻すことにより、リング発振器の発振周波数
を制御することができる。
【００７５】本実施例においては、Ｐチャネル型ＭＯＳ
トランジスタＰ１のゲ−トに制御電圧ＣＦＶを入力し、
Ｎチャネル型ＭＯＳトランジスタＮ１のゲ−トに図５の
ロ−パスフィルタ４２の出力電圧ＣＶを入力すると、制
御電圧ＣＦＶ及び入力電圧ＣＶに応じて、図６に示すよ
うな所定の特性を実現することができる。
トランジスタＰ１のゲ−トに制御電圧ＣＦＶを入力し、
Ｎチャネル型ＭＯＳトランジスタＮ１のゲ−トに図５の
ロ−パスフィルタ４２の出力電圧ＣＶを入力すると、制
御電圧ＣＦＶ及び入力電圧ＣＶに応じて、図６に示すよ
うな所定の特性を実現することができる。
【００７６】図６は、ＣＦＶ電圧が変化したときのＶＣ
Ｏにおける入力電圧ＣＶと出力周波数ｆｏｕｔの特性を
示すものである。ＣＦＶ電圧がＰＬＬル−プの基準値Ｖ
Ｒ（例えば２．０Ｖ）とすると、ＣＦＶ＝２．０Ｖのと
きは、ＶＣＯの特性は、（ａ）に示すように、センタ−
周波数が６８ＭＨｚになるように動作し、約±５０％の
可変幅を持っている。
Ｏにおける入力電圧ＣＶと出力周波数ｆｏｕｔの特性を
示すものである。ＣＦＶ電圧がＰＬＬル−プの基準値Ｖ
Ｒ（例えば２．０Ｖ）とすると、ＣＦＶ＝２．０Ｖのと
きは、ＶＣＯの特性は、（ａ）に示すように、センタ−
周波数が６８ＭＨｚになるように動作し、約±５０％の
可変幅を持っている。
【００７７】即ち、定常状態からのシ−ク動作などによ
って、入力デ−タレ−トが約±５０％変化しても、ＰＬ
Ｌル−プはロックすることができ、デ−タの読み取りが
可能である。
って、入力デ−タレ−トが約±５０％変化しても、ＰＬ
Ｌル−プはロックすることができ、デ−タの読み取りが
可能である。
【００７８】また、制御命令Ｃ−ＣＯＤＥによりディス
クの回転数（デ−タ転送レ−ト）を上げる場合には、入
力デ−タレ−トが上がり、入力電圧ＣＶが上がるため、
出力周波数ｆｏｕｔも上がる（α点）。
クの回転数（デ−タ転送レ−ト）を上げる場合には、入
力デ−タレ−トが上がり、入力電圧ＣＶが上がるため、
出力周波数ｆｏｕｔも上がる（α点）。
【００７９】しかし、このままではＶＣＯのセンタ−周
波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなる。
波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなる。
【００８０】そこで、システムコントロ−ラは、制御命
令Ｃ−ＣＯＤＥによりディスクの回転数を上げると同時
に、ディスクの回転数を上げた後のＶＣＯの出力周波数
ｆｏｕｔがセンタ−周波数となるように特性を変化させ
る。
令Ｃ−ＣＯＤＥによりディスクの回転数を上げると同時
に、ディスクの回転数を上げた後のＶＣＯの出力周波数
ｆｏｕｔがセンタ−周波数となるように特性を変化させ
る。
【００８１】即ち、ＣＦＶをＶＲよりも下げることによ
り、図７及び図８に示した遅延回路で構成したリング発
振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電
位が下がり、遅延回路１段あたりの遅延時間が短くな
る。その結果、（ａ）の特性は、周波数が高い側にシフ
トし、（ｂ）に示す特性となる。
り、図７及び図８に示した遅延回路で構成したリング発
振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電
位が下がり、遅延回路１段あたりの遅延時間が短くな
る。その結果、（ａ）の特性は、周波数が高い側にシフ
トし、（ｂ）に示す特性となる。
【００８２】従って、この状態から、ディスクの偏心な
どに起因する定常状態からのシ−ク動作が行われても、
入力デ−タレ−トの約±５０％の変化に対してＰＬＬル
−プをロックさせることができる。
どに起因する定常状態からのシ−ク動作が行われても、
入力デ−タレ−トの約±５０％の変化に対してＰＬＬル
−プをロックさせることができる。
【００８３】同様に、制御命令Ｃ−ＣＯＤＥによりディ
スクの回転数（デ−タ転送レ−ト）を下げる場合には、
入力デ−タレ−トが下がり、入力電圧ＣＶが下がるた
め、出力周波数ｆｏｕｔも下がる（β点）。
スクの回転数（デ−タ転送レ−ト）を下げる場合には、
入力デ−タレ−トが下がり、入力電圧ＣＶが下がるた
め、出力周波数ｆｏｕｔも下がる（β点）。
【００８４】しかし、このままではＶＣＯのセンタ−周
波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなる。
波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して
高い方のダイナミックレンジと低い方のダイナミックレ
ンジが不均一になり、この後、シ−クを行うと、デ−タ
転送レ−トの変化に対して安定にＰＬＬル−プがロック
されなくなる。
【００８５】そこで、システムコントロ−ラは、制御命
令Ｃ−ＣＯＤＥによりディスクの回転数を下げると同時
に、ディスクの回転数を下げた後のＶＣＯの出力周波数
ｆｏｕｔがセンタ−周波数となるように特性を変化させ
る。
令Ｃ−ＣＯＤＥによりディスクの回転数を下げると同時
に、ディスクの回転数を下げた後のＶＣＯの出力周波数
ｆｏｕｔがセンタ−周波数となるように特性を変化させ
る。
【００８６】即ち、ＣＦＶをＶＲよりも上げることによ
り、図７及び図８に示した遅延回路で構成したリング発
振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電
位が上がり、遅延回路１段あたりの遅延時間が長くな
る。その結果、（ａ）の特性は、周波数が低い側にシフ
トし、（ｃ）に示す特性となる。
り、図７及び図８に示した遅延回路で構成したリング発
振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電
位が上がり、遅延回路１段あたりの遅延時間が長くな
る。その結果、（ａ）の特性は、周波数が低い側にシフ
トし、（ｃ）に示す特性となる。
【００８７】従って、この状態から、ディスクの偏心な
どに起因する定常状態からのシ−ク動作が行われても、
入力デ−タレ−トの約±５０％の変化に対してＰＬＬル
−プをロックさせることができる。
どに起因する定常状態からのシ−ク動作が行われても、
入力デ−タレ−トの約±５０％の変化に対してＰＬＬル
−プをロックさせることができる。
【００８８】図９は、システムコントロ−ラの制御命令
Ｃ−ＣＯＤＥとＣＦＶ電圧の関係を示すものである。ま
た、図１０は、システムコントロ−ラの制御命令Ｃ−Ｃ
ＯＤＥとＶＣＯセンタ−周波数ＶＣ（Ｃ−ＣＯＤＥが
“８”においてＶＣ＝ＶＲとする）の関係を示すもので
ある。
Ｃ−ＣＯＤＥとＣＦＶ電圧の関係を示すものである。ま
た、図１０は、システムコントロ−ラの制御命令Ｃ−Ｃ
ＯＤＥとＶＣＯセンタ−周波数ＶＣ（Ｃ−ＣＯＤＥが
“８”においてＶＣ＝ＶＲとする）の関係を示すもので
ある。
【００８９】これらの図からわかることは、システムコ
ントロ−ラからの制御命令Ｃ−ＣＯＤＥにより、ディス
クの回転速度を微妙かつ連続的に変化させると同時に、
制御電圧ＣＦＶを変え、かつ、ＶＣＯのセンタ−周波数
ＶＣの値を変えていることである。
ントロ−ラからの制御命令Ｃ−ＣＯＤＥにより、ディス
クの回転速度を微妙かつ連続的に変化させると同時に、
制御電圧ＣＦＶを変え、かつ、ＶＣＯのセンタ−周波数
ＶＣの値を変えていることである。
【００９０】即ち、所定のディスクの回転速度（入力デ
−タレ−ト）におけるＰＬＬ回路のＶＣＯの出力周波数
ｆｏｕｔが常にＶＣＯのセンタ−周波数ＶＣとなるよう
に制御電圧ＣＦＶを設定している。これにより、常に、
入力デ−タレ−トの約±５０％の変化に対して、ＰＬＬ
ル−プをロックさせることができるようになる。
−タレ−ト）におけるＰＬＬ回路のＶＣＯの出力周波数
ｆｏｕｔが常にＶＣＯのセンタ−周波数ＶＣとなるよう
に制御電圧ＣＦＶを設定している。これにより、常に、
入力デ−タレ−トの約±５０％の変化に対して、ＰＬＬ
ル−プをロックさせることができるようになる。
【００９１】
【発明の効果】以上、説明したように、本発明の再生装
置によれば、次のような効果を奏する。可変速再生技術
を前提とし、かつ、再生速度を２n 倍のとびとびの値で
はなく、システムコントロ−ラからの制御命令Ｃ−ＣＯ
ＤＥで微妙かつ連続的に変化させるようにしている。
置によれば、次のような効果を奏する。可変速再生技術
を前提とし、かつ、再生速度を２n 倍のとびとびの値で
はなく、システムコントロ−ラからの制御命令Ｃ−ＣＯ
ＤＥで微妙かつ連続的に変化させるようにしている。
【００９２】同時に、再生速度が変化しても、常にＶＣ
Ｏの出力周波数がセンタ−に位置するような特性を持た
せることで、そのセンタ−周波数に対して±５０％の可
変幅を持たせることができ、可変速再生技術を実効あら
しめることができる。
Ｏの出力周波数がセンタ−に位置するような特性を持た
せることで、そのセンタ−周波数に対して±５０％の可
変幅を持たせることができ、可変速再生技術を実効あら
しめることができる。
【００９３】従って、再生するディスク（ＣＤ−ＲＯ
Ｍ）に許容できる最高の再生速度でデ−タを読み出すこ
とができるようになり、シ−ク時においてもそのキャプ
チャレンジを広くとることができる。
Ｍ）に許容できる最高の再生速度でデ−タを読み出すこ
とができるようになり、シ−ク時においてもそのキャプ
チャレンジを広くとることができる。
【００９４】また、本システムを動作させることで、デ
ィスクごとに、最適なエラ−率で高速回転させることが
できるため、安定に、高速再生動作及び高速シ−ク動作
を行うことができるドライブ装置を提供することができ
る。
ィスクごとに、最適なエラ−率で高速回転させることが
できるため、安定に、高速再生動作及び高速シ−ク動作
を行うことができるドライブ装置を提供することができ
る。
【図１】本発明の実施の形態に関わる再生装置を示す回
路図。
路図。
【図２】図１のディスクモ−タ制御回路の構成の一例を
示す図。
示す図。
【図３】図２の回路の特性を示す図。
【図４】制御命令Ｃ−ＣＯＤＥとディスクスピ−ドの関
係を示す図。
係を示す図。
【図５】図１のＰＬＬ及び同期信号分離回路の構成の一
例を示す図。
例を示す図。
【図６】図５のＶＣＯの特性を示す図。
【図７】図５のＶＣＯの構成の一例を示す図。
【図８】図７の回路の一部の等価回路を示す図。
【図９】制御命令Ｃ−ＣＯＤＥとＣＦＶ電圧の関係を示
す図。
す図。
【図１０】制御命令Ｃ−ＣＯＤＥとＶＣＯのセンタ−周
波数の関係を示す図。
波数の関係を示す図。
【図１１】従来の再生装置を示す回路図。
１１ ：ディスク、 １２ ：ピックアップヘッド、 １３，１９ ：アンプ、 １４ ：デ−タスライス回路、 １５，３０ ：ＰＬＬ及び同期信号分離回
路、 １６ ：エラ−訂正回路、 １７ ：訂正用ＲＡＭ、 １８ ：ＣＤ−ＲＯＭデコ−ダ、 ２０ ：ピックアップサ−ボ回路、 ２１ ：ピックアップ送りモ−タ、 ２２，３１ ：ディスクモ−タ制御回路、 ２３ ：ドライバ、 ２４ ：ディスクモ−タ、 ２５ ：クロック発生回路、 ２６ ：マイコンインタ−フェイス、 ２７ ：オ−ディオ用Ｄ／Ａ変換器、 ２８ ：ホストコンピュ−タ、 ２９ ：システムコントロ−ラ、 ３２ ：Ｄ／Ａ変換器、 ３３ ：クロックセレクタ、 ４０ ：位相比較器、 ４１ ：ＴＭＡＸ検出器、 ４２ ：ロ−パスフィルタ、 ４３ ：ＶＣＯ（電圧制御発振器）、 ４４，４６ ：分周器、 ４５，５１ ：セレクタ、 ５２，５７ ：タイミングジェネレ−タ、 ５３ ：アップカウンタ、 ５４ ：デコ−ダ、 ５５ ：ＰＷＭ変換回路、 ５６ ：プリセットデ−タデコ−ダ。
路、 １６ ：エラ−訂正回路、 １７ ：訂正用ＲＡＭ、 １８ ：ＣＤ−ＲＯＭデコ−ダ、 ２０ ：ピックアップサ−ボ回路、 ２１ ：ピックアップ送りモ−タ、 ２２，３１ ：ディスクモ−タ制御回路、 ２３ ：ドライバ、 ２４ ：ディスクモ−タ、 ２５ ：クロック発生回路、 ２６ ：マイコンインタ−フェイス、 ２７ ：オ−ディオ用Ｄ／Ａ変換器、 ２８ ：ホストコンピュ−タ、 ２９ ：システムコントロ−ラ、 ３２ ：Ｄ／Ａ変換器、 ３３ ：クロックセレクタ、 ４０ ：位相比較器、 ４１ ：ＴＭＡＸ検出器、 ４２ ：ロ−パスフィルタ、 ４３ ：ＶＣＯ（電圧制御発振器）、 ４４，４６ ：分周器、 ４５，５１ ：セレクタ、 ５２，５７ ：タイミングジェネレ−タ、 ５３ ：アップカウンタ、 ５４ ：デコ−ダ、 ５５ ：ＰＷＭ変換回路、 ５６ ：プリセットデ−タデコ−ダ。
Claims (8)
- 【請求項１】 制御電圧に応じてセンタ−周波数を連続
的に変化させることが可能な電圧制御発振器を有し、デ
ィスクから読み出されたデ−タに基づいて同期クロック
及び同期信号を抽出するＰＬＬ・同期信号分離手段と、 前記ディスクを回転させ、制御命令に応じて前記ディス
クの回転速度を連続的に変化させるディスクモ−タ制御
手段と、 前記制御命令を前記制御電圧に変換する変換手段とを具
備し、 前記電圧制御発振器は、出力周波数が前記センタ−周波
数となるように制御されることを特徴とする信号処理回
路。 - 【請求項２】 前記ディスクモ−タ制御手段は、前記デ
−タの再生が正常に行われる最高の回転速度で前記ディ
スクを回転させることを特徴とする請求項１に記載の信
号処理回路。 - 【請求項３】 請求項１に記載の信号処理回路におい
て、 前記ディスクから読み出されたデ−タを２値化してＥＦ
Ｍ信号を生成し、このＥＦＭ信号を前記ＰＬＬ・同期信
号分離手段に与えるデ−タスライス手段を備えることを
特徴とする信号処理回路。 - 【請求項４】 請求項１に記載の信号処理回路におい
て、 前記デ−タ（前記同期クロック及び前記同期信号を除
く）を格納するメモリ手段と、前記同期クロックに基づ
いて動作し、前記デ−タ（前記同期クロック及び前記同
期信号を除く）のエラ−訂正処理を行い、訂正フラグ及
び補正フラグを生成するエラ−訂正手段とを備えること
を特徴とする信号処理回路。 - 【請求項５】 前記ディスクモ−タ制御手段は、基準ク
ロック、前記同期信号及び前記制御命令に基づいて、前
記ディスクの回転速度を決定することを特徴とする請求
項１に記載の信号処理回路。 - 【請求項６】 ディスクからデ−タを読み出すピックア
ップ手段と、 制御電圧に応じてセンタ−周波数を連続的に変化させる
ことが可能な電圧制御発振器を有し、ディスクから読み
出されたデ−タに基づいて同期クロック及び同期信号を
抽出するＰＬＬ・同期信号分離手段と、 前記ディスクを回転させ、制御命令に応じて前記ディス
クの回転速度を連続的に変化させるディスクモ−タ制御
手段と、 前記制御命令を前記制御電圧に変換する変換手段と、 前記制御命令を生成するシステムコントロ−ラとを具備
し、 前記電圧制御発振器は、出力周波数が前記センタ−周波
数となるように制御されることを特徴とする再生装置。 - 【請求項７】 請求項６に記載の再生装置において、 前記デ−タ（前記同期クロック及び前記同期信号を除
く）を格納するメモリ手段と、前記同期クロックに基づ
いて動作し、前記デ−タ（前記同期クロック及び前記同
期信号を除く）のエラ−訂正処理を行い、訂正フラグ及
び補正フラグを生成するエラ−訂正手段とを備え、 前記システムコントロ−ラは、前記訂正フラグ及び前記
補正フラグを読み取り、この情報に基づいて前記制御命
令を生成することを特徴とする再生装置。 - 【請求項８】 前記システムコントロ−ラは、前記エラ
−訂正手段において前記デ−タの訂正処理を行うことが
可能な最高の回転速度で前記ディスクを回転させるよう
な前記制御命令を前記ディスクモ−タ制御手段に与える
ことを特徴とする請求項７に記載の再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00493296A JP3695819B2 (ja) | 1996-01-16 | 1996-01-16 | 信号処理回路及びこれを用いた再生装置 |
| US08/783,016 US6587411B2 (en) | 1996-01-16 | 1997-01-14 | Signal processing circuit having a voltage controlled oscillator capable of continuously changing the center frequency in accordance with a control voltage |
| EP97100523A EP0785549B1 (en) | 1996-01-16 | 1997-01-15 | Signal processing circuit and read apparatus using the same |
| DE69715692T DE69715692T2 (de) | 1996-01-16 | 1997-01-15 | Signalverarbeitungsschaltung und davon Gebrauch machendes Abspielgerät |
| KR1019970001104A KR100304154B1 (ko) | 1996-01-16 | 1997-01-16 | 신호처리회로및이것을이용한재생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00493296A JP3695819B2 (ja) | 1996-01-16 | 1996-01-16 | 信号処理回路及びこれを用いた再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198784A true JPH09198784A (ja) | 1997-07-31 |
| JP3695819B2 JP3695819B2 (ja) | 2005-09-14 |
Family
ID=11597364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00493296A Expired - Fee Related JP3695819B2 (ja) | 1996-01-16 | 1996-01-16 | 信号処理回路及びこれを用いた再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6587411B2 (ja) |
| EP (1) | EP0785549B1 (ja) |
| JP (1) | JP3695819B2 (ja) |
| KR (1) | KR100304154B1 (ja) |
| DE (1) | DE69715692T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7031242B2 (en) | 2000-09-29 | 2006-04-18 | Fujitsu Limited | Method of controlling rotation of optical recording medium at two or more rotational speeds, and storage apparatus employing same method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594200B1 (ko) * | 1999-07-22 | 2006-06-28 | 삼성전자주식회사 | 스핀들 모터 스핀업 구간에서의 광디스크 재생 방법 |
| JP3780853B2 (ja) * | 2001-02-28 | 2006-05-31 | ヤマハ株式会社 | オーディオデータ記録媒体再生装置 |
| TWI277951B (en) * | 2001-06-15 | 2007-04-01 | Lite On It Corp | Method of dynamically adjusting the rotational speed for disk drive according to the amount of data transmission |
| US7403459B2 (en) * | 2002-01-22 | 2008-07-22 | Lite-On It Corp. | Rotational speed control method for a disk player |
| US7053720B2 (en) * | 2002-11-01 | 2006-05-30 | Broadcom Corporation | Configurable voltage controlled oscillator system and method including dividing forming a portion of two or more divider paths |
| US6864752B2 (en) * | 2002-11-01 | 2005-03-08 | Broadcom Corporation | Configurable voltage controlled oscillator system and method |
| KR100539260B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 적응적으로 ｅｆｍ 디모듈레이션 포인트를 재정렬하는ｅｆｍ 복조부를 갖는 기록 매체, 그 재생 장치 및 재생방법 |
| JP4121089B2 (ja) * | 2005-02-22 | 2008-07-16 | 三菱電機株式会社 | 流量計の信号処理回路 |
| TWI259443B (en) | 2005-03-11 | 2006-08-01 | Lite On It Corp | Dynamic speed control method for storage device |
| US12322433B2 (en) * | 2020-12-22 | 2025-06-03 | Intel Corporation | Power and performance optimization in a memory subsystem |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4280104A (en) | 1979-08-10 | 1981-07-21 | Matsushita Electric Corporation Of America | Phase locked loop system with improved acquisition |
| JPS56137738A (en) | 1980-03-31 | 1981-10-27 | Anritsu Corp | Phase-synchronizing circuit |
| CA1290407C (en) | 1986-12-23 | 1991-10-08 | Shigeki Saito | Frequency synthesizer |
| JPH021620A (ja) | 1987-11-30 | 1990-01-05 | Toshiba Corp | 電圧制御発振回路 |
| DE58908588D1 (de) | 1988-10-18 | 1994-12-08 | Siemens Ag Albis | Frequenzsynthesegerät. |
| CA2010265C (en) | 1989-02-17 | 1994-03-08 | Hiroshi Horie | Phase-locked loop apparatus |
| JP2917350B2 (ja) * | 1990-01-19 | 1999-07-12 | ソニー株式会社 | ディスク装置のデータ再生方法 |
| US5089757A (en) | 1991-03-15 | 1992-02-18 | Maxtor Corporation | Synchronous digital detection of position error signal |
| JPH04351008A (ja) | 1991-05-28 | 1992-12-04 | Sony Corp | ディジタルｖｃｏ |
| US5335365A (en) | 1991-07-08 | 1994-08-02 | Motorola, Inc. | Frequency synthesizer with VCO output control |
| US5388087A (en) | 1991-07-11 | 1995-02-07 | Hitachi, Ltd. | Recording and reproducing apparatus including changing a reproduction characteristic when an error has occurred in reproduced data |
| US5528574A (en) * | 1992-03-09 | 1996-06-18 | Hitachi, Ltd. | Disk reproducing apparatus capable of increasing speed of access to disks recorded at constant linear velocity |
| US5347232A (en) | 1992-05-15 | 1994-09-13 | Matsushita Electric Industrial Co. Ltd. | Phase locked loop clock generator |
| US5239274A (en) | 1992-05-26 | 1993-08-24 | Digital Equipment Corporation | Voltage-controlled ring oscillator using complementary differential buffers for generating multiple phase signals |
| KR940005459A (ko) | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| US5300898A (en) | 1992-07-29 | 1994-04-05 | Ncr Corporation | High speed current/voltage controlled ring oscillator circuit |
| US5420545A (en) | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
| JP3088233B2 (ja) * | 1993-06-17 | 2000-09-18 | 日本電気株式会社 | 再生クロック生成回路 |
| JPH07202690A (ja) | 1993-12-28 | 1995-08-04 | Toshiba Corp | クロック信号発生回路 |
| US5729515A (en) | 1994-05-26 | 1998-03-17 | Kabushiki Kaisha Toshiba | Disc data reproducing apparatus and signal processing circuit for reproducing and processing disc data having a plurality of type data |
| JPH0879069A (ja) | 1994-09-08 | 1996-03-22 | Mitsubishi Electric Corp | Ｖｃｏ回路及びｐｌｌ回路 |
| US5691967A (en) | 1994-09-20 | 1997-11-25 | Sony Corporation | Recording or reproducing apparatus having a spindle servo control runaway prevent feature |
| JP3318444B2 (ja) | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置 |
| JP3415304B2 (ja) | 1994-11-11 | 2003-06-09 | 株式会社日立製作所 | クロック発生回路とプロセッサ |
| JP3971462B2 (ja) * | 1994-11-25 | 2007-09-05 | ソニー株式会社 | ディスク再生装置 |
| JP3477941B2 (ja) | 1994-11-25 | 2003-12-10 | ソニー株式会社 | ディスク再生装置の信号処理回路 |
| JPH08185666A (ja) * | 1994-12-29 | 1996-07-16 | Toshiba Corp | ディスク再生装置及び信号処理回路 |
| US5764609A (en) | 1995-01-19 | 1998-06-09 | Matsushita Electric Industrial Co., Ltd. | Disk data reproducing method and apparatus for reading data at arbitrary speed |
| TW337054B (en) | 1995-09-28 | 1998-07-21 | Toshiba Co Ltd | Horizontal synchronous signal oscillation circuit |
| JP3481051B2 (ja) | 1996-06-19 | 2003-12-22 | 富士通株式会社 | チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路 |
| JP4319259B2 (ja) * | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 |
-
1996
- 1996-01-16 JP JP00493296A patent/JP3695819B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-14 US US08/783,016 patent/US6587411B2/en not_active Expired - Fee Related
- 1997-01-15 EP EP97100523A patent/EP0785549B1/en not_active Expired - Lifetime
- 1997-01-15 DE DE69715692T patent/DE69715692T2/de not_active Expired - Lifetime
- 1997-01-16 KR KR1019970001104A patent/KR100304154B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7031242B2 (en) | 2000-09-29 | 2006-04-18 | Fujitsu Limited | Method of controlling rotation of optical recording medium at two or more rotational speeds, and storage apparatus employing same method |
| US7345972B2 (en) | 2000-09-29 | 2008-03-18 | Fujitsu Limited | Rotation control method and storage apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69715692T2 (de) | 2003-05-22 |
| EP0785549A3 (en) | 1999-06-23 |
| DE69715692D1 (de) | 2002-10-31 |
| EP0785549A2 (en) | 1997-07-23 |
| KR970060177A (ko) | 1997-08-12 |
| KR100304154B1 (ko) | 2001-09-24 |
| US6587411B2 (en) | 2003-07-01 |
| US20020009029A1 (en) | 2002-01-24 |
| JP3695819B2 (ja) | 2005-09-14 |
| EP0785549B1 (en) | 2002-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529456B2 (en) | Disk reproducing device, a disk reproducing method, a disk rotation control method, and a regenerative clock signal generating device | |
| JP4319259B2 (ja) | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 | |
| JPWO1996027881A1 (ja) | ディスク用再生装置及び再生方法、ディスク回転制御方法並びに再生クロック生成装置 | |
| JPH0845174A (ja) | 光ディスク再生装置 | |
| JP2926900B2 (ja) | ディスク再生装置 | |
| JP3695819B2 (ja) | 信号処理回路及びこれを用いた再生装置 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| JPH08147896A (ja) | 光ディスク再生装置 | |
| JPH09306092A (ja) | ディスク再生方法とディスク再生装置 | |
| US6236632B1 (en) | Disk driver | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| JP3759650B2 (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JP2002175674A (ja) | フェイズロックドループ回路 | |
| JP2001135038A (ja) | Ｐｌｌ回路及びデータ読み取り装置 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JPH0855423A (ja) | ディスクプレイヤ | |
| JPH0877723A (ja) | 光ディスク再生装置 | |
| JPH0757384A (ja) | ディスクプレーヤ | |
| JP2591513B2 (ja) | 光ディスク再生装置 | |
| JP2000215593A (ja) | 電子機器 | |
| JPH07111048A (ja) | ディジタルディスク再生装置 | |
| JPH1069733A (ja) | クロック生成方法 | |
| JP2001236722A (ja) | ディスク再生装置 | |
| JP2002015504A (ja) | 光ディスク再生装置 | |
| JP2001156632A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |