JPH09199517A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09199517A
JPH09199517A JP8009124A JP912496A JPH09199517A JP H09199517 A JPH09199517 A JP H09199517A JP 8009124 A JP8009124 A JP 8009124A JP 912496 A JP912496 A JP 912496A JP H09199517 A JPH09199517 A JP H09199517A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
semiconductor chip
groove
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8009124A
Other languages
English (en)
Inventor
Takeshi Harada
毅 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8009124A priority Critical patent/JPH09199517A/ja
Publication of JPH09199517A publication Critical patent/JPH09199517A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】リードフレームのマウント分にマウント材を介
して半導体チップを実装して樹脂封止を施した半導体装
置において、放熱性を確保しながら断続動作試験や温度
サイクル時の熱応力を緩和させる。 【解決手段】半導体チップ１が、マウント材３によって
溶融固着されるリードフレーム２に、直交状、放射状、
格子状などの形状の溝を設ける。これにより、マウント
材３を厚くでき、評価及び試験時に生じる熱応力を緩和
する事ができる。また部分的に溝を施すため、放熱性を
確保しながら信頼性を向上させる事ができる。また、部
分的に溝を施す為、半導体チップ１の大小に関係なく、
１種類のリードフレーム２にて対応できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に断続動作試験や温度サイクル試験での耐量を向
上させた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の低オン抵抗化及び外
形の小型化に伴い、マウントアイランドに対する半導体
チップの大きさは、年々大きくなってきている。これに
伴い半導体装置の評価及び試験において、半導体装置の
受けるストレスは増加している。これらの問題に対する
対策として、図４の断面図に示すものがある。
【０００３】この半導体装置は、リードフレーム２の上
に接合材３を介して半導体チップ１を設けたものである
が、この接合材３の中に高熱伝導プレート４を入れたも
のである。この高熱伝導プレート４には、溝が施された
ものがあるが、これらは、プレート４を入れる工数やプ
レート費用が付加される為、半導体装置の原価率が悪化
する。
【０００４】もう１つの対策としては、シミュレーショ
ンや実験等より、マウント材３を厚くする事によって、
半導体装置の評価や試験における断続動作試験耐量や温
度サイクル耐量を向上させる事ができるが、放熱性が悪
くなり、熱抵抗特性を満足しなくなる為、マウント材を
厚くするのには限界が生じる。
【０００５】
【発明が解決しようとする課題】この従来のマウント材
（接合材）３の中に高熱伝導プレート４を入れた半導体
装置では、高熱伝導プレート４を入れる為の工数や、プ
レート４の費用が付加されるため、高熱伝導プレート４
を使用しない方法を確立する必要がある。
【０００６】また、リードフレーム１のマウント部にマ
ウント材３を介して半導体チップ１を実装して樹脂封止
を施した半導体装置において、マウント材３を厚くした
半導体装置では、放熱性が悪くなる事によって、熱抵抗
特性を満足しない場合が生じる。
【０００７】この発明の目的は、この種の半導体装置の
製造工程を変更せずに、なおかつ放熱性を継持させなが
ら、半導体装置の評価や試験において、継続動作試験耐
量や温度サイクル耐量を向上できる半導体装置を提供す
る事にある。
【０００８】
【課題を解決するための手段】本発明の構成は、リード
フレームのマウント部にマウント材を介して半導体チッ
プを実装して樹脂封止を施した半導体装置において、前
記マンウント材が接着される前記リードフレームの面
に、前記半導体チップの中央部とコーナ部が接合される
溝を設けたことを特徴とする。
【０００９】本発明においては、リードフレームに設け
た溝により、部分的にマウント材が厚くなる事で、評価
や試験における熱応力を吸収する部分が多くなり、放熱
性を確保しながら信頼性を向上させる事ができる。
【００１０】
【発明の実施の形態】図１（ａ），（ｂ）は本発明の一
実施形態である半導体装置の要部の平面図および断面図
であり、図２（ａ），（ｂ），（ｃ）は、半導体装置に
施される各溝の例を示す平面図である。本実施形態の半
導体装置は、半導体チップ１が、溝５を施したリードフ
レーム２に、マウント材３によって溶融固着されてい
る。この半導体チップ１が実装されているリードフレー
ム２の実装面は、樹脂６で覆われていてリードフレーム
２の反対側が露出している。
【００１１】この溝５の断面形状については、四角形の
ものが一般的であるが、マウント材の充填性を考慮する
と半円形のものが望ましい。また、溝５の寸法について
は、熱応力と放熱性を考え、幅については、１〜２ｍ
ｍ、長さについては、リードフレーム２に実装する半導
体チップ１よりも長く、深さについては、１０〜８０μ
ｍに設定するのが効果的である。
【００１２】図２は、リードフレーム２に施される溝５
の異なる形状を示している。半導体装置の大きさにより
図２（ａ），（ｂ），（ｃ）より最適な溝を選択でき
る。図２（ａ）は図１の溝５を４５°回転させたもの
で、比較的放熱性に優れた配置となっている。図２
（ｂ），（ｃ）は溝５を放射状、又は格子状にしたもの
で、半導体装置の評価及び試験での熱応力を吸収しやす
くなっている。
【００１３】図３は、本発明の他の実施形態の半導体装
置の要部の断面図である。この半導体装置は図１と同様
な半導体装置であるが、リードフレーム２が樹脂６でそ
の全面が覆われたものである。
【００１４】
【発明の効果】以上説明したように本発明によれば、リ
ードフレームのマウント部にマウント在を介して半導体
チップを実装して樹脂封止を施した半導体装置におい
て、リードフレームのマウント面に溝を施す事により、
マウント材を厚くする事ができ、半導体装置の評価及び
試験時に生じる熱応力を５〜１０％緩和する事ができ、
かつ部分的に溝を施しているので、放熱性を確保しなが
ら信頼性を向上させる事ができる。さらに部分的に溝を
施しているので、半導体チップの大小にかかわらずマウ
ントする事ができるため、１種類のリードフレームで対
応でき、量産性に優れている。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の要部の平面
図及び断面図である。
【図２】図１の半導体装置に施される溝の各例の平面図
である。
【図３】本発明の他の実施形態の半導体装置の要部の断
面図である。
【図４】従来例の半導体装置の要部の断面図である。
【符号の説明】
１ 半導体チップ ２ リードフレーム ３ マウント材（接合材） ４ 高熱伝導プレート ５ 溝 ６ 樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのマウント部にマウント
    材を介して半導体チップを実装して樹脂封止を施した半
    導体装置において、前記マンウント材が接着される前記
    リードフレームの面に、前記半導体チップの中央部とコ
    ーナ部が接合される溝を設けたことを特徴とする半導体
    装置。
  2. 【請求項２】 溝の形状がＸ文字、十文字、放射状ある
    いは格子状である請求項１記載の半導体装置。
  3. 【請求項３】 樹脂封止がリードフレームの上面または
    全面に施されたものである請求項１記載の半導体装置。
JP8009124A 1996-01-23 1996-01-23 半導体装置 Pending JPH09199517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8009124A JPH09199517A (ja) 1996-01-23 1996-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8009124A JPH09199517A (ja) 1996-01-23 1996-01-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH09199517A true JPH09199517A (ja) 1997-07-31

Family

ID=11711899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8009124A Pending JPH09199517A (ja) 1996-01-23 1996-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH09199517A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499606B1 (ko) * 2000-06-13 2005-07-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재
CN1319023C (zh) * 1998-12-17 2007-05-30 株式会社日立制作所 半导体装置及其制造方法
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
JP2011155286A (ja) * 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
JP2016188763A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
US20200051880A1 (en) * 2018-08-10 2020-02-13 Infineon Technologies Ag Semiconductor device comprising a recess and method of fabricating the same
CN114203645A (zh) * 2020-09-18 2022-03-18 力特半导体（无锡）有限公司 用于低容量tvs的封装结构
JP2023045874A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319023C (zh) * 1998-12-17 2007-05-30 株式会社日立制作所 半导体装置及其制造方法
KR100499606B1 (ko) * 2000-06-13 2005-07-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造
US7948091B2 (en) 2006-12-22 2011-05-24 Fujitsu Component Limited Mounting structure for semiconductor element
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US8076771B2 (en) 2007-06-26 2011-12-13 Renesas Electronics Corporation Semiconductor device having metal cap divided by slit
JP2011155286A (ja) * 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
JP2016188763A (ja) * 2015-03-30 2016-11-04 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
US20200051880A1 (en) * 2018-08-10 2020-02-13 Infineon Technologies Ag Semiconductor device comprising a recess and method of fabricating the same
CN114203645A (zh) * 2020-09-18 2022-03-18 力特半导体（无锡）有限公司 用于低容量tvs的封装结构
JP2023045874A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置
US12087672B2 (en) 2021-09-22 2024-09-10 Kabushiki Kaisha Toshiba Semiconductor device with reduced thermal resistance for improved heat dissipation

Similar Documents

Publication Publication Date Title
US20150097281A1 (en) Semiconductor device
TWI235440B (en) Method for making leadless semiconductor package
JP2001284516A (ja) プラスティック封入時のリードフレームの応力の低減
JP6972622B2 (ja) 半導体装置および半導体装置の製造方法
TW201626527A (zh) 具有改良接觸引腳之平坦無引腳封裝
JPH09199517A (ja) 半導体装置
CN106489196B (zh) 半导体装置
JPH03268351A (ja) 半導体装置
KR102068078B1 (ko) 음각 패턴이 형성된 반도체 칩 패키지
US6002181A (en) Structure of resin molded type semiconductor device with embedded thermal dissipator
JP2014192518A (ja) 半導体装置およびその製造方法
JP4409064B2 (ja) パワー素子を含む半導体装置
US20080006915A1 (en) Semiconductor package, method of production of same, printed circuit board, and electronic apparatus
CN100583421C (zh) 用于垂直安装的半导体封装结构及方法
JPH0582686A (ja) 半導体放熱構造
JPH0151058B2 (ja)
JP7625097B2 (ja) 半導体装置及び半導体装置の製造方法
JPS6381966A (ja) 電子装置
CN108376674A (zh) 一种vdmos功率器件塑封防分层翘曲结构
JPH10135249A (ja) 樹脂封止型半導体装置
JPH0228261B2 (ja)
JP3998528B2 (ja) 半導体装置
US20240203834A1 (en) Method of producing electronic components, corresponding electronic component
JPS5918684Y2 (ja) 樹脂封止型半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981222