JPH09203751A - 正負直流電源の監視回路 - Google Patents
正負直流電源の監視回路Info
- Publication number
- JPH09203751A JPH09203751A JP8012438A JP1243896A JPH09203751A JP H09203751 A JPH09203751 A JP H09203751A JP 8012438 A JP8012438 A JP 8012438A JP 1243896 A JP1243896 A JP 1243896A JP H09203751 A JPH09203751 A JP H09203751A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- abnormal
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 11
- 230000002159 abnormal effect Effects 0.000 claims abstract description 27
- 238000011084 recovery Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 230000005856 abnormality Effects 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 ±直流電源の＋側及び−側の電圧が同様に変
動した場合でも電圧の異常を確実に検出する。 【構成】 ±直流電源の＋側及び−側に分圧回路１１
Ａ，１１Ｂを設けて、分圧電圧ＶA，ＶBの低下をそれぞ
れ電圧検出ＩＣ１３Ａ，１３Ｂで検出し、ホトカプラ１
５ａ，１５ｂを介してインバータ１７Ａ，１７Ｂで極性
を反転させて入，出力部にＮＯＴのついた論理和回路１
９から±直流電源電圧の異常検出信号を出力させる。
動した場合でも電圧の異常を確実に検出する。 【構成】 ±直流電源の＋側及び−側に分圧回路１１
Ａ，１１Ｂを設けて、分圧電圧ＶA，ＶBの低下をそれぞ
れ電圧検出ＩＣ１３Ａ，１３Ｂで検出し、ホトカプラ１
５ａ，１５ｂを介してインバータ１７Ａ，１７Ｂで極性
を反転させて入，出力部にＮＯＴのついた論理和回路１
９から±直流電源電圧の異常検出信号を出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルリレー
における±１５Ｖ直流電源等の電圧の異常を検出する正
負直流電源の監視回路に関する。
における±１５Ｖ直流電源等の電圧の異常を検出する正
負直流電源の監視回路に関する。
【０００２】
【従来の技術】ディジタル保護継電器は図５に示すよう
に、電圧，電流等複数の系統入力の瞬時値を同時にそれ
ぞれサンプルホールド回路１でサンプルホールドし、サ
ンプルホールドされた複数のアナログ値をマルチプレク
サ２で切り換え、順次Ａ／Ｄ変換器３でディジタル値に
変換し、ＣＰＵ４においてこのサンプリングデータを用
いて保護リレー演算をしている。
に、電圧，電流等複数の系統入力の瞬時値を同時にそれ
ぞれサンプルホールド回路１でサンプルホールドし、サ
ンプルホールドされた複数のアナログ値をマルチプレク
サ２で切り換え、順次Ａ／Ｄ変換器３でディジタル値に
変換し、ＣＰＵ４においてこのサンプリングデータを用
いて保護リレー演算をしている。
【０００３】このディジタル保護継電器ではＡ／Ｄ変換
器３の電源として±１５Ｖの直流電源５を用いている。
この±１５Ｖの直流電圧を監視するため、この電圧を抵
抗ＲA，ＲBからなる分圧回路６で分圧して３Ｖの監視入
力を作り、これをマルチプレクサ２のあきチャンネルに
入力し、Ａ／Ｄ変換器３で変換された監視入力のディジ
タル値をＣＰＵ４により読み取り、管理値を越えたとき
±１５Ｖ異常とみなしている。
器３の電源として±１５Ｖの直流電源５を用いている。
この±１５Ｖの直流電圧を監視するため、この電圧を抵
抗ＲA，ＲBからなる分圧回路６で分圧して３Ｖの監視入
力を作り、これをマルチプレクサ２のあきチャンネルに
入力し、Ａ／Ｄ変換器３で変換された監視入力のディジ
タル値をＣＰＵ４により読み取り、管理値を越えたとき
±１５Ｖ異常とみなしている。
【０００４】
【発明が解決しようとする課題】上記±１５Ｖの直流電
圧監視回路では、抵抗ＲA，ＲBの分圧により３Ｖを作り
出して監視しているため、±１５Ｖが＋側，−側がアン
バランスに変動する場合は分圧点の３Ｖが変動するの
で、異常検出が可能であるが、＋側及び−側の電圧が同
様に上昇又は下降した場合は、電圧比は変らないので分
圧点の３Ｖに変化が殆ど現れず、電圧の異常を検出でき
ない結果となる。
圧監視回路では、抵抗ＲA，ＲBの分圧により３Ｖを作り
出して監視しているため、±１５Ｖが＋側，−側がアン
バランスに変動する場合は分圧点の３Ｖが変動するの
で、異常検出が可能であるが、＋側及び−側の電圧が同
様に上昇又は下降した場合は、電圧比は変らないので分
圧点の３Ｖに変化が殆ど現れず、電圧の異常を検出でき
ない結果となる。
【０００５】本発明は、従来技術のこのような問題点に
鑑みてなされたものであり、その目的とするところは、
正負直流電源の＋側及び−側の電圧が同様に変動した場
合でも電圧の異常を確実に検出できる正負直流電源の監
視回路を提供することにある。
鑑みてなされたものであり、その目的とするところは、
正負直流電源の＋側及び−側の電圧が同様に変動した場
合でも電圧の異常を確実に検出できる正負直流電源の監
視回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明における正負直流電源の監視回路は、正負直
流電源の＋側及び−側電圧をそれぞれ分圧し、その各分
圧電圧が所定レベル以下に低下したことを検出する＋側
及び−側電圧検出回路と、前記各電圧検出回路に接続さ
れ一方又は両方の電圧検出回路が電圧低下を検出すると
異常出力する論理回路とからなるものである。
に、本発明における正負直流電源の監視回路は、正負直
流電源の＋側及び−側電圧をそれぞれ分圧し、その各分
圧電圧が所定レベル以下に低下したことを検出する＋側
及び−側電圧検出回路と、前記各電圧検出回路に接続さ
れ一方又は両方の電圧検出回路が電圧低下を検出すると
異常出力する論理回路とからなるものである。
【０００７】または、これに、異常出力用フリップフロ
ップと、前記論理回路の異常出力により動作して前記フ
リップフロップを出力させる異常出力用モノマルチバイ
ブレータと、前記論理回路の異常出力がなくなると動作
して前記フリップフロップを復帰させる異常復帰用フリ
ップフロップと、回路電圧の立ち上げ又は前記論理回路
の異常出力の復帰から微少時間それぞれ前記異常出力用
及び異常復帰用モノマルチバイブレータの出力をロック
する出力ロック回路を設けてなるものである。
ップと、前記論理回路の異常出力により動作して前記フ
リップフロップを出力させる異常出力用モノマルチバイ
ブレータと、前記論理回路の異常出力がなくなると動作
して前記フリップフロップを復帰させる異常復帰用フリ
ップフロップと、回路電圧の立ち上げ又は前記論理回路
の異常出力の復帰から微少時間それぞれ前記異常出力用
及び異常復帰用モノマルチバイブレータの出力をロック
する出力ロック回路を設けてなるものである。
【０００８】
【実施の形態】本発明の実施例について図面を参照して
説明する。図１及び図２は監視回路の前段部分及び後段
部分の回路を示す。
説明する。図１及び図２は監視回路の前段部分及び後段
部分の回路を示す。
【０００９】図１について、１１Ａ及び１１Ｂは例えば
±１５Ｖ電源のような正負直流電源の＋側及び−側電圧
を分圧する抵抗Ｒ1〜Ｒ4からなる分圧回路で、±１５Ｖ
がそれぞれ１３Ｖになったとき、分圧電圧ＶA及びＶBが
１．２５Ｖとなるようにしてある。１３Ａ及び１３Ｂは
分圧電圧ＶA及びＶBが１．２５Ｖ以下になったとき
“Ｈ”を出力する電圧検出用ＩＣ、１５Ａ及び１５Ｂは
ＩＣ１５Ａ，１５Ｂに接続されたホトカプラで、ＩＣ１
３Ａ及び１３Ｂの出力がそれぞれ“Ｈ”となった場合２
次側出力が“Ｈ”となる。
±１５Ｖ電源のような正負直流電源の＋側及び−側電圧
を分圧する抵抗Ｒ1〜Ｒ4からなる分圧回路で、±１５Ｖ
がそれぞれ１３Ｖになったとき、分圧電圧ＶA及びＶBが
１．２５Ｖとなるようにしてある。１３Ａ及び１３Ｂは
分圧電圧ＶA及びＶBが１．２５Ｖ以下になったとき
“Ｈ”を出力する電圧検出用ＩＣ、１５Ａ及び１５Ｂは
ＩＣ１５Ａ，１５Ｂに接続されたホトカプラで、ＩＣ１
３Ａ及び１３Ｂの出力がそれぞれ“Ｈ”となった場合２
次側出力が“Ｈ”となる。
【００１０】１７Ａ及び１７Ｂはホトカプラの出力を反
転させるインバータ、１９はインバータ１７Ａ及び１７
Ｂの出力が入力する入出力部にＮＯＴのついた異常出力
用論理和回路である。
転させるインバータ、１９はインバータ１７Ａ及び１７
Ｂの出力が入力する入出力部にＮＯＴのついた異常出力
用論理和回路である。
【００１１】図２について、２１は電圧検出用ＩＣ２２
を用いて電圧Ｖｃｃの立ち上げ時の異常を検出してリセ
ット信号を出力する電源立ち上げ異常検出回路、２３は
異常出力用モノマルチバイブレータで、ピン９に論理和
回路１９（図１）からの信号が、またピン１１に回路２
１からのリセット信号が入力する。２６は異常復帰用モ
ノマルチバイブレータで、ピン２に回路１９（図１）か
らの信号がピン３に回路２１からのリセット信号が入力
する。
を用いて電圧Ｖｃｃの立ち上げ時の異常を検出してリセ
ット信号を出力する電源立ち上げ異常検出回路、２３は
異常出力用モノマルチバイブレータで、ピン９に論理和
回路１９（図１）からの信号が、またピン１１に回路２
１からのリセット信号が入力する。２６は異常復帰用モ
ノマルチバイブレータで、ピン２に回路１９（図１）か
らの信号がピン３に回路２１からのリセット信号が入力
する。
【００１２】３１はノイズによる誤動作を防止するた
め、モノマルチバイブレータ２３及び２６の出力を例え
ば１００ｎｓｅｃのような一定時間ロックする出力ロッ
ク用回路で、回路１９からの信号及び回路電圧Ｖｃｃが
入力する入出部にＮＯＴの付いた論理和回路３２と、そ
の出力を１００ｎｓｅｃ遅らせるデイレイ回路３３と、
その遅れた信号を反転させるインバータ３４と、その出
力が“Ｌ”のときモノマルチバイブレータＩＣ２３の出
力を阻止する論理積回路３５と、インバータ３４の出力
を反転させるインバータ３６とその出力が“Ｌ”のとき
モノマルチバイブレータ２６の出力を阻止する論理積回
路３７で構成されている。
め、モノマルチバイブレータ２３及び２６の出力を例え
ば１００ｎｓｅｃのような一定時間ロックする出力ロッ
ク用回路で、回路１９からの信号及び回路電圧Ｖｃｃが
入力する入出部にＮＯＴの付いた論理和回路３２と、そ
の出力を１００ｎｓｅｃ遅らせるデイレイ回路３３と、
その遅れた信号を反転させるインバータ３４と、その出
力が“Ｌ”のときモノマルチバイブレータＩＣ２３の出
力を阻止する論理積回路３５と、インバータ３４の出力
を反転させるインバータ３６とその出力が“Ｌ”のとき
モノマルチバイブレータ２６の出力を阻止する論理積回
路３７で構成されている。
【００１３】４１は異常出力用フリップフロップで、ピ
ン１に論理積回路３５からの信号をインバータ３８で反
転させた信号が入力し、ピン３に論理積回路３７の信号
が入力する。４２はフリップフロップ４１からの信号を
反転させるインバータ、４３はインバータ４２からの信
号を反転させるインバータ、４６はインバータ４３の出
力が“Ｌ”になるとエラー表示用信号を出力するホトカ
プラで、このホトカプラのオン動作によってリレー４７
を付勢し、その接点４７ａを閉じることによって外部表
示器４８を点灯する。
ン１に論理積回路３５からの信号をインバータ３８で反
転させた信号が入力し、ピン３に論理積回路３７の信号
が入力する。４２はフリップフロップ４１からの信号を
反転させるインバータ、４３はインバータ４２からの信
号を反転させるインバータ、４６はインバータ４３の出
力が“Ｌ”になるとエラー表示用信号を出力するホトカ
プラで、このホトカプラのオン動作によってリレー４７
を付勢し、その接点４７ａを閉じることによって外部表
示器４８を点灯する。
【００１４】以上のように構成されているので、±１５
Ｖ電源電圧が±１３Ｖ以上で正常な場合は、電圧検出用
ＩＣ１３Ａ及び１３Ｂの出力が“Ｌ”になっており、論
理和回路１９の出力は“Ｈ”で±１５Ｖの異常は検出さ
れない。この場合、論理和回路３２の出力は“Ｈ”，イ
ンバータ３４の出力は“Ｌ”であり、かつ異常出力用モ
ノマルチバイブレータ２３の出力は“Ｈ”となってい
る。このため異常出力発生用の論理積回路３５の出力は
“Ｌ”となっており、フリップフロップ４１の出力は
“Ｈ”，インバータ４３の出力は“Ｈ”となり、ホトカ
プラ４６はオフ状態で異常信号は出力されない。
Ｖ電源電圧が±１３Ｖ以上で正常な場合は、電圧検出用
ＩＣ１３Ａ及び１３Ｂの出力が“Ｌ”になっており、論
理和回路１９の出力は“Ｈ”で±１５Ｖの異常は検出さ
れない。この場合、論理和回路３２の出力は“Ｈ”，イ
ンバータ３４の出力は“Ｌ”であり、かつ異常出力用モ
ノマルチバイブレータ２３の出力は“Ｈ”となってい
る。このため異常出力発生用の論理積回路３５の出力は
“Ｌ”となっており、フリップフロップ４１の出力は
“Ｈ”，インバータ４３の出力は“Ｈ”となり、ホトカ
プラ４６はオフ状態で異常信号は出力されない。
【００１５】次に図３ａを参照しながら異常検出時の動
作説明する。
作説明する。
【００１６】なお、同図における信号Ａ〜Ｋの記号は、
図２に付された各部の信号である。
図２に付された各部の信号である。
【００１７】今、時刻ｔ0で異常が発生し、±１５Ｖ電
源電圧の＋側，−側電圧の一方又は両方が１３Ｖ以下と
なると、電圧検出用ＩＣ１３Ａ，１３Ｂの出力の一方又
は両方が“Ｈ”となるので、論理和回路１９の出力は図
３ａのＡで信号で示すように“Ｌ”となる。
源電圧の＋側，−側電圧の一方又は両方が１３Ｖ以下と
なると、電圧検出用ＩＣ１３Ａ，１３Ｂの出力の一方又
は両方が“Ｈ”となるので、論理和回路１９の出力は図
３ａのＡで信号で示すように“Ｌ”となる。
【００１８】これによってモノマルチハノイブレータ２
３の出力Ｅは“Ｌ”になって論理積回路３５の一方のゲ
ートに印加されるが、この回路３５の他方のゲートの信
号Ｄは“Ｌ”であるため出力信号Ｆは“Ｌ”のままであ
る。
３の出力Ｅは“Ｌ”になって論理積回路３５の一方のゲ
ートに印加されるが、この回路３５の他方のゲートの信
号Ｄは“Ｌ”であるため出力信号Ｆは“Ｌ”のままであ
る。
【００１９】一方、信号Ｅの“Ｌ”と同時に論理和回路
３２の出力Ｂも“Ｌ”となるが、インバータ３４の入力
信号Ｃはデイレイ回路３３の作用によって徐々に低下
し、時刻ｔ1となったときインバータ３４の出力Ｄが
“Ｈ”となって論理積回路３５の一方のゲートに印加さ
れる。
３２の出力Ｂも“Ｌ”となるが、インバータ３４の入力
信号Ｃはデイレイ回路３３の作用によって徐々に低下
し、時刻ｔ1となったときインバータ３４の出力Ｄが
“Ｈ”となって論理積回路３５の一方のゲートに印加さ
れる。
【００２０】時刻ｔ2となり、モノマルチバイブレータ
２３の出力Ｅが反転して“Ｈ”となると、論理積回路３
５の出力Ｆは“Ｌ”，インバータ３８の出力は“Ｌ”と
なり、フリップフロップ４１はクリアされてその出力Ｋ
は“Ｌ”となる。したがってインバータ４２の出力は
“Ｈ”，インバータ４３の出力は“Ｌ”となってホトカ
プラ４６はオンし、リレー４７が動作してその接点４７
ａを介して異常状態となったことを発光ダイオード４８
等により外部に知らせる。
２３の出力Ｅが反転して“Ｈ”となると、論理積回路３
５の出力Ｆは“Ｌ”，インバータ３８の出力は“Ｌ”と
なり、フリップフロップ４１はクリアされてその出力Ｋ
は“Ｌ”となる。したがってインバータ４２の出力は
“Ｈ”，インバータ４３の出力は“Ｌ”となってホトカ
プラ４６はオンし、リレー４７が動作してその接点４７
ａを介して異常状態となったことを発光ダイオード４８
等により外部に知らせる。
【００２１】図３（ｂ）は、ノイズ等によって誤った異
常が検出されても、出力ロック用回路３１でその出力が
ロックされ、異常信号がフリップフロップ４１より出力
されない状態を示したタイムチャートである。また、図
４（ａ）は異常発生後の復帰時におけるタイムチャート
である。
常が検出されても、出力ロック用回路３１でその出力が
ロックされ、異常信号がフリップフロップ４１より出力
されない状態を示したタイムチャートである。また、図
４（ａ）は異常発生後の復帰時におけるタイムチャート
である。
【００２２】時刻ｔ11で信号Ａ，Ｂが、異常時の“Ｌ”
レベルより“Ｈ”に反転すると、デイレイ回路３３の信
号ＣはＣＲの時定数で上昇し、時刻ｔ12にてインバータ
３４はそのしきい値に達して動作し、信号Ｄは“Ｌ”，
Ｇは“Ｈ”となる。一方、モノマルチバイブレホータ２
６は、信号Ａの“Ｈ”変化によって動作を開始し、時刻
ｔ13にて出力Ｉを“Ｈ”とする。これによって論理積回
路３７、フリップフロップ４１の出力Ｊ，Ｋは夫々
“Ｈ”となり、インバータ４３の出力も“Ｈ”になって
ホトカプラ４６はオフとなり、リレー４７は消勢され
る。
レベルより“Ｈ”に反転すると、デイレイ回路３３の信
号ＣはＣＲの時定数で上昇し、時刻ｔ12にてインバータ
３４はそのしきい値に達して動作し、信号Ｄは“Ｌ”，
Ｇは“Ｈ”となる。一方、モノマルチバイブレホータ２
６は、信号Ａの“Ｈ”変化によって動作を開始し、時刻
ｔ13にて出力Ｉを“Ｈ”とする。これによって論理積回
路３７、フリップフロップ４１の出力Ｊ，Ｋは夫々
“Ｈ”となり、インバータ４３の出力も“Ｈ”になって
ホトカプラ４６はオフとなり、リレー４７は消勢され
る。
【００２３】図４（ｂ）はノイズ等による誤った復帰時
のタイムチャートを示したもので、異常復帰出力は発生
されない状態を示したものである。
のタイムチャートを示したもので、異常復帰出力は発生
されない状態を示したものである。
【００２４】また、電源立ち上げ異常検出回路２１は、
電源立ち上げ時の電圧Ｖｃｃの立ち上げ遅れを検出して
リセット信号をフリップフロップＩＣ４１に出力してロ
ックしているので、電源立ち上げ異常によりフリップフ
ロップＩＣ４１が誤作動することはない。
電源立ち上げ時の電圧Ｖｃｃの立ち上げ遅れを検出して
リセット信号をフリップフロップＩＣ４１に出力してロ
ックしているので、電源立ち上げ異常によりフリップフ
ロップＩＣ４１が誤作動することはない。
【００２５】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００２６】（１）±直流電源電圧が＋側，−側が同様
に電圧の上降又は下降を生じた場合でも電圧の異常検出
ができる。
に電圧の上降又は下降を生じた場合でも電圧の異常検出
ができる。
【００２７】（２）ノイズ及び電圧Ｖｃｃの立ち上げの
遅れにより誤動作を生じない。
遅れにより誤動作を生じない。
【図１】実施例にかかる±直流電源監視回路の前半部分
を示す回路図。
を示す回路図。
【図２】同後半部分を示す回路図。
【図３】（ａ）および（ｂ）は異常検出のタイムチャー
トおよびノイズ発生時のタイムチャート。
トおよびノイズ発生時のタイムチャート。
【図４】（ａ）および（ｂ）は異常復帰時のタイムチャ
ートおよびノイズ発生時のタイムチャート。
ートおよびノイズ発生時のタイムチャート。
【図５】従来例を示す回路図。
１１Ａ，１１Ｂ…分圧回路 １３Ａ，１３Ｂ…電圧検出用ＩＣ ２３…異常出力用モノマルチバイブレータＩＣ ２６…異常復帰用モノマルチバイブレータＩＣ ３１…出力ロック回路 ４１…フリップフロップＩＣ
Claims (2)
- 【請求項１】 正負直流電源の＋側及び−側電圧をそれ
ぞれ分圧し、その各分圧電圧が所定レベル以下に低下し
たことを検出する＋側及び−側電圧検出回路と、 前記各電圧検出回路に接続され一方又は両方の電圧検出
回路が電圧低下を検出すると異常出力する論理回路と、
からなることを特徴とした正負直流電源の監視回路。 - 【請求項２】 請求項１において、異常出力用フリップ
フロップと、前記論理回路の異常出力により動作して前
記フリップフロップを出力させる異常出力用モノマルチ
バイブレータと、前記論理回路の異常出力がなくなると
動作して前記フリップフロップを復帰させる異常復帰用
フリップフロップと、回路電圧の立ち上げ又は前記論理
回路の異常出力の復帰から微少時間それぞれ前記異常出
力用及び異常復帰用モノマルチバイブレータの出力をロ
ックする出力ロック回路と、を設けたことを特徴とした
正負直流電源の監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012438A JPH09203751A (ja) | 1996-01-29 | 1996-01-29 | 正負直流電源の監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8012438A JPH09203751A (ja) | 1996-01-29 | 1996-01-29 | 正負直流電源の監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09203751A true JPH09203751A (ja) | 1997-08-05 |
Family
ID=11805317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8012438A Pending JPH09203751A (ja) | 1996-01-29 | 1996-01-29 | 正負直流電源の監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09203751A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010250519A (ja) * | 2009-04-15 | 2010-11-04 | Meidensha Corp | 制御電源の監視回路 |
| JP6335404B1 (ja) * | 2018-01-09 | 2018-05-30 | 株式会社岩崎電機製作所 | 継電器用電源検査装置 |
| JP6426862B1 (ja) * | 2018-01-09 | 2018-11-21 | 株式会社岩崎電機製作所 | 継電器用電源検査装置 |
-
1996
- 1996-01-29 JP JP8012438A patent/JPH09203751A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010250519A (ja) * | 2009-04-15 | 2010-11-04 | Meidensha Corp | 制御電源の監視回路 |
| JP6335404B1 (ja) * | 2018-01-09 | 2018-05-30 | 株式会社岩崎電機製作所 | 継電器用電源検査装置 |
| JP6426862B1 (ja) * | 2018-01-09 | 2018-11-21 | 株式会社岩崎電機製作所 | 継電器用電源検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1986323B1 (en) | Power-on-reset circuitry | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| EP3916406B1 (en) | Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc) | |
| JPH09203751A (ja) | 正負直流電源の監視回路 | |
| US5065047A (en) | Digital circuit including fail-safe circuit | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JP2785847B2 (ja) | 負荷制御装置 | |
| JP2540765B2 (ja) | 誤動作防止テスト回路 | |
| JPH0654867B2 (ja) | 負荷制御装置 | |
| JP3116423B2 (ja) | 出力回路の検査回路 | |
| JP3788883B2 (ja) | 動揺検出システム | |
| JP3012526B2 (ja) | 制御信号保持回路 | |
| JP2907055B2 (ja) | マイクロコンピュータのテスト回路およびテスト方法 | |
| JP2642950B2 (ja) | 半導体集積回路 | |
| JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP2000112581A (ja) | 電子制御装置 | |
| JPH10322182A (ja) | クロック断検出回路 | |
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPH047648A (ja) | マイクロコンピュータ | |
| JPH06302242A (ja) | 並列化接点の導通不良検出方法 | |
| JPH04156145A (ja) | バイポーラ信号の信号断検出回路 | |
| JPH08223008A (ja) | 入力信号断検出回路 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPH05241907A (ja) | 故障検出回路 | |
| JPH02149142A (ja) | Ａｉｓ検出回路 |