JPH09214340A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、チャンネル切り換え時の応答特性
が良いＰＬＬ回路を提供するものである。 【解決手段】 本発明は、 局部発振信号を発振する
ＶＣＯ１と、このＶＣＯ１の発振出力を可変分周する可
変分周手段２と、チャンネル選択指令により、前記可変
分周手段２の分周比を設定する分周比設定手段７と、基
準信号を発生する基準信号発生手段３と、この基準信号
発生手段３の出力と前記可変分周手段２の出力の位相を
比較する位相比較手段４とを備え、この位相比較手段４
の出力を制御電圧として前記ＶＣＯ１の発振周波数を制
御してなるＰＬＬ回路において、複数のチャンネルにそ
れぞれ対応して前記ＶＣＯ１の制御電圧を示すデータを
予め記憶しておくメモリ６と、このメモリ６からのデー
タに基づいて制御電圧を発生する電圧発生手段８と、発
生した制御電圧を前記位相比較手段４の出力に加算する
加算手段９を設け、チャンネル変更時に前記メモリ６か
ら読み出した変更後のチャンネルに対応する前記データ
に対応する制御電圧を前記加算手段９に供給することを
特徴とするＰＬＬ回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルＣＡＴＶ
端末などにおけるチャンネル選局装置に用いて好適なＰ
ＬＬ回路に関する。

【０００２】

【従来の技術】一般的に、デジタルＣＡＴＶ端末などに
おいては、周波数シンセサイザ方式のチャンネル選局装
置が多く用いられている。このチャンネル選局装置に使
用される従来のＰＬＬ回路のブロック図を図５に示す。
１は所定の制御電圧を印加すると所定周波数の局部発振
信号を出力するＶＣＯ（電圧制御型発振器）、２はこの
ＶＣＯ１の出力を可変分周する可変分周器、３は基準発
振出力を出力する基準発振器、４はこの基準発振器３出
力と前記可変分周器２出力を位相比較する位相比較器、
５はこの位相比較器４の出力を積分して直流化し、ＶＣ
Ｏ１の制御電圧を作成するループフィルタである。６は
各チャンネル毎に前記可変分周器２に供給すべき複数の
分周比Ｎを示すデータが予め記憶されているメモリ、７
はチャンネル選択指令に基づいて前記メモリ６からその
チャンネルに対応する分周比Ｎを示すデータを読み出し
て前記可変分周器２に供給し、この可変分周器２の分周
比Ｎを変更するＣＰＵである。

【０００３】上記ＰＬＬ回路においては、ＶＣＯ１の出
力周波数ｆｖと基準発振器３出力の周波数ｆｒとの関係
は、

【０００４】

【数１】

【０００５】で表される。従って、希望するチャンネル
に応じて分周比Ｎを変えることにより、基準発振器３の
基準信号に常に位相がロックしたＶＣＯ１出力が得られ
る。そして、これを局部発振信号として図示省略した周
波数変換回路に供給することにより、受信したＲＦ信号
を所望のＩＦ信号に変換することができる。

【０００６】

【発明が解決しようとする課題】ここで、例えば、１．
４ＧＨｚ〜１．７ＧＨｚまでの局部発振出力を周波数ス
テップ１０ｋＨｚで発生させるためには、分周比ｎは１
４０、０００〜１７０、０００まで変化させる必要があ
る。このように分周比Ｎが非常に大きな値となる場合、
ＰＬＬ回路のループ利得が大幅に減少することになるた
め、チャンネル切り換え時に図６に示す如く過渡現象に
より、応答特性が悪くなりチャンネル切り換えに時間が
かかると言う問題が発生する。

【０００７】本発明は、上記欠点を解消するものであ
り、チャンネル切り換え時の応答特性が良いＰＬＬ回路
を提供するものである。

【０００８】

【課題を解決するための手段】本発明は、 局部発振信
号を発振するＶＣＯと、このＶＣＯの発振出力を可変分
周する可変分周手段と、チャンネル選択指令により、前
記可変分周手段の分周比を設定する分周比設定手段と、
基準信号を発生する基準信号発生手段と、この基準信号
発生手段の出力と前記可変分周手段の出力の位相を比較
する位相比較手段とを備え、この位相比較手段の出力を
制御電圧として前記ＶＣＯの発振周波数を制御してなる
ＰＬＬ回路において、複数のチャンネルにそれぞれ対応
して前記ＶＣＯの理論上の制御電圧を示すデータを予め
記憶しておくメモリと、このメモリからのデータに基づ
いて制御電圧を発生する電圧発生手段と、発生した制御
電圧を前記位相比較手段の出力に加算する加算手段を設
け、チャンネル変更時に前記メモリから読み出した変更
後のチャンネルに対応する前記データに対応する制御電
圧を前記加算手段に供給することを特徴とする。

【０００９】また、本発明は、局部発振信号を発振する
ＶＣＯと、このＶＣＯの発振出力を可変分周する可変分
周手段と、チャンネル選択指令により、前記可変分周手
段の分周比を設定する分周比設定手段と、基準信号を発
生する基準信号発生手段と、この基準信号発生手段の出
力と前記可変分周手段の出力の位相を比較して誤差に応
じた電圧を出力する位相比較手段と、複数のチャンネル
における前記ＶＣＯの理論上の制御電圧を示すデータを
予め記憶しておくメモリと、このメモリからのデータに
基づいて電圧を発生する電圧発生手段と、発生した電圧
を前記位相比較手段の出力に加算する加算手段を設け、
チャンネル変更時に前記メモリから読み出した変更後の
チャンネルに対応する前記データに対応する電圧を前記
加算手段に供給すると共に、この加算手段の出力を制御
電圧として前記ＶＣＯの発振周波数を制御してなるＰＬ
Ｌ回路において、前記ＶＣＯに実際に印加されている制
御電圧を検出して対応するデータに変換するデータ変換
手段と、このデータ変換手段の出力と前記メモリに記憶
された理論上の制御電圧を示すデータとを比較して現在
受信中のチャンネルにおける実際の制御電圧と理論上の
制御電圧との誤差電圧を示すデータを算出し、チャンネ
ル変更時、前記メモリからの理論上の制御電圧に対応す
るデータに前記誤差電圧に対応するデータを加算したデ
ータに対応する電圧を前記加算手段へ出力してなること
を特徴とする。

【００１０】

【発明の実施の形態】以下、図面に従って本発明の実施
の形態を説明する。図１は本発明におけるＰＬＬ回路の
ブロック図を示し、図５の従来例と同一部分には同一符
号を付し説明を省略する。本発明におけるメモリ６に
は、各チャンネル毎に可変分周器２に供給すべき複数の
分周比Ｎを示すデータ及び各チャンネル毎にそれぞれ対
応してＶＣＯ１の理論上の制御電圧を示すプリセットデ
ータが予め記憶されている。そして、ＣＰＵ７は、チャ
ンネル選択指令に基づいて前記メモリ６からそのチャン
ネルに対応する分周比Ｎを示すデータを読み出して前記
可変分周器２に供給し、この可変分周器２の分周比Ｎを
変更すると共に、チャンネル切り換え時、前記メモリ６
からそのチャンネルに対応するプリセットデータを読み
出してＤ／Ａコンバータ８に供給する。このプリセット
データは、Ｄ／Ａコンバータ８でアナログの電圧、即
ち、プリセット電圧に変換されて加算器９に供給され
る。加算器９ではこのプリセット電圧とループフィルタ
５からの出力電圧が加算され、この加算された電圧が制
御電圧としてＶＣＯ１に供給される。即ち、各チャンネ
ルにおけるＶＣＯ１の制御電圧はＤ／Ａコンバータから
のプリセット電圧とループフィルタ５からの誤差電圧が
加算されたものとなる。

【００１１】このプリセット電圧はチャンネル毎にＶＣ
Ｏ１が目標の局部発振周波数で発振できるように予め計
算された値であるため、チャンネル切り換え時には、Ｖ
ＣＯ１の発振周波数は瞬時に目標の発振周波数に変化す
る。その後、ＰＬＬループにより位相制御がかかり、安
定した局部発振信号が出力される。

【００１２】従って、図２に示すように、チャンネル切
り換え時にＶＣＯ１の周波数が安定するまでの時間が従
来に比べて短くなるため、チャンネル切り換えが瞬時に
行われることになる。

【００１３】ところで、上記ＰＬＬ回路においては、Ｖ
ＣＯ以外はデジタル回路で構成されているため温度変動
に対する特性変動は極めて少ないが、ＶＣＯは主にアナ
ログ回路で構成されるため、その周波数制御特性は温度
変化や経年変化により特性変動（ドリフト）を生じる。

【００１４】このため、上記実施の形態のように、プリ
セットデータをメモりに記憶しておいても、チャンネル
切り換え時にＶＣＯの周波数が瞬時に安定しない場合が
ある。

【００１５】図３はこの点を改善してチャンネル切り換
え時の動作を更に安定させた他の実施の形態におけるＰ
ＬＬ回路のブロック図を示す。メモリ６には前述のよう
に 各チャンネル毎に可変分周器２に供給すべき複数の
分周比Ｎを示すデータ及び各チャンネル毎にそれぞれ対
応してＶＣＯ１の理論上の制御電圧を示すプリセットデ
ータが記憶されていると共に、ＶＣＯ１のドリフト補償
データが記憶されている。このドリフト補償データは、
プリセット電圧とＶＣＯの実際の制御電圧との誤差電圧
に相当するデータである。

【００１６】次に、ＣＰＵ７のチャンネル切り換え時の
動作について図４のフローチャートに従い説明する。ま
ず、ステップＳ１ではチャンネル選択指令を読み込む。
ステップＳ２ではＡＤコンバータ１０の出力を読み込
む。ステップＳ３では現在受信中のチャンネルのプリセ
ットデータと前記ＡＤコンバータ出力とを比較する。ス
テップＳ４では比較の結果、ドリフト有りの場合、ステ
ップＳ５へ進み、誤差に応じたドリフト補償データが作
成される。ステップＳ６では変更しようとする新しいチ
ャンネルのプリセットデータをメモリから読み出し、前
記ドリフト補償データと共にＤ／Ａコンバータ８へ送出
した後、ステップＳ７へ進む。一方、ステップＳ４でド
リフトなしと判定された場合、ステップＳ８で新しいチ
ャンネルのプリセットデータをメモリから読み出し送出
した後、ステップＳ７へ進む。ステップＳ７では新しい
チャンネルに対応する分周比Ｎが可変分周器２に送出さ
れ、チャンネル切り換えが完了する。このようにして、
チャンネル切り換え時には、加算器９にはプリセット電
圧及びドリフト補償電圧が供給されるため、ＶＣＯ１の
発振周波数は瞬時に目標の発振周波数に変化する。

【００１７】従って、 ＶＣＯ１にドリフトが発生して
いても、チャンネル切り換え時の応答特性は良好であ
る。

【００１８】

【発明の効果】上述の如く本発明によれば、周波数シン
セサイザ方式のチャンネル選局装置において、チャンネ
ル切り換え時の応答特性が良くなり、チャンネル切り換
えを瞬時に行うことができる。

【図面の簡単な説明】

【図１】本発明におけるＰＬＬ回路のブロック図であ
る。

【図２】本発明におけるＶＣＯのチャンネル切り換え時
の応答特性を示す図である。

【図３】本発明の他の実施の態様におけるＰＬＬ回路の
ブロック図である。

【図４】ＣＰＵの動作フローチャートを示す図である。

【図５】従来例におけるＰＬＬ回路のブロック図であ
る。

【図６】従来例におけるＶＣＯのチャンネル切り換え時
の応答特性を示す図である。

【符号の説明】

１ ＶＣＯ ２ 可変分周器 ３ 基準発振器 ４ 位相比較器 ５ ループフィルタ ６ メモリ ７ ＣＰＵ ８ Ｄ／Ａコンバータ ９ 加算器 １０ Ｄ／Ａコンバータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 局部発振信号を発振するＶＣＯと、この
   ＶＣＯの発振出力を可変分周する可変分周手段と、チャ
   ンネル選択指令により、前記可変分周手段の分周比を設
   定する分周比設定手段と、基準信号を発生する基準信号
   発生手段と、この基準信号発生手段の出力と前記可変分
   周手段の出力の位相を比較する位相比較手段とを備え、
   この位相比較手段の出力を制御電圧として前記ＶＣＯの
   発振周波数を制御してなるＰＬＬ回路において、 複数のチャンネルにそれぞれ対応して前記ＶＣＯの理論
   上の制御電圧を示すデータを予め記憶しておくメモリ
   と、このメモリからのデータに基づいて電圧を発生する
   電圧発生手段と、発生した電圧を前記位相比較手段の出
   力に加算する加算手段を設け、チャンネル変更時、前記
   メモリから該当するチャンネルに対応する前記データを
   読み出し、このデータに対応する電圧を前記加算手段に
   供給することを特徴とするＰＬＬ回路。
2. 【請求項２】 局部発振信号を発振するＶＣＯと、この
   ＶＣＯの発振出力を可変分周する可変分周手段と、チャ
   ンネル選択指令により、前記可変分周手段の分周比を設
   定する分周比設定手段と、基準信号を発生する基準信号
   発生手段と、この基準信号発生手段の出力と前記可変分
   周手段の出力の位相を比較して誤差に応じた電圧を出力
   する位相比較手段と、複数のチャンネルにおける前記Ｖ
   ＣＯの理論上の制御電圧を示すデータを予め記憶してお
   くメモリと、このメモリからのデータに基づいて電圧を
   発生する電圧発生手段と、発生した電圧を前記位相比較
   手段の出力に加算する加算手段を設け、チャンネル変更
   時に前記メモリから読み出した変更後のチャンネルに対
   応する前記データに対応する電圧を前記加算手段に供給
   すると共に、この加算手段の出力を制御電圧として前記
   ＶＣＯの発振周波数を制御してなるＰＬＬ回路におい
   て、 前記ＶＣＯに実際に印加されている制御電圧を検出して
   対応するデータに変換するデータ変換手段と、このデー
   タ変換手段の出力と前記メモリに記憶された理論上の制
   御電圧を示すデータとを比較して現在受信中のチャンネ
   ルにおける実際の制御電圧と理論上の制御電圧との誤差
   電圧を示すデータを算出し、チャンネル変更時、前記メ
   モリからの理論上の制御電圧に対応するデータに前記誤
   差電圧に対応するデータを加算したデータに対応する電
   圧を前記加算手段へ出力してなることを特徴とするＰＬ
   Ｌ回路。