JPH09232959A - ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 - Google Patents
２重積分式ａ／ｄ変換方法と回路および２重積分演算回路Info
- Publication number
- JPH09232959A JPH09232959A JP3934996A JP3934996A JPH09232959A JP H09232959 A JPH09232959 A JP H09232959A JP 3934996 A JP3934996 A JP 3934996A JP 3934996 A JP3934996 A JP 3934996A JP H09232959 A JPH09232959 A JP H09232959A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- miller integrator
- circuit
- integrator
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 37
- 238000005259 measurement Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 レシオメトリック手法を使っても発生する変
換誤差をさらに低減する。 【解決手段】 （第１積分プロセス）初期化後にアナロ
グ入力電圧Ｖinを第１のミラー積分器１０で一定時間Ｔ
１だけ積分するとともに、同時に同じ時間Ｔ１だけ原始
基準電圧Ｖｒを第２のミラー積分器２０で積分する。
（第２積分プロセス）第１積分プロセスの終了時点ｔ２
で第２のミラー積分器の出力電圧を基準電圧Ｖref とし
て保持すると同時に第１のミラー積分器の入力を切り替
え、基準電圧Ｖref を第１の積分器に印加して積分す
る。（時間計測）第２積分プロセスの開始時点ｔ２から
第１の積分器の出力電圧Ｖout が規定電圧に達するまで
の時間Ｔｘをディジタル計測する。
換誤差をさらに低減する。 【解決手段】 （第１積分プロセス）初期化後にアナロ
グ入力電圧Ｖinを第１のミラー積分器１０で一定時間Ｔ
１だけ積分するとともに、同時に同じ時間Ｔ１だけ原始
基準電圧Ｖｒを第２のミラー積分器２０で積分する。
（第２積分プロセス）第１積分プロセスの終了時点ｔ２
で第２のミラー積分器の出力電圧を基準電圧Ｖref とし
て保持すると同時に第１のミラー積分器の入力を切り替
え、基準電圧Ｖref を第１の積分器に印加して積分す
る。（時間計測）第２積分プロセスの開始時点ｔ２から
第１の積分器の出力電圧Ｖout が規定電圧に達するまで
の時間Ｔｘをディジタル計測する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は２重積分式Ａ／Ｄ
変換技術に関し、とくに電源電圧の変動による精度低下
を防止する技術改良に関する。
変換技術に関し、とくに電源電圧の変動による精度低下
を防止する技術改良に関する。
【０００２】
【従来の技術】よく知られているように、２重積分式Ａ
／Ｄ変換回路は変換時間が長いという弱点はあるもの
の、高分解能のＡ／Ｄ変換回路を比較的簡単に実現でき
るため、多くの分野で大量に使用されている。図１には
その基本的な回路構成と動作原理を示している。
／Ｄ変換回路は変換時間が長いという弱点はあるもの
の、高分解能のＡ／Ｄ変換回路を比較的簡単に実現でき
るため、多くの分野で大量に使用されている。図１には
その基本的な回路構成と動作原理を示している。
【０００３】２重積分式Ａ／Ｄ変換回路はミラー積分器
１を中心に構成される。ミラー積分器１の入力段にはア
ナログ入力電圧Ｖinか基準電圧Ｖref のいずれかを印加
するためのスイッチＳＷ１とＳＷ２が付帯しており、ま
た積分コンデンサＣを短絡してリセットするスイッチＳ
Ｗ３もある。これらスイッチＳＷ１〜ＳＷ３は制御回路
２によりつぎのようにオン・オフされる。積分器１の出
力電圧Ｖout は比較器３に入力され、アナロググランド
Ｖag＝０と比較される。
１を中心に構成される。ミラー積分器１の入力段にはア
ナログ入力電圧Ｖinか基準電圧Ｖref のいずれかを印加
するためのスイッチＳＷ１とＳＷ２が付帯しており、ま
た積分コンデンサＣを短絡してリセットするスイッチＳ
Ｗ３もある。これらスイッチＳＷ１〜ＳＷ３は制御回路
２によりつぎのようにオン・オフされる。積分器１の出
力電圧Ｖout は比較器３に入力され、アナロググランド
Ｖag＝０と比較される。
【０００４】（１）初期化 スイッチＳＷ３のみをオンとして積分コンデンサＣを短
絡し、積分器１の出力電圧Ｖout をゼロ（アナロググラ
ンドＶag＝０）にする。図中の時点ｔ０から時点ｔ１の
期間である。
絡し、積分器１の出力電圧Ｖout をゼロ（アナロググラ
ンドＶag＝０）にする。図中の時点ｔ０から時点ｔ１の
期間である。
【０００５】（２）第１積分プロセス 時点ｔ１から時点ｔ２までの一定時間Ｔ１の間、スイッ
チＳＷ１のみをオンとし、アナログ入力電圧Ｖinをミラ
ー積分器１に印加して積分する。
チＳＷ１のみをオンとし、アナログ入力電圧Ｖinをミラ
ー積分器１に印加して積分する。
【０００６】（３）第２積分プロセス 時点ｔ２でスイッチＳＷ１をオフ、スイッチＳＷ２をオ
ンとして、ミラー積分器１の入力を切り替え、アナログ
入力電圧Ｖinに替えて基準電圧Ｖref をミラー積分器１
に印加して積分する。基準電圧Ｖref は入力電圧Ｖinと
逆極性の一定電圧である。
ンとして、ミラー積分器１の入力を切り替え、アナログ
入力電圧Ｖinに替えて基準電圧Ｖref をミラー積分器１
に印加して積分する。基準電圧Ｖref は入力電圧Ｖinと
逆極性の一定電圧である。
【０００７】（４）時間計測 第２積分プロセスの開始時点ｔ２からミラー積分回路１
の出力電圧Ｖout がゼロ（アナロググランドＶag＝０）
に達するまでの時間Ｔｘをカウンタ４によりディジタル
計測する。つまり、制御回路２が時点ｔ２から比較器３
の出力が反転する時点ｔ３までの期間、クロック発生器
５からのクロック信号をカウンタ４に供給して計数させ
る。
の出力電圧Ｖout がゼロ（アナロググランドＶag＝０）
に達するまでの時間Ｔｘをカウンタ４によりディジタル
計測する。つまり、制御回路２が時点ｔ２から比較器３
の出力が反転する時点ｔ３までの期間、クロック発生器
５からのクロック信号をカウンタ４に供給して計数させ
る。
【０００８】第１積分プロセスではアナログ入力電圧Ｖ
inを一定時間Ｔ１だけ積分するので、その終了時点ｔ２
での積分電圧Ｖout ２は入力電圧Ｖinに比例する。第２
積分プロセスでは一定の基準電圧Ｖref を積分するの
で、積分出力Ｖout は一定の変化率で変化する。したが
って、積分出力Ｖout ＝Ｖag＝ゼロとなるまでの時間Ｔ
ｘは時点ｔ２の積分電圧Ｖout ２に比例する。つまり、
時間Ｔｘはアナログ入力電圧Ｖinに比例する。時間Ｔｘ
に対応するカウンタ４のディジタル信号がアナログ入力
電圧Ｖinのディジタル変換出力である。
inを一定時間Ｔ１だけ積分するので、その終了時点ｔ２
での積分電圧Ｖout ２は入力電圧Ｖinに比例する。第２
積分プロセスでは一定の基準電圧Ｖref を積分するの
で、積分出力Ｖout は一定の変化率で変化する。したが
って、積分出力Ｖout ＝Ｖag＝ゼロとなるまでの時間Ｔ
ｘは時点ｔ２の積分電圧Ｖout ２に比例する。つまり、
時間Ｔｘはアナログ入力電圧Ｖinに比例する。時間Ｔｘ
に対応するカウンタ４のディジタル信号がアナログ入力
電圧Ｖinのディジタル変換出力である。
【０００９】
（ａ）基準電圧と電源電圧と変換精度の関係 以上の動作原理から明らかなように、第２積分プロセス
での積分電圧Ｖout の変化率を決める基準電圧Ｖref の
誤差や変動はＡ／Ｄ変換の誤差の原因となる。一般には
基準電圧Ｖref は電源電圧からつくりだすが、できるだ
け簡単な回路でできるだけ高精度・高安定の基準電圧Ｖ
ref を発生することが重要である。コストなどの関係
で、電源電圧から分割的に基準電圧Ｖref を得るような
単純な基準電圧発生回路を採用した場合には、電源電圧
の変動により基準電圧Ｖref が変動するので、高精度・
高安定のＡ／Ｄ変換回路を実現するのは難しい。
での積分電圧Ｖout の変化率を決める基準電圧Ｖref の
誤差や変動はＡ／Ｄ変換の誤差の原因となる。一般には
基準電圧Ｖref は電源電圧からつくりだすが、できるだ
け簡単な回路でできるだけ高精度・高安定の基準電圧Ｖ
ref を発生することが重要である。コストなどの関係
で、電源電圧から分割的に基準電圧Ｖref を得るような
単純な基準電圧発生回路を採用した場合には、電源電圧
の変動により基準電圧Ｖref が変動するので、高精度・
高安定のＡ／Ｄ変換回路を実現するのは難しい。
【００１０】（ｂ）レシオメトリック手法 前記の電源電圧変動による悪影響を低減する技術として
レシオメトリック手法が知られている。これは、電源電
圧の変化による基準電圧Ｖref の変化と相似的にアナロ
グ入力電圧Ｖinが変化する回路構成とし、両電圧Ｖref
とＶinの変動による影響分を相殺させる手法である。つ
まり、電源電圧Ｖddを抵抗分割して基準電圧Ｖref を発
生させる場合、Ｖref は電源電圧Ｖddに比例する。ま
た、サーミスタやストレインゲージにようなセンサ抵抗
素子を含んだブリッジ回路などからアナログ入力電圧Ｖ
inが発生する場合、そのブリッジ回路を電源電圧Ｖddに
より直接駆動すれば、ＶinはＶddに比例する。したがっ
て、電源電圧Ｖddの変動により基準電圧Ｖref が変化し
ても、それと比例的にアナログ入力電圧Ｖinも変化して
いるので、第１積分プロセスでの電源電圧変動の影響
（Ｖinの変化による影響分）と、第２積分プロセスでの
電源電圧変動の影響（Ｖref の変化による影響分）とが
打ち消し合う。その結果、高精度で高安定なＡ／Ｄ変換
を実現できる。
レシオメトリック手法が知られている。これは、電源電
圧の変化による基準電圧Ｖref の変化と相似的にアナロ
グ入力電圧Ｖinが変化する回路構成とし、両電圧Ｖref
とＶinの変動による影響分を相殺させる手法である。つ
まり、電源電圧Ｖddを抵抗分割して基準電圧Ｖref を発
生させる場合、Ｖref は電源電圧Ｖddに比例する。ま
た、サーミスタやストレインゲージにようなセンサ抵抗
素子を含んだブリッジ回路などからアナログ入力電圧Ｖ
inが発生する場合、そのブリッジ回路を電源電圧Ｖddに
より直接駆動すれば、ＶinはＶddに比例する。したがっ
て、電源電圧Ｖddの変動により基準電圧Ｖref が変化し
ても、それと比例的にアナログ入力電圧Ｖinも変化して
いるので、第１積分プロセスでの電源電圧変動の影響
（Ｖinの変化による影響分）と、第２積分プロセスでの
電源電圧変動の影響（Ｖref の変化による影響分）とが
打ち消し合う。その結果、高精度で高安定なＡ／Ｄ変換
を実現できる。
【００１１】（ｃ）レシオメトリック手法でも解決でき
ない問題点 前記のようにレシオメトリック手法は、第１積分プロセ
スで生じた変動成分を第２積分プロセスで生じる変動成
分で打ち消すという原理である。したがって電源電圧が
急激に変動し、第１積分期間中の電源電圧と第２積分期
間中の電源電圧とが異なる状態が生じると、両期間の影
響分が正確に相殺されず、Ａ／Ｄ変換誤差が発生する。
電池を電源とする携帯用小型電子機器などでは、電池の
放電とともに大きく電圧が変動するし、機器の動作状況
に応じて放電電流が急変すると、電源電圧が急変する。
この種の電子機器に含まれている２重積分式Ａ／Ｄ変換
回路では、レシオメトリック手法を採用しても前記のよ
うな変換誤差をなくすことが難しい。
ない問題点 前記のようにレシオメトリック手法は、第１積分プロセ
スで生じた変動成分を第２積分プロセスで生じる変動成
分で打ち消すという原理である。したがって電源電圧が
急激に変動し、第１積分期間中の電源電圧と第２積分期
間中の電源電圧とが異なる状態が生じると、両期間の影
響分が正確に相殺されず、Ａ／Ｄ変換誤差が発生する。
電池を電源とする携帯用小型電子機器などでは、電池の
放電とともに大きく電圧が変動するし、機器の動作状況
に応じて放電電流が急変すると、電源電圧が急変する。
この種の電子機器に含まれている２重積分式Ａ／Ｄ変換
回路では、レシオメトリック手法を採用しても前記のよ
うな変換誤差をなくすことが難しい。
【００１２】この発明は前述した従来の問題点に鑑みな
されたもので、その目的は、レシオメトリック手法を使
っても発生する変換誤差をさらに低減することにある。
されたもので、その目的は、レシオメトリック手法を使
っても発生する変換誤差をさらに低減することにある。
【００１３】
【課題を解決するための手段】この発明の２重積分式Ａ
／Ｄ変換方法および回路では以下の要件（１）〜（４）
に従ってＡ／Ｄ変換を行う。
／Ｄ変換方法および回路では以下の要件（１）〜（４）
に従ってＡ／Ｄ変換を行う。
【００１４】（１）初期化 第１および第２の２つのミラー積分器を初期化する。 （２）第１積分プロセス 初期化後にアナログ入力電圧を第１のミラー積分器で一
定時間だけ積分するとともに、まったく同時に前記と同
じ一定時間だけ原始基準電圧を第２のミラー積分器で積
分する （３）第２積分プロセス 第１積分プロセスの終了時点で第２のミラー積分器の出
力電圧を基準電圧として保持すると同時に第１のミラー
積分器の入力を切り替え、前記アナログ入力電圧に替え
て前記基準電圧を第１の積分器に印加して積分する。こ
のとき前記基準電圧は前記アナログ入力電圧と逆極性に
なるように印加する。 （４）時間計測 第２積分プロセスの開始時点から第１の積分器の出力電
圧が初期化電圧に達するまでの時間をディジタル計測す
る。
定時間だけ積分するとともに、まったく同時に前記と同
じ一定時間だけ原始基準電圧を第２のミラー積分器で積
分する （３）第２積分プロセス 第１積分プロセスの終了時点で第２のミラー積分器の出
力電圧を基準電圧として保持すると同時に第１のミラー
積分器の入力を切り替え、前記アナログ入力電圧に替え
て前記基準電圧を第１の積分器に印加して積分する。こ
のとき前記基準電圧は前記アナログ入力電圧と逆極性に
なるように印加する。 （４）時間計測 第２積分プロセスの開始時点から第１の積分器の出力電
圧が初期化電圧に達するまでの時間をディジタル計測す
る。
【００１５】つまり、アナログ入力電圧を第１のミラー
積分器で積分する第１積分プロセス中に同時に、原始基
準電圧を第２のミラー積分器で積分し、その第２のミラ
ー積分器の積分結果を基準電圧として保持する。この第
１積分プロセスにおいて、電源電圧がアナログ入力電圧
に与える影響により第１のミラー積分器の積分結果に誤
差分が生じたとすると、同時に電源電圧が原始基準電圧
に与える影響により第２のミラー積分器の積分結果（基
準電圧）にも誤差分が生じる。そして、それらの誤差分
が第２積分プロセスで相殺されることになる。
積分器で積分する第１積分プロセス中に同時に、原始基
準電圧を第２のミラー積分器で積分し、その第２のミラ
ー積分器の積分結果を基準電圧として保持する。この第
１積分プロセスにおいて、電源電圧がアナログ入力電圧
に与える影響により第１のミラー積分器の積分結果に誤
差分が生じたとすると、同時に電源電圧が原始基準電圧
に与える影響により第２のミラー積分器の積分結果（基
準電圧）にも誤差分が生じる。そして、それらの誤差分
が第２積分プロセスで相殺されることになる。
【００１６】
【発明の実施の形態】以下に図面とともに詳しく説明す
るように、この発明の２重積分式Ａ／Ｄ変換方法を実施
するには、スイッチを介してアナログ入力電圧が印加さ
れる第１のミラー積分器と、電源電圧を分割して原始基
準電圧を発生する回路と、前記原始基準電圧がスイッチ
を介して印加される第２のミラー積分器と、第２のミラ
ー積分器の出力電圧を保持するとともに、保持した電圧
をスイッチを介して第１のミラー積分器に印加するサン
プルホールド回路と、第１のミラー積分器の出力電圧と
規定電圧とを比較する比較器とを集積した２重積分演算
回路を用いる。
るように、この発明の２重積分式Ａ／Ｄ変換方法を実施
するには、スイッチを介してアナログ入力電圧が印加さ
れる第１のミラー積分器と、電源電圧を分割して原始基
準電圧を発生する回路と、前記原始基準電圧がスイッチ
を介して印加される第２のミラー積分器と、第２のミラ
ー積分器の出力電圧を保持するとともに、保持した電圧
をスイッチを介して第１のミラー積分器に印加するサン
プルホールド回路と、第１のミラー積分器の出力電圧と
規定電圧とを比較する比較器とを集積した２重積分演算
回路を用いる。
【００１７】また前記構成の２重積分演算回路に、Ａ／
Ｄ変換動作の開始を指令する信号に応動して各部に付帯
した前記各スイッチを制御して前述のＡ／Ｄ変換手順を
実行する制御回路を付加することができる。この構成の
２重積分演算回路に、前記制御回路によって制御され、
前記比較器の出力変化期間の時間をディジタル計測する
カウンタを付加することで、この発明の２重積分式Ａ／
Ｄ変換回路が実現できる。
Ｄ変換動作の開始を指令する信号に応動して各部に付帯
した前記各スイッチを制御して前述のＡ／Ｄ変換手順を
実行する制御回路を付加することができる。この構成の
２重積分演算回路に、前記制御回路によって制御され、
前記比較器の出力変化期間の時間をディジタル計測する
カウンタを付加することで、この発明の２重積分式Ａ／
Ｄ変換回路が実現できる。
【００１８】前述のＡ／Ｄ変換手順を実行する制御回路
や、前記比較器の出力変化期間の時間をディジタル計測
するカウンタの機能を、マイコンによって実現すること
もできる。
や、前記比較器の出力変化期間の時間をディジタル計測
するカウンタの機能を、マイコンによって実現すること
もできる。
【００１９】図２はこの発明の一実施例による２重積分
式Ａ／Ｄ変換回路の構成を示し、図３にはその動作タイ
ミングと要部の動作波形を示している。
式Ａ／Ｄ変換回路の構成を示し、図３にはその動作タイ
ミングと要部の動作波形を示している。
【００２０】第１のミラー積分器１０はアンプＡ１と積
分コンデンサＣ１と積分抵抗Ｒ１とリセットスイッチＳ
Ｗ１とからなる。アナログ入力電圧Ｖref はスイッチＳ
Ｗ２とバッファＡ２を介して第１のミラー積分器１０に
印加される。この積分器１０の出力電圧Ｖout は比較器
３０にてアナロググランドＶag＝０と比較される。
分コンデンサＣ１と積分抵抗Ｒ１とリセットスイッチＳ
Ｗ１とからなる。アナログ入力電圧Ｖref はスイッチＳ
Ｗ２とバッファＡ２を介して第１のミラー積分器１０に
印加される。この積分器１０の出力電圧Ｖout は比較器
３０にてアナロググランドＶag＝０と比較される。
【００２１】第２のミラー積分器２０はアンプＡ３と積
分コンデンサＣ２と積分抵抗Ｒ２とリセットスイッチＳ
Ｗ３とからなる。電源電圧Ｖddを抵抗Ｒ３とＲ４で分割
した電圧が前述の原始基準電圧Ｖｒである。スイッチＳ
Ｗ４がオフでスイッチＳＷ５がオンだと、原始基準電圧
ＶｒがバッファＡ４を介して第２のミラー積分器２０に
印加される。スイッチＳＷ５をオフにしてスイッチＳＷ
４をオンにすると積分器２０の出力電圧の変化は停止す
る。
分コンデンサＣ２と積分抵抗Ｒ２とリセットスイッチＳ
Ｗ３とからなる。電源電圧Ｖddを抵抗Ｒ３とＲ４で分割
した電圧が前述の原始基準電圧Ｖｒである。スイッチＳ
Ｗ４がオフでスイッチＳＷ５がオンだと、原始基準電圧
ＶｒがバッファＡ４を介して第２のミラー積分器２０に
印加される。スイッチＳＷ５をオフにしてスイッチＳＷ
４をオンにすると積分器２０の出力電圧の変化は停止す
る。
【００２２】サンプルホールド回路４０は電圧保持用の
コンデンサＣ３とスイッチＳＷ６〜ＳＷ１０からなる。
第１積分プロセスではスイッチＳＷ６とＳＷ１０をオン
にする（ＳＷ７・ＳＷ８・ＳＷ９はオフ）。すると、第
２のミラー積分器２０の出力でコンデンサＣ３が充電さ
れる。第１積分プロセスの終了時点ｔ２でスイッチＳＷ
６をオフにすると、コンデンサＣ３にそのときの電圧
（これが基準電圧Ｖrefである）が保持される。時点ｔ
２で同時にスイッチＳＷ９をオンにすると、コンデンサ
Ｃ３に保持した基準電圧Ｖref がスイッチＳＷ９とバッ
ファＡ２を介して第１のミラー積分器１０に印加され
る。なお、コンデンサＣ３に基準電圧Ｖrefを保持した
後、ＳＷ６とＳＷ９とＳＷ１０をオフにし、ＳＷ７とＳ
Ｗ８をオンにすると、基準電圧Ｖref の極性を反転させ
た電圧（−Ｖref ）がＳＷ７とバッファＡ２を介して第
１のミラー積分器１０に印加される。これはアナログ入
力電圧Ｖinの極性が負の場合の動作モードである。
コンデンサＣ３とスイッチＳＷ６〜ＳＷ１０からなる。
第１積分プロセスではスイッチＳＷ６とＳＷ１０をオン
にする（ＳＷ７・ＳＷ８・ＳＷ９はオフ）。すると、第
２のミラー積分器２０の出力でコンデンサＣ３が充電さ
れる。第１積分プロセスの終了時点ｔ２でスイッチＳＷ
６をオフにすると、コンデンサＣ３にそのときの電圧
（これが基準電圧Ｖrefである）が保持される。時点ｔ
２で同時にスイッチＳＷ９をオンにすると、コンデンサ
Ｃ３に保持した基準電圧Ｖref がスイッチＳＷ９とバッ
ファＡ２を介して第１のミラー積分器１０に印加され
る。なお、コンデンサＣ３に基準電圧Ｖrefを保持した
後、ＳＷ６とＳＷ９とＳＷ１０をオフにし、ＳＷ７とＳ
Ｗ８をオンにすると、基準電圧Ｖref の極性を反転させ
た電圧（−Ｖref ）がＳＷ７とバッファＡ２を介して第
１のミラー積分器１０に印加される。これはアナログ入
力電圧Ｖinの極性が負の場合の動作モードである。
【００２３】制御回路５０が各スイッチＳＷ１〜ＳＷ１
０を以下のように制御することで（図３の表に整理して
示している）、この発明の２重積分式Ａ／Ｄ変換を実行
する。この例では制御回路５０にはクロック発生器も含
まれるとする。カウンタ６０は、第２積分プロセスの開
始時点ｔ２から比較器３０の出力が反転するまでの時間
Ｔｘをディジタル計測する。
０を以下のように制御することで（図３の表に整理して
示している）、この発明の２重積分式Ａ／Ｄ変換を実行
する。この例では制御回路５０にはクロック発生器も含
まれるとする。カウンタ６０は、第２積分プロセスの開
始時点ｔ２から比較器３０の出力が反転するまでの時間
Ｔｘをディジタル計測する。
【００２４】（１）初期化 スイッチＳＷ１・ＳＷ３・ＳＷ４・ＳＷ７・ＳＷ１０を
オンにし（他はオフ）、２つのミラー積分器１０と２０
をリセットする。
オンにし（他はオフ）、２つのミラー積分器１０と２０
をリセットする。
【００２５】（２）第１積分プロセス Ａ／Ｄ変換の開始を指令するトリガ信号が制御回路５０
に供給されると、時点ｔ１から時点ｔ２までの一定時間
Ｔ１のあいだ、ＳＷ２をオン、ＳＷ１・ＳＷ７・ＳＷ９
をオフとして第１のミラー積分器１０でアナログ入力電
圧Ｖinを積分する。同時に時点ｔ１から時点ｔ２までの
一定時間Ｔ１のあいだ、ＳＷ５をオン、ＳＷ４とＳＷ３
をオフにして第２のミラー積分器２０で原始基準電圧Ｖ
ｒを積分する。このときサンプルホールド回路４０で
は、スイッチＳＷ６とＳＷ１０をオン、ＳＷ７・ＳＷ８
・ＳＷ９はオフとし、第２のミラー積分器２０の出力で
コンデンサＣ３を充電する。
に供給されると、時点ｔ１から時点ｔ２までの一定時間
Ｔ１のあいだ、ＳＷ２をオン、ＳＷ１・ＳＷ７・ＳＷ９
をオフとして第１のミラー積分器１０でアナログ入力電
圧Ｖinを積分する。同時に時点ｔ１から時点ｔ２までの
一定時間Ｔ１のあいだ、ＳＷ５をオン、ＳＷ４とＳＷ３
をオフにして第２のミラー積分器２０で原始基準電圧Ｖ
ｒを積分する。このときサンプルホールド回路４０で
は、スイッチＳＷ６とＳＷ１０をオン、ＳＷ７・ＳＷ８
・ＳＷ９はオフとし、第２のミラー積分器２０の出力で
コンデンサＣ３を充電する。
【００２６】（３）第２積分プロセス 一定時間Ｔ１を経過した時点ｔ２においてＳＷ６をオフ
にし、そのときの第２のミラー積分器２０の出力電圧を
基準電圧Ｖref としてコンデンサＣ３に保持する。同時
に時点ｔ２において、ＳＷ２をオフ、ＳＷ９をオンとし
て第１のミラー積分器１０の入力を切り替え、アナログ
入力電圧Ｖinに替えてコンデンサＣ３に保持した基準電
圧Ｖref を第１の積分器１０に印加して積分する。なお
第２の積分器２０はリセットする。
にし、そのときの第２のミラー積分器２０の出力電圧を
基準電圧Ｖref としてコンデンサＣ３に保持する。同時
に時点ｔ２において、ＳＷ２をオフ、ＳＷ９をオンとし
て第１のミラー積分器１０の入力を切り替え、アナログ
入力電圧Ｖinに替えてコンデンサＣ３に保持した基準電
圧Ｖref を第１の積分器１０に印加して積分する。なお
第２の積分器２０はリセットする。
【００２７】（４）時間計測 第２積分プロセスの開始時点ｔ２から第１のミラー積分
回路１０の出力電圧Ｖout がゼロ（アナロググランドＶ
ag＝０）に達するまでの時間Ｔｘをカウンタ６０により
ディジタル計測する。つまり、制御回路５０が時点ｔ２
から比較器３０の出力が反転する時点ｔ３までの期間、
クロック信号をカウンタ６０に供給して計数させる。時
間Ｔｘのディジタル計数出力がアナログ入力電圧Ｖinの
ディジタル変換出力である。
回路１０の出力電圧Ｖout がゼロ（アナロググランドＶ
ag＝０）に達するまでの時間Ｔｘをカウンタ６０により
ディジタル計測する。つまり、制御回路５０が時点ｔ２
から比較器３０の出力が反転する時点ｔ３までの期間、
クロック信号をカウンタ６０に供給して計数させる。時
間Ｔｘのディジタル計数出力がアナログ入力電圧Ｖinの
ディジタル変換出力である。
【００２８】
【発明の効果】この発明によれば、アナログ入力電圧を
第１のミラー積分器で積分する第１積分プロセス中に同
時に、原始基準電圧を第２のミラー積分器で積分し、そ
の第２のミラー積分器の積分結果を基準電圧として保持
する。この第１積分プロセスにおいて、電源電圧がアナ
ログ入力電圧に与える影響により第１のミラー積分器の
積分結果に誤差分が生じたとすると、同時に電源電圧が
原始基準電圧に与える影響により第２のミラー積分器の
積分結果（基準電圧）にも誤差分が生じる。そして、そ
れらの誤差分が第２積分プロセスで相殺されることにな
る。したがって、この発明において前述したレシオメト
リック手法を採用すれば、電源電圧が急激に変動し、第
１積分期間中の電源電圧と第２積分期間中の電源電圧と
が異なる状態が生じても、そのことによるＡ／Ｄ変換誤
差は発生しない。
第１のミラー積分器で積分する第１積分プロセス中に同
時に、原始基準電圧を第２のミラー積分器で積分し、そ
の第２のミラー積分器の積分結果を基準電圧として保持
する。この第１積分プロセスにおいて、電源電圧がアナ
ログ入力電圧に与える影響により第１のミラー積分器の
積分結果に誤差分が生じたとすると、同時に電源電圧が
原始基準電圧に与える影響により第２のミラー積分器の
積分結果（基準電圧）にも誤差分が生じる。そして、そ
れらの誤差分が第２積分プロセスで相殺されることにな
る。したがって、この発明において前述したレシオメト
リック手法を採用すれば、電源電圧が急激に変動し、第
１積分期間中の電源電圧と第２積分期間中の電源電圧と
が異なる状態が生じても、そのことによるＡ／Ｄ変換誤
差は発生しない。
【図面の簡単な説明】
【図１】従来の２重積分式Ａ／Ｄ変換回路の基本構成と
動作原理を示す図である。
動作原理を示す図である。
【図２】この発明の一実施例による２重積分式Ａ／Ｄ変
換回路の構成図である。
換回路の構成図である。
【図３】同上実施例回路の動作タイミング図である。
【符号の説明】 １０ 第１のミラー積分器 ２０ 第２のミラー積分器 ３０ 比較器 ４０ サンプルホールド回路 ５０ 制御回路 ６０ カウンタ
Claims (5)
- 【請求項１】 以下の要件（１）〜（４）を備えたこと
を特徴とする２重積分式Ａ／Ｄ変換方法。 （１）初期化 第１および第２の２つのミラー積分器を初期化する。 （２）第１積分プロセス 初期化後にアナログ入力電圧を第１のミラー積分器で一
定時間だけ積分するとともに、同時に前記と同じ一定時
間だけ原始基準電圧を第２のミラー積分器で積分する。 （３）第２積分プロセス 第１積分プロセスの終了時点で第２のミラー積分器の出
力電圧を基準電圧として保持すると同時に第１のミラー
積分器の入力を切り替え、前記アナログ入力電圧に替え
て前記基準電圧を第１の積分器に印加して積分する。こ
のとき前記基準電圧は前記アナログ入力電圧と逆極性に
なるように印加する。 （４）時間計測 第２積分プロセスの開始時点から第１の積分器の出力電
圧が初期化電圧に達するまでの時間をディジタル計測す
る。 - 【請求項２】 請求項１に記載の方法に従ってＡ／Ｄ変
換を行うことを特徴とする２重積分式Ａ／Ｄ変換回路。 - 【請求項３】 請求項１に記載の２重積分式Ａ／Ｄ変換
方法を実施するのに使用する回路であって、スイッチを
介してアナログ入力電圧が印加される第１のミラー積分
器と、電源電圧を分割して原始基準電圧を発生する回路
と、前記原始基準電圧がスイッチを介して印加される第
２のミラー積分器と、第２のミラー積分器の出力電圧を
保持するとともに、保持した電圧をスイッチを介して第
１のミラー積分器に印加するサンプルホールド回路と、
第１のミラー積分器の出力電圧と規定電圧とを比較する
比較器とを備えたことを特徴とする２重積分演算回路。 - 【請求項４】 請求項１に記載の２重積分式Ａ／Ｄ変換
方法を実施するのに使用する回路であって、スイッチを
介してアナログ入力電圧が印加される第１のミラー積分
器と、電源電圧を分割して原始基準電圧を発生する回路
と、前記原始基準電圧がスイッチを介して印加される第
２のミラー積分器と、第２のミラー積分器の出力電圧を
保持するとともに、保持した電圧をスイッチを介して第
１のミラー積分器に印加するサンプルホールド回路と、
第１のミラー積分器の出力電圧と規定電圧とを比較する
比較器と、Ａ／Ｄ変換動作の開始を指令する信号に応動
して各部に付帯した前記各スイッチを制御して請求項１
に記載の手順を実行する制御回路とを備えたことを特徴
とする２重積分演算回路。 - 【請求項５】 請求項４に記載の２重積分演算回路の構
成に加えて、前記制御回路によって制御され、前記比較
器の出力変化期間の時間をディジタル計測するカウンタ
を備えたことを特徴とする２重積分式Ａ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03934996A JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03934996A JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232959A true JPH09232959A (ja) | 1997-09-05 |
| JP3629327B2 JP3629327B2 (ja) | 2005-03-16 |
Family
ID=12550611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03934996A Expired - Fee Related JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629327B2 (ja) |
-
1996
- 1996-02-27 JP JP03934996A patent/JP3629327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629327B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11248806A (ja) | 電量分析の手法を用いた電池の充電状態計測装置及び方法 | |
| JPS5816648B2 (ja) | アナログ−デイジタル変換器 | |
| EP0144834B1 (en) | Load cell type weight-measuring device | |
| JP3629327B2 (ja) | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 | |
| US4558301A (en) | Voltage-to-frequency and analog-to-digital converter circuit | |
| JP2802814B2 (ja) | 抵抗測定器 | |
| JPH03502362A (ja) | ブリツジ回路で作動される流体センサを備える回路装置 | |
| JPS62165281A (ja) | 積分回路 | |
| JPS6216027Y2 (ja) | ||
| JPS6117300B2 (ja) | ||
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JPH02196523A (ja) | Δς変調形ａ／ｄ変換器の試験回路 | |
| JPS636889Y2 (ja) | ||
| JP2000249572A (ja) | 変位検出器 | |
| SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JP2570231B2 (ja) | Ａ／ｄ変換装置 | |
| JPS624018B2 (ja) | ||
| JPH10332785A (ja) | キャリブレーション回路 | |
| JPH0331205B2 (ja) | ||
| JPS6123811Y2 (ja) | ||
| JPH0514201A (ja) | Ａ／ｄ変換装置 | |
| JP2827487B2 (ja) | Ａ／ｄ変換装置 | |
| JPH11153632A (ja) | 抵抗測定装置 | |
| JPH0635195Y2 (ja) | 時間間隔計測回路 | |
| JPS5895422A (ja) | アナログ−デイジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041207 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |