JPH09246563A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁ゲイト型薄膜半導体装置において、選択
時のドレイン電流と非選択時のリーク電流との比率（Ｏ
Ｎ／ＯＦＦ比）の向上を図る。 【構成】 半導体薄膜は、ソース電極・配線、ドレイン
電極・配線と接続した一導電型不純物半導体領域（ソー
ス領域、ドレイン領域）以外に、真性半導体領域もしく
は逆導電型の不純物半導体領域（ベース領域）によっ
て、前記ソース領域、ドレイン領域と分離される不純物
半導体領域（浮島領域）を複数有する。そして、ベース
領域の上もしくは下にゲイト絶縁膜を介してゲイト電極
を設ける。ベース領域はゲイト電極に対して自己整合的
に形成される。さらに、前記浮島領域の上もしくは下に
オーバーラップ・ゲイト電極を設ける。そして、非選択
状態において、前記オーバーラップ・ゲイト電極に順バ
イアス電圧を印加し、ベース領域に空乏層を拡げる。こ
のような構成により薄膜トランジスタのＯＮ／ＯＦＦ比
を向上できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁表面上に形成され
た非単結晶半導体を用いた薄膜集積回路およびそれに用
いる回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の
構造に関するものである。本発明において絶縁表面と
は、絶縁体表面以外に、半導体や金属の表面に設けられ
た絶縁層をも意味する。すなわち、本発明によって作製
される集積回路および薄膜トランジスタは、ガラス等の
絶縁基板上に形成されたものだけでなく、単結晶シリコ
ン等の半導体基板上に形成された絶縁体の上に形成され
たものも含む。

【０００２】

【従来の技術】ＴＦＴのごとき薄膜半導体装置は、絶縁
表面上に実質的に真性な薄膜半導体領域（活性層）を島
状に形成した後、ゲイト絶縁膜として、ＣＶＤ法やスパ
ッタ法によって絶縁被膜を形成し、その上にゲイト電極
を形成して得られる。逆に、ゲイト電極を先に形成し、
その上にゲイト絶縁膜と活性層を形成する場合もある。
前者の場合においては、ソース領域／ドレイン領域は、
真性な薄膜半導体においてＮ型もしくはＰ型の不純物を
拡散（ドープ）せしめて形成される。後者の方法におい
ても不純物拡散の方法が用いられることもあるが、別に
Ｎ型もしくはＰ型の半導体被膜を形成する方法が一般的
である。

【０００３】従来のＴＦＴは、Ｎ型もしくはＰ型のソー
ス領域／ドレイン領域と実質的に真性導電型のチャネル
領域と、チャネル領域の上もしくは下にゲイト絶縁膜と
ゲイト電極とを有し、ソース領域とドレイン領域には、
外部との電気的な接続を取るために、配線・電極（それ
ぞれ、ソース電極・配線、ドレイン電極・配線と称す
る）が接続され、これらとゲイト電極の３端子によって
制御されるものである。特に回路によっては、ソース領
域とドレイン領域の区別は明確でないので、以下の記述
では、ソース領域、ドレイン領域とは、回路に基づく区
別ではなく、任意に設定できるものとする。すなわち、
任意にソース領域と設定された領域でない、端子の接続
されるＮ型もしくはＰ型の領域が、ドレイン領域と定義
される。近年、ＴＦＴの電界移動度を高める必要から、
活性層の半導体として、アモルファス半導体に代えて、
結晶性半導体を用いることが試みられている。

【０００４】

【発明が解決しようする課題】このような非単結晶の半
導体、中でも結晶性の非単結晶半導体（例えば、多結晶
シリコン）を用いたＴＦＴにおける最大の問題点はリー
ク電流（ＯＦＦ電流）が大きいことであった。すなわ
ち、ゲイト電極に電圧が印加されていない、もしくは逆
の電圧が印加されている際（非選択状態、ＯＦＦ状態）
には、チャネル（電流通路）が形成されないので、電流
は流れないはずである。しかしながら、実際には、単結
晶半導体において通常、観察されるリーク電流以上の電
流が見られた。したがって、この現象は非単結晶半導体
に特有のものと考えられる。

【０００５】このような大きなリーク電流は、特にダイ
ナミックな動作（電荷保持等）の要求される用途におい
て問題であった。また、スタティックな動作の要求され
る用途においても、消費電力を増加させるため、好まし
いことではなかった。ＴＦＴの大きな用途として期待さ
れている液晶ディスプレー等のアクティブマトリクス回
路においては、ＴＦＴはマトリクスに設けられた画素の
スイッチングトランジスタとして動作するが、その際に
は、画素電極やその補助のコンデンサー（保持容量）に
蓄積された電荷がリークしないことが必要とされたが、
リーク電流が大きいと十分な時間、電荷を保持すること
ができなかった。

【０００６】従来、リーク電流が低減するには、チャネ
ル長を長くするか、または、チャネル幅を小さくするこ
とが有効であると考えられていた。しかし、こうする
と、リーク電流の絶対値は小さくなるものの、ゲイト電
極に電圧が印加されている際（選択状態、ＯＮ状態）の
ドレイン電流（ＯＮ電流）も同様に小さくなり、必要と
する動作がおこなえない場合があった。すなわち、この
方法ではドレイン電流とリーク電流の比率（ＯＮ／ＯＦ
Ｆ比）を向上させることはできなかった。本発明は、こ
のような問題を鑑みてなされたものであり、非単結晶半
導体を活性層に用いたＴＦＴにおいて、リーク電流を低
減するとともに、ＯＮ／ＯＦＦ比を改善する方法を提供
することを目的とする。

【０００７】

【発明を解決するための手段】本発明は、薄膜半導体
と、ゲイト絶縁膜と、ゲイト電極を有する薄膜半導体に
関する。本発明では、従来のＴＦＴにはなかったベース
領域と浮島領域というものを設ける。概念的には、ベー
ス領域は従来のチャネル領域近いものであるが、厳密に
一致するものではないので、本発明の説明においては別
名とする。また、以下の本発明においては、ベース領域
の定義は微妙に異なる。しかしながら、本発明のもとと
なる薄膜半導体装置においては、前記薄膜半導体は分離
形成され、かつ、ソース領域、ドレイン領域を有する。
さらに、前記ベース領域の上もしくは下に、ゲイト絶縁
膜を介して、ゲイト電極が設けられている。

【０００８】また、このゲイト電極とは別に少なくとも
１つの浮島領域の上もしくは下に別のゲイト電極（オー
バーラップ・ゲイト電極）を設ける。オーバーラップゲ
イト電極はゲイト電極とは異なる層に形成され、通常は
ゲイト電極よりも上の層に形成される。そして、ゲイト
電極のように信号が印加されることはなく、選択／非選
択に関わらず、常に一定の電圧に保持される。また、ソ
ース領域、ドレイン領域、ベース領域は全てゲイト電極
をマスクとして不純物を拡散することにより形成され
る。ただし、不純物の拡散は、これらの領域全てに対し
て同時におこなってもよいし、別々におこなってもよ
い。

【０００９】本発明においては、ゲイト電極９とオーバ
ーラップゲイト電極１７との間の絶縁性が問題なること
がある。これに関しては、絶縁物を公知の気相成長法に
よって堆積する方法に加えて、陽極酸化法等の選択的な
酸化・化合反応を用いて、ゲイト電極９の表面に絶縁物
被膜を形成する方法も有効である。本発明では、ゲイト
電極、オーバーラップ・ゲイト電極の材料には特に制約
がない。したがって、通常のトランジスタに用いられる
各種金属、例えば、アルミニウム、タンタル、チタン、
モリブテン、タングステン、もしくはドーピングして抵
抗を低下させたシリコン、あるいは、前記金属とシリコ
ンとの合金（シリサイド）等の材料によって形成され
る。また、ゲイト電極、オーバーラップゲイト電極は異
なる材料を２層以上重ねた構造（多層構造）としてもよ
い。

【００１０】また、本発明においては、薄膜半導体とし
ては、公知の様々な材料が使用できる。例えば、単結晶
シリコン、多結晶シリコン、非晶質シリコン等のシリコ
ン系半導体や、ガリウム砒素、ガリウム・アンチモン等
の化合物半導体、ゲルマニウム半導体等である。また、
これらの半導体材料には必要に応じて他の不純物を含有
してもよい。本発明の第１は以下の（１）および（２）
の条件を満足する。 （１）薄膜半導体は、ソース領域およびドレイン領域の
間に存在し、真性もしくはソース／ドレイン領域とは逆
の導電型を呈するベース領域と、ソース／ドレイン領域
と同じ導電型で、ソース領域とドレイン領域とは前記ベ
ース領域によって分離された浮島領域と、を有する。 （２）ベース領域のみを経由してソース領域からドレイ
ン領域へ至る最短距離は、ベース領域と浮島領域を経由
して前記ソース領域からドレイン領域へ至る最短距離よ
りも大きい。

【００１１】本発明の第２は以下の（３）の条件を満足
する。 （３）薄膜半導体は、ソース領域からドレイン領域へつ
ながる、真性もしくはソース／ドレイン領域とは逆の導
電型を呈するベース領域と、ソース／ドレイン領域と同
じ導電型で、ベース領域によってソース領域とドレイン
領域から分離された浮島領域とを有する。本発明の第３
は以下の（４）の条件を満足する。 （４）薄膜半導体は、真性もしくはソース／ドレイン領
域とは逆の導電型を呈する唯一のベース領域と、ソース
／ドレイン領域と同じ導電型で、ベース領域によってソ
ース領域とドレイン領域から分離された浮島領域とを有
する。

【００１２】本発明の第４は以下の（５）および（６）
の条件を満足する。 （５）薄膜半導体は、ソース領域、ドレイン領域と、ソ
ース領域からドレイン領域へつながる、真性もしくはソ
ース／ドレイン領域とは逆の導電型を呈するベース領域
と、ソース／ドレイン領域と同じ導電型で、ソース領域
とドレイン領域とはベース領域によって分離された浮島
領域のみからなる。 （６）ベース領域の面積をベース領域のみを経由してソ
ース領域からドレイン領域へ至る最短経路長により除し
た値が、薄膜半導体のソース領域とドレイン領域以外の
面積をソース領域からドレイン領域へ至る最短経路長に
より除した値よりも小さい。

【００１３】本発明の第２に関しては、以下の条件を付
加してもよい。 （７）ベース領域をソース領域からドレイン領域へ至る
経路の平均幅が、薄膜半導体をソース領域からドレイン
領域へ至る経路の平均幅よりも小さい。この規定は上記
（６）と同様に電流（この場合はリーク電流）の流れる
幅に対する規定である。ただし、本発明の第２において
は、薄膜半導体には、ソース領域、ドレイン領域、ベー
ス領域、浮島領域以外にも定義されていない領域が存在
する可能性もあるので、（６）の定義を付加することは
難しい。本発明と公知の低濃度不純物領域（ＬＤＤ）技
術とを組み合わせてもよいので、下記の条件を本発明の
第１乃至第４に付加してもよい。 （８）浮島領域とベース領域の境界部に、意図的に浮島
領域よりも低濃度の第１の導電型の不純物を有する領域
が設けられた。

【００１４】また、低濃度不純物領域に限らず、オフセ
ットゲイト構造としてもよい。図４には幾つかの例を示
す。図４のいずれのトランジスタも絶縁基板１００上に
形成され、ソース領域１０１、ドレイン領域１０２、ベ
ース領域１０７、ゲイト絶縁膜１１９、ゲイト電極１０
９、浮島領域１０３と１０４を有する。図４（Ａ）の例
は、側壁形成技術を用いて、オフセットゲイト構造を得
るものである。すなわち公知の側壁形成技術によって、
ゲイト電極１０９（これらは全て同じ物質である）の側
面に絶縁物の側壁１２１を形成する。そして、このゲイ
ト電極および側壁（併せてゲイト電極部という）をマス
クとして、薄膜半導体に不純物を拡散し、ソース領域１
０１、ドレイン領域１０２、浮島領域１０３および１０
４を得る。

【００１５】この際、側壁１２１の下部には不純物が注
入されないか、注入量が著しく低いので、ゲイト電極と
不純物領域の重ならないオフセット領域１２２が形成さ
れる。このようなオフセット領域を設けることにより、
リーク電流を低減できるが、本発明と組み合わせること
により、よりリーク電流の低減を促進できる。（図４
（Ａ）） 図４（Ｂ）は、公知の側壁形成技術と低濃度不純物領域
形成技術を適用した例を示す。すなわち、ゲイト電極１
０９（これらは全て同じ物質である）をマスクとして、
低濃度の不純物（濃度は、ソース／ドレイン領域のもの
の１／１００〜１／１００００が好ましい）を薄膜半導
体中に拡散し（第１のドーピング）、低濃度不純物領域
１２３を得る。その後、公知の側壁形成技術によって、
ゲイト電極１０９の側面に側壁１２１を形成する。この
側壁は導電性のものでも、絶縁物でもよい。

【００１６】そして、このゲイト電極および側壁（併せ
てゲイト電極部という）をマスクとして、薄膜半導体に
不純物を拡散させ（第２のドーピング）、ソース領域１
０１、ドレイン領域１０２、浮島領域１０３および１０
４を得る。第２のドーピングの際、側壁１２１の下部に
は不純物が拡散せず、したがって、第１のドーピングに
よって得られた低濃度不純物領域１２３が保持される。
このような低濃度不純物領域を設けることにより、素子
の短チャネル化による劣化を防止できる。（図４
（Ｂ））

【００１７】図４（Ｃ）は、特開平６−２９１３１５公
報に記載されているようなゲイト電極の陽極酸化技術を
用いてオフセットゲイト構造を得る例を示す。すなわ
ち、ゲイト電極１０９の側面および上面に陽極酸化物被
膜１２４を形成し、これらをマスクとして用いることに
よっても、薄膜半導体に図４（Ａ）と同様なオフセット
領域１２２を設けることができる。（図４（Ｃ））

【００１８】図４（Ｄ）も陽極酸化技術を用いたもので
ある。すなわち、特開平７−１６９９７４公報に記載さ
れているように、側面の陽極酸化技術を用いて、ゲイト
絶縁膜を選択的にエッチングし、これを用いて、薄膜半
導体にソース領域１０１、ドレイン領域１０２、浮島領
域１０３および１０４と、それらの周囲とベース領域の
間に低濃度不純物領域１２３が設けられる。この場合に
は、ゲイト電極１０９の陽極酸化を２段階おこない、得
られた陽極酸化物被膜をマスクとしてゲイト絶縁膜１１
９をエッチングし、新たなゲイト絶縁膜１２５を形成す
る。その後、一部の陽極酸化物被膜１２４は残すが、他
の陽極酸化物は除去し、このようにして得られたゲイト
絶縁膜１２５をマスクとして２段階のドーピングをおこ
ない、低濃度不純物領域１２３を得る。（図４（Ｄ））

【００１９】

【作用】本発明の第１乃至第４では、いずれも従来のＴ
ＦＴのチャネル領域に相当する部分にベース領域と浮島
領域を設けるものである。非選択（ＯＦＦ）状態につい
て考えれば、ソース領域からドレイン領域へのリーク電
流の流れは、その間に存在する浮島領域を横断すること
は考えにくい。これは、ベース領域と浮島領域の間には
大きなポテンシャルバリヤが形成されるためである。こ
のため、リーク電流は主としてベース領域を流れる。

【００２０】しかしながら、ベース領域は、浮島領域が
存在するために、その幅（平均的な幅）は、従来のチャ
ネル領域よりも狭いものであり、また、ソース領域から
ドレイン領域へ至る経路も長くなる可能性がある。した
がって、浮島領域が存在するために、非選択状態の実質
的なチャネル長はより長く、チャネル幅はより短くする
ことができる。このため、リーク電流は低減する。次に
選択（ＯＮ）状態について考えると、ベース領域は、ゲ
イト電極に電圧が印加されたため、反転し、ベース領域
と浮島領域間のポテンシャルバリヤは小さくなり、（ド
レイン）電流は、ベース領域だけではなく、逆に、浮島
領域を横断して流れるようになる。なぜならば、浮島領
域を横断した方が距離が短いためである。すなわち、選
択状態においては、実質的なチャネル長は、非選択状態
より短く、かつ、チャネル幅は大きくなる。このため、
ドレイン電流は増大する。

【００２１】このようにして、ＯＮ／ＯＦＦ比を増大さ
せることが可能となる。非選択状態の実質的なチャネル
長をより長くするには、以下の実施例からも明らかなよ
うに、浮島領域の数を２以上、好ましくは、５以上とす
るとよい。同様に実質的なチャネル幅をより狭くするに
は、浮島領域の間隔を可能な限り狭めるとよい。図１は
本発明の基本概念を説明するための図である。薄膜半導
体８には、同じ層内にソース領域１、ドレイン領域２、
浮島領域３〜６、ベース領域７が形成される。また、薄
膜半導体８の上には、ゲイト絶縁膜（図示せず）を介し
て、ゲイト電極９を設ける。ソース／ドレイン領域、浮
島領域は、ゲイト電極９をマスクとして自己整合的に形
成される。ベース領域１０７の導電型は薄膜半導体８の
当初の導電型のままであり、真性もしくはソース／ドレ
イン領域、浮島領域とは逆の導電型である。

【００２２】このような構造を得る方法を図１（Ｂ）お
よび図１（Ｃ）を用いて説明する。まず、何らドーピン
グのされていない薄膜半導体８上にゲイト絶縁膜を介し
て、ゲイト電極９を形成するが、その際には、浮島領域
を形成する部分にホール１３〜１６を形成しておく。
（図１（Ｂ）） その後、不純物のドーピングをおこない、薄膜半導体領
域に必要とする導電型の領域を形成する。このようにし
て、ソース領域１、ドレイン領域２、浮島領域３〜６が
形成される。しかし、薄膜半導体領域でも、ゲイト電極
９の下の部分には意図的にはドーピングされないので、
真性なままで、これはベース領域７となる。（図１
（Ｃ））

【００２３】ソース領域１にはソース配線・電極１０
を、また、ドレイン領域２にはドレイン配線・電極１２
を形成する。ゲイト電極９は、そのままゲイト配線１１
１と電気的に接続される。このような半導体装置の薄膜
半導体８を上方より見た図面を図２（Ａ）に示す。この
ような構造を有する装置は上記の第１乃至第４の条件を
満たす。例えば、上記条件の第１に関しては、薄膜半導
体８は、ソース領域１およびドレイン領域２と、その間
に存在するベース領域７と、ソース領域１とドレイン領
域２とはベース領域７によって分離された浮島領域３〜
６を有するので、条件（１）を満たす。

【００２４】さらに、ベース領域７のみを経由してソー
ス領域１からドレイン領域２へ至る最短距離は、ベース
領域７と浮島領域３〜６（すなわち、薄膜半導体８のソ
ース領域１とドレイン領域２以外の部分全て）を経由し
て前記ソース領域からドレイン領域へ至る最短距離の約
２．０７倍であるので、条件（２）を満たす。同様に上
記条件の第２に関しても、薄膜半導体８は、ソース領域
１からドレイン領域２へつながる、真性のベース領域７
と、ベース領域７によってソース領域１とドレイン領域
２から分離された浮島領域３とを有するので、条件
（３）を満たす。

【００２５】また、ベース領域をソース領域からドレイ
ン領域へ至る経路の平均幅は、薄膜半導体をソース領域
からドレイン領域へ至る平均幅（ここではＷ）の約１／
６であるので、上記条件（７）をも満たす。同様に上記
条件の第３に関しても、薄膜半導体８は、ベース領域７
をただ一つ有し、また、ソース／ドレイン領域と同じ導
電型で、ベース領域７によってソース領域１とドレイン
領域２から分離された浮島領域３〜６とを有するので、
条件（４）を満たす。

【００２６】同様に上記条件の第４に関しても、薄膜半
導体８は、ソース領域１、ドレイン領域２と、ソース領
域からドレイン領域へつながる真性のベース領域７と、
ソース／ドレイン領域と同じ導電型で、ソース領域とド
レイン領域とはベース領域によって分離された浮島領域
３〜６のみからなるので、条件（５）を満たす。さら
に、ベース領域７の面積をベース領域のみを経由してソ
ース領域からドレイン領域へ至る最短経路長により除し
た値は、薄膜半導体８のソース領域とドレイン領域以外
の面積をソース領域からドレイン領域へ至る最短経路長
により除した値の約１／３なので、条件（６）を満た
す。

【００２７】図１の半導体装置を動作させた際の、電流
の流れを図２（Ｂ）および図２（Ｃ）に示す。図２
（Ｂ）は非選択（ＯＦＦ）状態を示したもので、流れる
電流はリーク電流である。この場合のベース領域の垂直
方向のバンド図を図１０（Ａ）に示す。ここでは、半導
体装置はＮチャネル型とする。ゲイト電極９には負の電
圧が印加されるので、半導体層の表面近傍には正孔が誘
起され、これが伝導を担う。（図１０（Ａ）） この結果、図２（Ｂ）の矢印に示されるようにリーク電
流は、非選択状態では、浮島領域の間をかいくぐるよう
に、ベース領域をジグザグにソース領域からドレイン領
域へ流れる。この場合、見掛けのチャネルの大きさは長
さＬ、幅Ｗだが、実際のリーク電流の流れに基づく、実
質的なチャネルの大きさは、見掛けのチャネル長よりも
長く、チャネル幅よりも狭い。（図２（Ｂ））

【００２８】一方、選択（ＯＮ）状態では、ベース領域
がゲイト電極に印加された電圧によって反転し、すなわ
ち、ベース領域が浮島領域と同じ導電型となる。この場
合のベース領域の垂直方向のバンド図を図１０（Ｂ）に
示す。ここでは、半導体装置はＮチャネル型とする。ゲ
イト電極９には負の電圧が印加されるので、半導体層の
表面近傍には電子が誘起され、これが伝導を担う。（図
１０（Ｂ）） 電子をキャリヤとするドレイン電流は浮島を横断して流
れる。したがって、選択状態では実質的なチャネルの大
きさは、ほぼ見掛けのチャネルの大きさと同程度であ
る。（図２（Ｃ））

【００２９】例えば、図１の半導体装置と同じ非選択状
態を実現させるには、同じデザインルールを用いても、
図２（Ａ）から浮島領域３〜６を除去した構造のものを
作製すればよい。すなわち、チャネルがジグザグに配置
され、チャネル長が極めて長くなったＴＦＴ（図２
（Ｄ））である。しかしながら、このようなＴＦＴで
は、選択状態に本実施例の半導体装置のような大きなド
レイン電流を流すことはできない。これは、従来のＴＦ
Ｔが選択状態でも非選択状態でも実質的なチャネルが幾
何学的なチャネルと同じためである。これに対し、本発
明の基本概念では、選択状態と非選択状態で実質的なチ
ャネルが大きく変化することを特徴とし、よって、ＯＮ
／ＯＦＦ比を大きくできる。

【００３０】また、以上のことは、選択状態と非選択状
態で半導体装置の等価回路が異なるということとも同じ
である。図１１（Ａ）においては、実線の矢印が選択状
態のドレイン電流、点線の矢印が非選択状態のリーク電
流を示す。Ｎチャネル型の場合には、選択状態において
は、ゲイト電極に正の電圧＋Ｖが印加され、この際には
電子をキャリヤとするドレイン電流は浮島領域を横断し
て流れるので、ドレイン電流に関しては、半導体装置の
断面図は図１１（Ｂ）のようになり、その等価回路は図
１１（Ｃ）のようなマルチゲイト型となる。

【００３１】一方、非選択状態においては、ゲイト電極
には負の電圧−Ｖが印加され、この際には、正孔をキャ
リヤとするリーク電流はベース領域に沿って流れるた
め、リーク電流に関しては、半導体装置の断面図は図１
１（Ｄ）のように、長いものとなる。また、その等価回
路は図１１（Ｅ）のように、チャネル幅の大きな絶縁ゲ
イト型素子である。図２のＬとＷの値をそのままにデザ
インルールを最適化して設計すると、半導体装置のＯＮ
／ＯＦＦ比は、図２（Ｄ）のＴＦＴの１５倍のＯＮ／Ｏ
ＦＦ比を得ることができる。

【００３２】よりＯＮ／ＯＦＦ比を向上させるには、Ｗ
／Ｌをより大きくすればよい。かくすると、非選択状態
においては、実質的なチャネル長が増加する一方、選択
状態においてはチャネル幅が増加するので、リーク電流
は減少し、ドレイン電流は増加する。かくすることによ
り、非選択状態における実質的なチャネル長を選択状態
におけるものの５〜５０倍に、非選択状態における実質
的なチャネル幅を選択状態におけるものの１／２〜１／
２０倍にすることも可能であり、この結果、ＯＮ／ＯＦ
Ｆ比を、１００倍にまで拡大できる。

【００３３】図１の装置において、オーバーラップ・ゲ
イト電極１７を設けた場合を図３に示す。図３におい
て、他の構造は基本的には図１のものと同じであるが、
図面を簡単にするために、浮島領域を１つとし、それに
ともなってゲイト電極９の形状も簡単にした。番号は図
１のものと同じものを示す。オーバーラップゲイト電極
１７には、電圧供給のための配線１８が設けられる。図
３（Ａ）に本発明の半導体装置の層構造を示す。また、
図３（Ｂ）には、本発明の装置の断面の概略を示す。オ
ーバーラップ・ゲイト電極１７はゲイト電極９および浮
島領域３とは絶縁されている。図３の半導体装置は、構
成上は図１の半導体装置にオーバーラップゲイト電極を
付加しただけであり、したがって、上記条件（１）〜
（７）を全て満たし、故に本発明の第１〜第４の条件を
満たす。

【００３４】ゲイト電極９に逆バイアス（Ｎチャネル型
であれば負）の電圧を印加したとき、ベース領域７の表
面にはそれに応じたキャリヤ（Ｎチャネル型であれば正
孔（ホール））が誘起される。しかしながら、オーバー
ラップゲイト電極に順バイアス（Ｎチャネル型であれば
負）の電圧を印加した場合にはベース領域７から浮島領
域３へ向かって、それに応じたキャリヤ（Ｎチャネル型
であれば電子）が引き寄せられ、空乏層２０が形成され
る。空乏層は極めて抵抗の高い領域なので、伝導には寄
与しない。すなわち、オーバーラップ・ゲイト電極を設
け、これに順バイアス電圧を印加することにより、実質
的なベース領域の幅を狭くすることができ、非選択状態
におけるソース／ドレイン領域間の抵抗をさらに増大せ
しめることができる。すなわち、リーク電流が減少す
る。

【００３５】一方、選択状態においては、ゲイト電極に
もオーバーラップゲイト電極にも順バイアスの電圧が印
加されるので、空乏層は形成されず、むしろ、ベース領
域表面にチャネルが誘起される。この状態は、図１の場
合と同じである。すなわち、オーバーラップ・ゲイト電
極を付加し、これに一定の順バイアス電圧を印加するこ
とにより、図１の半導体装置のドレイン電流はそのまま
にして、リーク電流のみを低減するという作用を有す
る。本発明は、特に浮島領域の周囲にオフセット領域や
低濃度不純物領域を有する場合に有効である。これらオ
フセット領域や低濃度不純物領域は、ゲイト電極の電圧
によって導電型が変動するが、これらの領域が十分に反
転しないと、ベース領域と浮島領域の間に抵抗を生ずる
こととなり、本発明で意図するようにベース領域と浮島
領域を横断してドレイン電流を流すことが難しくなる。

【００３６】特に、自己整合的に形成されたオフセット
領域や低濃度不純物領域の上もしくは下にはゲイト電極
は存在しないので、この部分を反転させることは難し
い。もちろん、ゲイト電極にさらに高い電流を印加する
と、オフセット領域も十分に反転する。しかしながら、
ゲイト電極に過大な電圧を印加することは装置の破壊を
もたらすこともある。また、度重なる高電圧の印加は装
置の信頼性を低下させる。本発明においては、オフセッ
ト領域や低濃度不純物領域を覆って設けられたオーバー
ラップ・ゲイト電極に正の電圧を印加することによっ
て、オフセット領域や低濃度不純物領域の反転を促すこ
とができる。

【００３７】

【実施例】

〔実施例１〕 本実施例を図５、図６を用いて説明す
る。本実施例では本発明のトランジスタのみならず、そ
の他のトランジスタや配線をも含む回路の作製について
説明する。回路の主要な作製工程は下記の通りである。 半導体活性層（薄膜半導体）、ゲイト絶縁膜、ゲイト
電極・配線およびゲイト電極部の形成 ドーピングおよびドーピング不純物の活性化 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールおよびゲ
イト配線へのコンタクトホールの形成 オーバーラップ・ゲイト電極用の孔の形成 上層の導電性材料（金属等）を用いた配線（オーバー
ラップ・ゲイト電極を含む）の形成

【００３８】本実施例では、特開平６−２９１３１５公
報に記載されたように、金属ゲイト電極・配線の表面を
陽極酸化し、これをゲイト電極部とするものである。ま
ず工程を図５（Ａ）を用いて説明する。薄膜半導体、
ゲイト絶縁膜、ゲイト電極・配線およびゲイト電極部の
形成は公知の技術、あるいは特開平６−２９１３１５公
報に記載の技術を用いておこなう。本実施例では、本発
明が主として適用されるべきＴＦＴを、薄膜半導体５０
８に、また、そうではないＴＦＴを薄膜半導体５５１に
形成する。前者は高いＯＮ／ＯＦＦ比が要求される用途
に使用される。アクティブマトリクス型液晶ディスプレ
ーの例では、画素のスイッチングトランジスタやマトリ
クスに信号を出力するバッファートランジスタ（トラン
スファートランジスタ）等である。後者はそれ以外のロ
ジック回路等に使用される。薄膜半導体５０８および５
５１は絶縁表面を有する基板５００上に形成される。

【００３９】薄膜半導体材料としては、単結晶シリコ
ン、多結晶シリコン、非晶質シリコン等が用いられる。
単結晶シリコンとしては、サファイヤ基板上にエピタキ
シャル成長させたものや、単結晶シリコンウェファーの
中央部に高濃度の酸素イオンを打ち込み、該部分を酸化
させることによって、表面のみに単結晶シリコン層を残
した構造を得る方法（ＳＩＭＯＸ法）によって得られた
ものでも、あるいは、各種のラテラル・エピタキシー法
によって成長させたものを用いればよい。また、多結晶
シリコンを用いるのであれば、公知の各種成膜技術によ
って気相成長させたものや、そのようにして得られた多
結晶シリコンもしくは非晶質シリコンにレーザーアニー
ル法、ランプアニール法、熱アニール法等を施して、よ
り結晶度を高めたものを用いればよい。

【００４０】このような薄膜半導体を覆って、ゲイト絶
縁膜５１９およびゲイト電極５０９、５５２、ゲイト配
線５５３が形成される。ゲイト絶縁膜としては、通常の
半導体技術において用いられる製造方法によって得られ
た酸化珪素膜が好ましい。ゲイト電極・配線５０９、５
５２、５５３は、陽極酸化物によってその表面が被覆さ
れる。したがって、ゲイト電極の材料は、その表面に陽
極酸化物被膜を形成できるものであることが必要であ
る。例えば、アルミニウム、タンタル等を主成分とする
金属材料が好ましい。（図５（Ａ））

【００４１】次に工程を図５（Ｂ）を用いて説明す
る。この工程は公知の不純物ドーピング法を用いておこ
なう。この結果、Ｎ型のソース領域５０１、５５４、ド
レイン領域５０２、５５５、浮島領域５０３〜５０５が
自己整合的に形成される。さらに、ドーピングによって
薄膜半導体中に導入された不純物は公知の方法によって
活性化される。例えば、熱アニール、レーザーアニー
ル、ランプアニール等の方法が採用される。（図５
（Ｂ）） 図６（Ａ）には、このドーピングによって得られた薄膜
半導体５０８の不純物領域を上から見た様子を示す。す
なわち、図のＸ−Ｘ’での断面図が，図５に相当する。
（図６（Ａ））

【００４２】次に工程を図５（Ｃ）を用いて説明す
る。この工程は公知の層間絶縁物成膜技術を用いておこ
ない、この結果、層間絶縁物５５６が形成される。層間
絶縁物の材料としては、通常の半導体技術において用い
られる材料から選択される。例えば、酸化珪素や窒化珪
素等が好ましい。（図５（Ｃ）） 次に工程を図５（Ｄ）を用いて説明する。この工程は
公知のコンタクトホール形成技術を用いておこない、こ
の結果、ソース領域５０１、５５４およびドレイン領域
５０２、５５５、さらに、ゲイト配線５５３へのコンタ
クトホール５５７〜５６１が形成される。

【００４３】コンタクトホールの形成にあたっては、例
えば、ゲイト配線へのコンタクトホール５５９では、層
間絶縁物５５６と陽極酸化物被膜をエッチングしなけれ
ばならないのに対し、その他のコンタクトホールでは層
間絶縁物５５６とゲイト絶縁膜５１９をエッチングしな
ければならない。したがって、コンタクトホールのエッ
チング工程は、別々におこなってもよい。（図５
（Ｄ）） 次に工程を図５（Ｅ）を用いて説明する。この工程も
公知のコンタクトホール形成技術を用いておこなう。そ
の結果、オーバーラップ・ゲイト電極を形成する開孔部
５６２が形成される。このエッチング工程においては、
層間絶縁物のみをエッチングさせる。層間絶縁物として
酸化珪素を、また、ゲイト電極の材料としてアルミニウ
ムを用いると、陽極酸化物（酸化アルミニウム）は酸化
珪素と比較して著しくエッチングされにくい（選択比が
大きい）ので、このことは比較的容易に達成される。な
お、本エッチング工程において、ゲイト絶縁膜５１９が
エッチングされることは避けねばならない。（図５
（Ｅ））

【００４４】次に工程を図５（Ｆ）を用いて説明す
る。この工程は公知の金属被膜成膜技術およびエッチン
グ技術を用いておこない、この結果、金属配線５１０、
５１２、５６３、５６４およびオーバーラップ・ゲイト
電極５１７が形成される。このように、本実施例では、
オーバーラップ・ゲイト電極は、ソースやドレインの電
極・配線と同一の被膜から形成される。（図５（Ｆ）） かくすることにより得られたトランジスタの動作の様子
を図６を用いて説明する。図６の番号は図５のものに対
応する。ソース５０１とオーバーラップゲイト電極５１
７を接地し、ドレイン５０２に正の電圧を印加した状態
で、ゲイト電極５０９に負の大きな電圧を印加すると、
リーク電流が図６（Ｂ）に示すようにベース領域５０７
をつたって流れる。（図６（Ｂ））

【００４５】次に、オーバーラップ・ゲイト電極５１７
に正の電圧を印加すると、浮島領域５０３〜５０５の周
囲に空乏層５２０が形成される。空乏層５２０はリーク
電流の伝導に寄与しないので、リーク電流の伝導経路の
幅が狭まり、リーク電流は減少する。（図６（Ｃ）） さらに、オーバーラップ・ゲイト電極５１７に大きな正
の電圧を印加すると、浮島領域５０３〜５０５の周囲の
空乏層５２０は拡大し、図に示すように互いに結合し
て、結果的にベース領域５０７は、３つの領域５０７ａ
〜ｃに分断される。このような状態では、リーク電流は
もはや流れることができないので、リーク電流は著しく
減少する。（図６（Ｄ）） 以上は、何も特開平６−２９１３１５公報に記載のＴＦ
Ｔについてのみ適用できるわけではなく、図４（Ｄ）に
示すごとき、特開平７−１６９９７４公報に記載されて
いる側面の陽極酸化技術を用いて、オフセット領域や低
濃度不純物領域が形成されたＴＦＴでも同様に実施でき
ることは明らかであろう。

【００４６】〔実施例２〕 本実施例を図７を用いて説
明する。本実施例も実施例１と同様に、本発明のトラン
ジスタのみならず、その他のトランジスタや配線をも含
む回路の作製について説明する。本実施例の回路の主要
な作製工程は下記の通りである。 半導体活性層（薄膜半導体）、ゲイト絶縁膜、ゲイト
電極・配線およびゲイト電極部の形成 ドーピングおよびドーピングされた不純物の活性化 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールおよびオ
ーバーラップ・ゲイト電極用の孔の形成 ゲイト配線へのコンタクトホールの形成 上層の導電性材料（金属等）を用いた配線（オーバー
ラップ・ゲイト電極を含む）の形成

【００４７】本実施例では、特開平６−２９１３１５公
報に記載されたように、金属ゲイト電極・配線の表面を
陽極酸化し、これをゲイト電極部とするものである。し
かし、何も特開平６−２９１３１５公報に記載のＴＦＴ
についてのみ適用できるわけではなく、特開平７−１６
９９７４公報に記載されている側面の陽極酸化技術を用
いて、オフセット領域や低濃度不純物領域が形成された
ＴＦＴでも同様に実施できる。まず工程を図７（Ａ）
を用いて説明する。本発明が主として適用されるべきＴ
ＦＴを、薄膜半導体７０８に、また、そうではないＴＦ
Ｔを薄膜半導体７５１に形成する。薄膜半導体７０８お
よび７５１は、ＳＩＭＯＸ基板７００上に形成される。
ＳＩＭＯＸ基板とは、単結晶シリコンウェハーの基板近
傍の特定の深さのみに酸素イオンを注入することによ
り、基板表面の近傍に酸化珪素層７６６を形成し、その
上に単結晶シリコン層を残存せしめたものである。した
がって、薄膜半導体７０８および７５１の形成には、酸
化珪素層７６６上の単結晶シリコン層をエッチングすれ
ばよい。

【００４８】このようにして得られた薄膜半導体を覆っ
て、ゲイト絶縁膜７１９およびゲイト電極７０９、７５
２、ゲイト配線７５３が形成される。本実施例では、ゲ
イト絶縁膜としてプラズマＣＶＤ法によって形成された
酸化珪素、ゲイト電極としてアルミニウム（０．１〜３
％のスカンジウムを含む）を用いる。ゲイト電極・配線
７０９、７５２、７５３は、陽極酸化物によってその表
面が被覆される。（図７（Ａ）） 次に工程を図７（Ｂ）を用いて説明する。この工程は
公知の不純物ドーピング法を用いておこなう。この結
果、Ｎ型のソース領域７０１、７５４、ドレイン領域７
０２、７５５、浮島領域７０３〜７０５が自己整合的に
形成される。さらに、ドーピングによって薄膜半導体中
に導入された不純物は公知の方法によって活性化され
る。本実施例では、エキシマレーザーを用いたレーザー
アニールを採用する。（図７（Ｂ））

【００４９】次に工程およびを図７（Ｃ）を用いて
説明する。この工程は公知の層間絶縁物成膜技術および
コンタクトホール形成技術を用いておこなう。本実施例
では、層間絶縁物として、酸化珪素を用いる。さらに、
ソース領域７０１、７５４およびドレイン領域７０２、
７５５、ゲイト配線７５３へのコンタクトホール７５７
〜７６１が形成される。また、同時にオーバーラップ・
ゲイト電極を形成する開孔部７６２が形成される。以上
の工程では、エッチングはドライエッチング法によっ
て、ゲイト絶縁膜がエッチングされるまでおこなう。し
かし、陽極酸化物（酸化アルミニウム）は酸化珪素に比
較してエッチングレートが著しく低いので、陽極酸化物
が本工程でエッチングされることはなく、陽極酸化物が
エッチングストッパーとなる。（図７（Ｃ））

【００５０】次に工程を図７（Ｄ）を用いて説明す
る。この工程では、コンタクトホール７５９のみを露出
して、他をフォトレジストのマスクで覆い、ウェットエ
ッチング法によって、コンタクトホール７５９の陽極酸
化物をエッチングする。かくすることにより、ゲイト配
線７５３に達するコンタクトホールが形成される。（図
７（Ｄ）） 次に工程を図７（Ｅ）を用いて説明する。この工程は
公知の金属被膜成膜技術およびエッチング技術を用いて
おこない、この結果、金属配線７１０、７１２、７６
３、７６４およびオーバーラップ・ゲイト電極７１７が
形成される。（図７（Ｅ））

【００５１】〔実施例３〕 本実施例を図８を用いて説
明する。本実施例も実施例１、２と同様に、本発明のト
ランジスタのみならず、その他のトランジスタや配線を
も含む回路の作製について説明する。本実施例の回路の
主要な作製工程は下記の通りである。 半導体活性層（薄膜半導体）、ゲイト絶縁膜、ゲイト
電極・配線およびゲイト電極部の形成 ドーピングおよびドーピングされた不純物の活性化 オーバーラップ・ゲイト電極の形成 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールおよびゲ
イト配線へのコンタクトホールの形成 上層の導電性材料（金属等）を用いた配線の形成

【００５２】本実施例では、特開平６−２９１３１５公
報に記載されたように、金属ゲイト電極・配線の表面を
陽極酸化し、これをゲイト電極部とするものである。し
かし、何も特開平６−２９１３１５公報に記載のＴＦＴ
についてのみ適用できるわけではなく、特開平７−１６
９９７４公報に記載されている側面の陽極酸化技術を用
いて、オフセット領域や低濃度不純物領域が形成された
ＴＦＴでも同様に実施できる。まず工程を図８（Ａ）
を用いて説明する。本発明が主として適用されるべきＴ
ＦＴを、薄膜半導体８０８に、また、そうではないＴＦ
Ｔを薄膜半導体８５１に形成する。薄膜半導体８０８お
よび８５１は絶縁基板８００上に形成される。本実施例
では、薄膜半導体として、多結晶シリコン膜をレーザー
アニール法によって結晶化せしめたものを用いる。

【００５３】このような薄膜半導体を覆って、ゲイト絶
縁膜８１９およびゲイト電極８０９、８５２、ゲイト配
線８５３が形成される。本実施例では、ゲイト絶縁膜と
して減圧ＣＶＤ法によって形成された酸化珪素、ゲイト
電極としてアルミニウム（０．１〜３％のスカンジウム
を含む）を用いる。ゲイト電極・配線８０９、８５２、
８５３は、陽極酸化物によってその表面が被覆される。
（図８（Ａ）） 次に工程を図８（Ｂ）を用いて説明する。この工程は
公知の不純物ドーピング法を用いておこなう。この結
果、Ｎ型のソース領域８０１、８５４、ドレイン領域８
０２、８５５、浮島領域８０３〜８０５が自己整合的に
形成される。さらに、ドーピングによって薄膜半導体中
に導入された不純物は公知の方法によって活性化され
る。本実施例では、エキシマレーザーを用いたレーザー
アニールを採用する。（図８（Ｂ））

【００５４】次に工程を図８（Ｃ）に示す。この工程
では、公知の金属被膜成膜およびエッチング技術によっ
て、浮島領域８０３〜８０５を覆ってオーバーラップ・
ゲイト電極８１７が形成される。（図８（Ｃ）） 次に工程およびを図８（Ｄ）を用いて説明する。こ
の工程は公知の層間絶縁物成膜技術およびコンタクトホ
ール形成技術を用いておこなう。本実施例では、層間絶
縁物８５６として、酸化珪素を用いる。（図８（Ｄ）） そして、層間絶縁物８５６をエッチングして、ソース領
域８０１、８５４およびドレイン領域８０２、８５５、
ゲイト配線８５３へのコンタクトホール８５７〜８６１
が形成される。以上のエッチング工程は複数に分けてお
こなってもよい。（図８（Ｄ））

【００５５】次に工程を図８（Ｅ）を用いて説明す
る。この工程は公知の金属被膜成膜技術およびエッチン
グ技術を用いておこない、この結果、金属配線８１０、
８１２、８６３、８６４が形成される。（図８（Ｅ）） 本実施例では、実施例１および２に比較すると、金属配
線層がさらに１層追加されるが、オーバーラップ・ゲイ
ト電極とソース配線、ドレイン配線とを交差させること
もできる。また、オーバーラップ・ゲイト電極８１７は
図８（Ｆ）に示すように、浮島領域８０４と８０５のみ
を覆って形成してもよい。かくしても、本発明の効果が
無くなってしまうことはない。

【００５６】〔実施例４〕 本実施例を図９を用いて説
明する。本実施例のトランジスタの主要な作製工程は下
記の通りである。 半導体活性層（薄膜半導体）、ゲイト絶縁膜、ゲイト
電極・配線およびゲイト電極部の形成 ドーピングおよびドーピングされた不純物の活性化 エッチングストッパー用被膜の形成 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールおよびオ
ーバーラップ・ゲイト電極用の孔の形成 上層の導電性材料（金属等）を用いた配線（オーバー
ラップ・ゲイト電極を含む）の形成

【００５７】本実施例では、特開平６−２９１３１５公
報に記載されたように、金属ゲイト電極・配線の表面を
陽極酸化し、これをゲイト電極部とするものである。し
かし、何も特開平６−２９１３１５公報に記載のＴＦＴ
についてのみ適用できるわけではなく、特開平７−１６
９９７４公報に記載されている側面の陽極酸化技術を用
いて、オフセット領域や低濃度不純物領域が形成された
ＴＦＴでも同様に実施できる。まず工程を図９（Ａ）
を用いて説明する。本発明が主として適用されるべきＴ
ＦＴを、薄膜半導体９０８に形成する。薄膜半導体９０
８は絶縁基板９００上に形成される。

【００５８】このような薄膜半導体を覆って、ゲイト絶
縁膜９１９およびゲイト電極９０９が形成される。本実
施例では、ゲイト絶縁膜として減圧ＣＶＤ法によって形
成された酸化珪素、ゲイト電極としてアルミニウム
（０．１〜３％のスカンジウムを含む）を用いる。ゲイ
ト電極・配線９０９は陽極酸化物によってその表面が被
覆される。（図９（Ａ）） 次に工程を図９（Ｂ）を用いて説明する。この工程は
公知の不純物ドーピング法を用いておこなう。この結
果、ソース領域９０１、ドレイン領域９０２、浮島領域
９０３〜９０５が自己整合的に形成される。さらに、ド
ーピングによって薄膜半導体中に導入された不純物は公
知の方法によって活性化される。本実施例では、エキシ
マレーザーを用いたレーザーアニールを採用する。（図
９（Ｂ））

【００５９】次に工程およびを図９（Ｃ）に示す。
この工程では、公知の絶縁被膜成膜技術によって、浮島
領域９０３〜９０５を覆って、窒化珪素被膜９６５が形
成される。さらに、酸化珪素の層間絶縁物９５６も形成
される。（図９（Ｃ）） 次に工程を図９（Ｄ）を用いて説明する。この工程は
公知のコンタクトホール形成技術を用いておこなう。層
間絶縁物９５６をエッチングして、ソース領域９０１お
よびドレイン領域９０２へのコンタクトホール９５７、
９５８および、オーバーラップ・ゲイト電極用の孔９６
２が形成される。このエッチング工程では、酸化珪素と
窒化珪素のエッチングレートの違いを利用して、窒化珪
素膜９６５でエッチングが停止するようにおこなう。
（図９（Ｄ））

【００６０】その後、コンタクトホール９５７、９５８
のみを露出させ、他はフォトレジストによって被覆した
状態で、窒化珪素膜９６５のエッチングをおこなう。か
くして、ソース領域９０１、ドレイン領域９０２に到達
するコンタクトホールが得られる。（図９（Ｅ）） 次に工程を図９（Ｆ）を用いて説明する。この工程は
公知の金属被膜成膜技術およびエッチング技術を用いて
おこない、この結果、ソース電極・配線９１０、ドレイ
ン電極・配線９１２、および、オーバーラップ・ゲイト
電極９１７が形成される。（図９（Ｆ））

【００６１】本実施例では、実施例１、２と似ている
が、新たに窒化珪素膜をエッチングストッパーとして設
けた点に特徴がある。実施例１、２においては、オーバ
ーラップ・ゲイト電極用の孔（５６２、７６２）を設け
る際に、ゲイト絶縁膜（５１９、７１９）をエッチング
してしまう危険があったが、本実施例のように、エッチ
ングストッパーの被膜９６５を設けると、そのような問
題はなくなる。さらに、窒化珪素は正の電荷をトラップ
し易いのであるが、オーバーラップ・ゲイト電極は、Ｎ
チャネル型トランジスタでは、常に正の電位に保持され
ることを考慮すると、何ら問題はなく、むしろ、印加電
圧に加えて、トラップされた電荷によって、空乏層が拡
大する効果もあり、より好ましい。

【００６２】〔実施例５〕 本実施例を図１２を用いて
説明する。本実施例のトランジスタは、実施例１〜４と
は異なりゲイト電極の位置が基板側にあるボトムゲイト
型のものである。本実施例の半導体装置の主要な作製工
程は下記の通りである。 ゲイト電極・配線、ゲイト絶縁膜、半導体活性層（薄
膜半導体）の形成 ドーピングマスクの形成 ドーピングおよびドーピングされた不純物の活性化 層間絶縁物の成膜 ソース、ドレイン領域へのコンタクトホールの形成 上層の導電性材料（金属等）を用いた配線（オーバー
ラップ・ゲイト電極を含む）の形成

【００６３】本実施例では、特開平５−２７５４５２、
もしくは、同７−９９３１７公報に記載されるように、
ボトムゲイト型の薄膜トランジスタを得るために、自己
整合的なドーピングマスクの形成、薄膜半導体へのイオ
ンドーピングと活性化を実施する。本実施例の詳細な条
件、被膜の厚さ等は上記公報を参考にするとよい。まず
工程を図１２（Ａ）を用いて説明する。まず、ガラス
基板２００上にゲイト電極２０９を形成する。ガラス基
板は裏面露光技術を使用するため、露光に用いる光を透
過することが要求される。

【００６４】ゲイト電極としては、アルミニウム（０．
１〜２％のシリコンを含む）を用いる。図のゲイト電極
２０９は全て同一被膜から得られ、電気的に接続してい
る。耐圧を高めるために、陽極酸化法によってゲイト電
極の上面と側面に陽極酸化物被膜を形成してもよい。さ
らに、酸化珪素のゲイト絶縁膜と、多結晶もしくは非晶
質のシリコン膜２０８を、その上に形成する。本実施例
では、酸化珪素を減圧ＣＶＤ法により、また、非晶質シ
リコン膜をプラズマＣＶＤ法により形成し、これをレー
ザーアニール法によって結晶化せしめた。次に工程を
説明する。この工程は裏面露光技術を用いる。すなわ
ち、窒化珪素の被膜を堆積し、その上にフォトレジスト
を塗布した後、裏面より光を照射して、フォトレジスト
の露光をおこなう。そして、これによって窒化珪素膜の
エッチングをおこない、ドーピングマスク２６５を得
る。ドーピングマスク２６５は図では別々になっている
ように見えるが、裏面露光技術を採用したためゲイト電
極２０９と同様、全て、つながっている。（図１２
（Ｂ））

【００６５】次に工程を説明する。この工程は、公知
の不純物ドーピング法を用いておこなう。この結果、ソ
ース領域２０１、ドレイン領域２０２、浮島領域２０３
〜２０５が自己整合的に形成される。さらに、ドーピン
グによって薄膜半導体中に導入された不純物は、ランプ
アニールによって活性化される。次に工程を図１２
（Ｃ）を用いて説明する。この工程では、公知の絶縁被
膜成膜技術によって、薄膜半導体２０８、ドーピングマ
スク２６５を覆って、層間絶縁物としての酸化珪素被膜
２５６が形成される。この層間絶縁物２５６の厚さは単
に層間絶縁だけでなく、オーバーラップ・ゲイト電極の
ゲイト絶縁膜ともなるので、むやみに厚くすることは避
けねばならない。例えば、酸化珪素であれば、１０００
〜３０００Åが好ましい。（図１２（Ｃ））

【００６６】次に工程を図１２（Ｄ）を用いて説明す
る。この工程は公知のコンタクトホール形成技術を用い
ておこなう。層間絶縁物２５６をエッチングして、ソー
ス領域２０１およびドレイン領域２０２へのコンタクト
ホール２５７、２５８が形成される。（図１２（Ｄ）） 次に工程を図１２（Ｅ）を用いて説明する。この工程
は公知の金属被膜成膜技術およびエッチング技術を用い
ておこない、この結果、ソース電極・配線２１０、ドレ
イン電極・配線２１２、および、オーバーラップ・ゲイ
ト電極２１７が形成される。（図１２（Ｅ））

【００６７】オーバーラップ・ゲイト電極２１７は図１
２（Ｅ）のように一様に連続させてもよいし、図１２
（Ｆ）のように分離してもよい。前者はエッチングスト
ッパー２６５が十分に厚い場合に有効である。そのよう
な場合にはエッチングストッパー２５６が存在するた
め、オーバーラップ・ゲイト電極２１７に順バイアス電
圧を印加しても、ベース領域（ドーピングされていない
部分）にチャネルが生ずることはない。（図１２
（Ｆ）） もし、ドーピングマスク２５６が十分に厚くない場合に
は、ベース領域にチャネルが生ずるので、それを防止す
るために、図１２（Ｆ）に示すように、オーバーラップ
・ゲイト電極２１７がベース領域を横断しないように
（すなわち、オーバーラップ・ゲイト電極２１７が、浮
島領域２０３〜２０５のそれぞれに対応して存在するよ
うに）分断することが必要である。

【００６８】〔実施例６〕 本実施例を図１３を用いて
説明する。本実施例のトランジスタは、ゲイト電極が薄
膜半導体の上にある、いわゆるトップゲイト型である
が、実施例１〜４とは異なりソース電極・配線、ドレイ
ン電極・配線が薄膜半導体の下、すなわち、ゲイト電極
とは逆にある形式（正スタガー型）のものである。本実
施例の半導体装置の主要な作製工程は下記の通りであ
る。 ソース電極・配線およびドレイン電極・配線、半導体
活性層（薄膜半導体）の形成 ゲイト絶縁膜、ゲイト電極の形成 ドーピングおよびドーピングされた不純物の活性化 層間絶縁物の成膜 オーバーラップ・ゲイト電極の形成

【００６９】まず工程を図１３（Ａ）を用いて説明す
る。まず、ガラス基板３００上にソース電極・配線３１
０およびドレイン電極・配線３１２を形成する。ソース
電極・配線３１０およびドレイン電極・配線３１２とし
ては、モリブテンを用いる。その他の比較的、耐熱性の
高い金属（タングステン、クロム、タンタル、ニッケル
等）を用いてもよい。さらに、非晶質のシリコン膜３０
８を、その上に形成し、レーザーアニール法によって結
晶化せしめる。（図１３（Ａ））次に工程に移る。こ
の工程においては、公知の成膜技術によって酸化珪素の
ゲイト絶縁膜３１９、アルミニウムのゲイト電極３０９
を形成する。（図１３（Ｂ）） 次に工程に移る。この工程は、公知の不純物ドーピン
グ法を用いておこなう。この結果、ソース領域３０１、
ドレイン領域３０２、浮島領域３０３、３０４が自己整
合的に形成される。さらに、ドーピングによって薄膜半
導体中に導入された不純物は、レーザーアニールによっ
て活性化される。（図１３（Ｃ））

【００７０】次に工程に移る。この工程では、公知の
絶縁被膜成膜技術によって、ゲイト電極３０９を覆っ
て、層間絶縁物としての酸化珪素被膜３５６が形成され
る。この層間絶縁物３５６は、ゲイト電極３０９と、そ
の上に形成されるオーバーラップ・ゲイト電極との絶縁
性が保たれるに十分に厚いことと同時に、層間絶縁物３
５６とゲイト絶縁膜３１９を通して、下の浮島領域３０
３、３０４に電界が作用するだけ十分に薄いことが要求
される。したがって、酸化珪素を用いるのであれば、２
０００〜３０００Åからゲイト絶縁膜の厚さを差し引い
た厚さを設定することが望まれる。次に工程に移る。
この工程は公知の金属被膜成膜技術およびエッチング技
術を用いておこない、この結果、オーバーラップ・ゲイ
ト電極３１７が形成される。（図１３（Ｄ））

【００７１】

【発明の効果】本発明によって、薄膜半導体装置の非選
択時のリーク電流を低減させることが可能となった。し
かし、選択時のドレイン電流は従来のものと遜色ない程
度であり、結果として、ＯＮ／ＯＦＦ比を向上させるこ
とができる。本発明の薄膜半導体装置は、特に、ソース
領域−ドレイン領域間のリーク電流が低いことの要求さ
れる液晶ディスプレーのアクティブマトリクス回路にお
ける画素制御用のトランジスタのようにＯＮ／ＯＦＦ比
が高く、ダイナミックな動きの要求される用途に好まし
い。このように本発明は工業上、有益な発明である。

【図面の簡単な説明】

【図１】 本発明の基本概念を説明するための図。

【図２】 本発明の基本概念を説明するための図。

【図３】 本発明の基本概念を示す図。

【図４】 本発明の基本概念を説明するための図。

【図５】 実施例１の半導体装置の作製工程を示す図。

【図６】 実施例１の半導体装置の動作原理を示す図。

【図７】 実施例２の半導体装置の作製工程を示す図。

【図８】 実施例３の半導体装置の作製工程を示す図。

【図９】 実施例４の半導体装置の作製工程を示す図。

【図１０】本発明の基本概念を説明するための図。

【図１１】本発明の基本概念を説明するための図。

【図１２】実施例５の半導体装置の作製工程を示す図。

【図１３】実施例６の半導体装置の作製工程を示す図。

【符号の説明】

１・・・ソース領域 ２・・・ドレイン領域 ３〜６・・・浮島領域極 ７・・・ベース領域 ８・・・薄膜半導体 ９・・・ゲイト電極 １０・・・ソース配線・電極 １１・・・ドレイン配線・電極 １２・・・ゲイト配線 １３〜１６・・・ドーピング用ホール（開口部） １７・・・オーバラップ・ゲイト電極 １８・・・オーバラップ・ゲイト電極の配線 ２０・・・空乏層

Claims (7)

【特許請求の範囲】
1. 【請求項１】 少なくとも、薄膜半導体と、ゲイト絶縁
   膜と、ゲイト電極とを有する薄膜半導体装置において、 前記薄膜半導体は、 ソース電極・配線の接続された第１の導電型を呈するソ
   ース領域と、 ドレイン電極・配線の接続された第１の導電型を呈する
   ドレイン領域と、 前記ソース領域およびドレイン領域の間に存在し、真性
   もしくは第１の導電型とは逆の導電型を呈するベース領
   域と、 第１の導電型で、前記ソース領域とドレイン領域とは前
   記ベース領域によって分離された浮島領域と少なくとも
   一つの前記浮島領域の上もしくは下に形成されたオーバ
   ーラップ・ゲイト電極とを有し、 前記ベース領域の上もしくは下には、ゲイト絶縁膜を介
   して、ゲイト電極が設けられており、 前記ソース領域、ドレイン領域、浮島領域は、ゲイト電
   極をマスクとして不純物を拡散することによって形成さ
   れ、かつ、 前記ベース領域のみを経由して前記ソース領域からドレ
   イン領域へ至る最短距離は、ベース領域と浮島領域を経
   由して前記ソース領域からドレイン領域へ至る最短距離
   よりも大きいことをことを特徴とする薄膜半導体装置。
2. 【請求項２】 少なくとも、薄膜半導体と、ゲイト絶縁
   膜と、ゲイト電極とを有する薄膜半導体装置において、 前記薄膜半導体は、 ソース電極・配線の接続された第１の導電型を呈するソ
   ース領域と、 ドレイン電極・配線の接続された第１の導電型を呈する
   ドレイン領域と、 前記ソース領域からドレイン領域へつながる、真性もし
   くは第１の導電型とは逆の導電型を呈するベース領域
   と、 第１の導電型で、前記ベース領域によって前記ソース領
   域とドレイン領域から分離された浮島領域と少なくとも
   一つの前記浮島領域の上もしくは下に形成されたオーバ
   ーラップ・ゲイト電極とを有し、 前記ベース領域の上もしくは下には、ゲイト絶縁膜を介
   して、ゲイト電極が設けられており、かつ、 前記ソース領域、ドレイン領域、浮島領域は、ゲイト電
   極をマスクとして不純物を拡散することによって形成さ
   れことを特徴とする薄膜半導体装置。
3. 【請求項３】 少なくとも、薄膜半導体と、ゲイト絶縁
   膜と、ゲイト電極とを有する薄膜半導体装置において、 前記薄膜半導体は、 ソース電極・配線の接続された第１の導電型を呈するソ
   ース領域と、 ドレイン電極・配線の接続された第１の導電型を呈する
   ドレイン領域と、 真性もしくは第１の導電型とは逆の導電型を呈する唯一
   のベース領域と、 第１の導電型で、前記ベース領域によって前記ソース領
   域とドレイン領域から分離された浮島領域と少なくとも
   一つの前記浮島領域の上もしくは下に形成されたオーバ
   ーラップ・ゲイト電極とを有し、 前記ベース領域の上もしくは下には、ゲイト絶縁膜を介
   して、ゲイト電極が設けられており、かつ、 前記ソース領域、ドレイン領域、浮島領域は、ゲイト電
   極をマスクとして不純物を拡散することによって形成さ
   れことを特徴とする薄膜半導体装置。
4. 【請求項４】 少なくとも、薄膜半導体と、ゲイト絶縁
   膜と、ゲイト電極とを有する薄膜半導体装置において、 前記薄膜半導体は、 ソース電極・配線の接続された第１の導電型を呈するソ
   ース領域と、 ドレイン電極・配線の接続された第１の導電型を呈する
   ドレイン領域と、 前記ソース領域からドレイン領域へつながる、真性もし
   くは第１の導電型とは逆の導電型を呈するベース領域
   と、 第１の導電型で、前記ソース領域とドレイン領域とは前
   記ベース領域によって分離された浮島領域と少なくとも
   一つの前記浮島領域の上もしくは下に形成されたオーバ
   ーラップ・ゲイト電極とのみからなり、 前記ベース領域の上もしくは下には、ゲイト絶縁膜を介
   して、ゲイト電極が設けられており、かつ、 前記ソース領域、ドレイン領域、浮島領域は、ゲイト電
   極をマスクとして不純物を拡散することによって形成さ
   れており、 前記ベース領域の面積をベース領域のみを経由して前記
   ソース領域からドレイン領域へ至る最短経路長により除
   した値が、前記薄膜半導体のソース領域とドレイン領域
   以外の面積を前記ソース領域からドレイン領域へ至る最
   短経路長により除した値よりも小さいことを特徴とする
   薄膜半導体装置。
5. 【請求項５】 ベース領域をソース領域からドレイン領
   域へ至る経路の平均幅が、前記薄膜半導体をソース領域
   からドレイン領域へ至る経路の平均幅よりも小さいこと
   を特徴とする請求項２の薄膜半導体装置。
6. 【請求項６】 浮島領域とベース領域の境界部に、意図
   的に浮島領域よりも低濃度の第１の導電型の不純物を有
   する領域が設けられたことを特徴とする請求項１乃至４
   の薄膜半導体装置。
7. 【請求項７】 オーバーラップ・ゲイト電極には順バイ
   アス電圧が印加されることを特徴とする請求項１乃至４
   の薄膜半導体装置。