JPH09283621A - 半導体装置のｔ型ゲート電極形成方法およびその構造 - Google Patents

半導体装置のｔ型ゲート電極形成方法およびその構造

Info

Publication number
JPH09283621A
JPH09283621A JP8088010A JP8801096A JPH09283621A JP H09283621 A JPH09283621 A JP H09283621A JP 8088010 A JP8088010 A JP 8088010A JP 8801096 A JP8801096 A JP 8801096A JP H09283621 A JPH09283621 A JP H09283621A
Authority
JP
Japan
Prior art keywords
resist
gate electrode
forming
opening
gate opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8088010A
Other languages
English (en)
Inventor
Hidehiko Sasaki
秀彦 佐々木
Yasushi Yokoi
靖 横井
Koji Kadota
耕治 門田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8088010A priority Critical patent/JPH09283621A/ja
Priority to US08/820,507 priority patent/US5804474A/en
Priority to DE69706910T priority patent/DE69706910T2/de
Priority to EP97105617A priority patent/EP0801418B1/en
Priority to KR1019970013188A priority patent/KR100239994B1/ko
Publication of JPH09283621A publication Critical patent/JPH09283621A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 本発明は２層レジストを用いたＴ型ゲート電
極形成方法において、第１レジストのだれを防止し、簡
便に寄生容量の小さいＴ型ゲート電極を形成する方法を
提供する。 【解決手段】 第１レジストの第１ゲート開口部の両側
に近接してダミー開口部を形成した後に該第１レジスト
をベーク処理することにより、第１レジストの表面張力
を利用して該第１レジストのだれを抑え、第１ゲート開
口部とダミー開口部との間において急角度で立ち上がる
凸部形状の第１レジストを得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のＴ型
電極形成方法およびその構造に関する。
【０００２】
【従来の技術】電界効果トランジスタ等のトランジスタ
性能を向上させるためにはゲート長を短くする必要があ
るが、単にゲート電極を細くするだけでは、ゲート抵抗
の増大につながり、却ってトランジスタ特性を劣化させ
ることになる。そこで従来からゲート長を短くする一
方、ゲート抵抗を増加させないためにゲート断面積を大
きくしたＴ型ゲート電極構造が用いられている。
【０００３】図２に、従来の２層レジストを用いたＴ型
ゲート電極の形成方法を示す。まず（ａ）に示すよう
に、半導体基板１上にソース／ドレイン電極２を形成し
た後、第１レジスト３を形成し、フォトマスク４を用い
て露光光５を照射し、第１レジスト３の露光を行った
後、現像処理により第１ゲート開口部６を形成する
（ｂ）。続いて例えば１８０℃で３分間、第１レジスト
３のベーク処理を行った後（ｃ）、（ｄ）に示すよう
に、第２レジスト７を形成し、フォトマスク８を用いて
露光光９を照射し、第２レジスト７の露光を行った後、
現像処理により第２レジストに第２ゲート開口部１０を
形成する（ｅ）。最後に、ゲート電極金属１１を全面に
蒸着（ｆ）した後、第１レジスト３および第２レジスト
７を溶解除去するいわゆるリフトオフ法により第２レジ
スト７上のゲート電極金属１１を除去し、Ｔ型ゲート電
極を形成する（ｇ）。
【０００４】
【発明が解決しようとする課題】上記方法では、第１レ
ジストの第１ゲート開口部６の幅が以降の工程で変わら
ないように、第１レジスト３のパターニング後に、ベー
ク処理による第１レジスト３の硬化（工程（ｃ））が不
可欠である。しかし、上記ベーク処理は第１レジスト３
の形状のだれ（フロー）を生じ、かかるだれは最終的に
形成されるゲート電極の形状にも大きく影響する。即
ち、（ｇ）に示すゲート電極の立ち上がり角度βは、第
１レジスト３の形状により決定されるため、第１レジス
ト３がだれるほど立ち上がり角度βが小さくなり、ゲー
ト電極１１と半導体基板１の間隔が狭くなる。ここで、
Ｔ型ゲート電極では、電極１１と半導体基板１の間の空
間が容量を持ち、いわゆる寄生容量が発生するため、ゲ
ート電極１１と半導体基板１との間隔を広くするほうが
寄生容量が小さくなり、遮断周波数等のトランジスタ特
性が向上する。即ち、上記第１レジスト３のだれは、寄
生容量の増加をもたらし、トランジスタ特性の低下の原
因となっていた。かかるベーク処理（ｃ）における第１
レジスト３のだれを防止する方法として、工程（ａ）の
後にＵＶ（紫外線）光を照射して第１レジスト３を予め
硬化させておくＵＶキュア法を用いることも可能である
が、ＵＶキュア法は処理設備が高価であり、しかも処理
時間が長時間となるため、半導体装置の製造コストが高
くなり好ましくない。そこで、本発明は２層レジストを
用いたＴ型ゲート電極の形成方法において、第１レジス
トのだれを防止し、簡便に寄生容量の小さいＴ型ゲート
電極を形成する方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】そこで、発明者らは鋭意
研究の結果、第１レジストの第１ゲート開口部の両側に
近接してダミー開口部を形成した後に該第１レジストを
ベーク処理することにより、第１レジストの表面張力を
利用して第１レジストのだれを抑えることができること
を見出し、本発明を完成した。
【０００６】即ち、本発明は、半導体基板上にＴ型ゲー
ト電極を形成するにあたり、半導体基板上に形成するソ
ース／ドレイン間の第１レジストに第１ゲート開口部と
第１ゲート開口部の両側に近接してダミー開口部を形成
することを特徴とするＴ型ゲート電極形成方法にある。
【０００７】更に詳しくは、本発明は、半導体基板上に
Ｔ型ゲート電極を形成するにあたり、半導体基板上に形
成するソース／ドレイン間の第１レジストに第１ゲート
開口部を形成するとともにその両側に近接してダミー開
口部を形成する工程と、上記第１レジストをベーク処理
して、第１ゲート開口部とダミー開口部との間において
急角度で立ち上がる第１レジスト凸部を形成する工程
と、上記第１ゲート開口部を含み、上記急角度で立ち上
がる第１レジスト凸部上に第２レジストを積層形成する
工程と、上記第１ゲート開口部の第２レジストを除去す
るとともに、該第１ゲート開口部上方の第２レジストに
第１ゲート開口部より大きい第２ゲート開口部を形成す
る工程と、上記第２ゲート開口部を介して上記第１ゲー
ト開口部底部から上記急角度で立ち上がる第１レジスト
凸部側面にＴ型ゲート電極金属を蒸着する工程と、上記
Ｔ型ゲート電極を残し、第１レジスト凸部および第２レ
ジストを溶解除去するリフトオフ工程とからなることを
特徴とするＴ型ゲート電極形成方法にある。第１レジス
トの第１ゲート開口部の両側にダミー開口部を形成する
ことにより、ベーク処理時の第１レジストのだれを防止
し、第１ゲート開口部とダミー開口部との間において急
角度で立ち上がる第１レジスト凸部を形成することがで
きるため、最終的に半導体基板表面とのなす立ち上がり
角度が大きいＴ型ゲート電極の形成が可能となる。
【０００８】上記第１レジストのベーク処理後の一対の
第１レジスト凸部間に形成される第１ゲート開口部パタ
ーンは、該第１ゲート開口部底部から第１レジスト凸部
側面上に蒸着されるＴ型ゲート電極が、大略Ｖ字形状と
なるように形成されることが好ましい。第１ゲート開口
部パターンがかかる形状を有することにより、該第１レ
ジスト上に形成されるＴ型ゲート電極の半導体基板表面
とのなす立ち上がり角度を大きくすることができるから
である。
【０００９】上記第２レジストのベーク処理は、第１レ
ジストのベーク処理温度より低温で行なわれることが好
ましい。第２レジストのベーク処理中における第１レジ
ストと第２レジストの混合（インターミックス）を防止
し、また第１レジストの変形を防止するためである。
【００１０】また、本発明は、Ｔ型ゲート電極が大略Ｖ
字形状をなし、その半導体基板表面とのなす立ち上がり
角度が３０度以上であることを特徴とする電界効果トラ
ンジスタの構造でもある。かかる半導体基板表面とのな
す立ち上がり角度が３０度以上となるＴ型ゲート電極で
は、ゲート電極と半導体基板との間隔を大きくすること
ができ、寄生容量の低減が可能となり、最終的に遮断周
波数等のトランジスタ特性の良好な電界効果トランジス
タを得ることができるからである。
【００１１】上記立ち上がり角度を４５度以上とするこ
とにより、更に寄生容量の低減が可能となり、電界効果
トランジスタの特性向上が図ることができる。
【００１２】
【発明の実施の形態】図１に本発明の一の実施の形態を
示す。図２と同一符号は同一または相当箇所を示す。ま
ず、工程（ａ）に示すように、半導体基板１の上にソー
ス／ドレイン電極２を形成した後、例えばＰＦｉ２６Ａ
（住友化学製）等のポジ型フォトレジストをスピンコー
トにより約１μｍ塗布し、９０℃で９０秒間ベーク処理
を行って第１レジスト３を形成し、続いて例えばパター
ン幅０．５μｍのゲートパターンおよびダミーパターン
を有するフォトマスク４’を用いて、ｉ線ステッパ露光
装置等で露光光５を照射し、第１レジスト３の露光を行
う。
【００１３】次に、工程（ｂ）に示すように、通常のア
ルカリ現像液（例えばＳＤ−１（トクソー製））を用い
た現像処理により第１レジストに第１ゲート開口部６お
よびダミー開口部６’を形成する。後に行なう工程
（ｃ）のベーク処理中のレジストのだれを、レジストの
表面張力を利用することにより防止するためには、かか
る第１レジストパターンは、例えば第１ゲート開口部６
の幅が０．５μｍの場合、第１ゲート開口部６とダミー
開口部６’の間隔は３μｍ程度であるのが適当である。
ただし、ダミー開口部６’の幅は任意で構わない。
【００１４】次に、工程（ｃ）に示すように、第１レジ
スト３のベーク処理を行う。該ベーク処理は、空気循環
式オーブンを用いた場合は１８０℃で１５分程度、ホッ
トプレートを用いた場合は１８０℃で３分程度行うのが
適当である。かかるベーク処理により第１レジスト３は
軟化するが、第１ゲート開口部６とダミー開口部６’の
間隔が所定の間隔を有する場合、該第１レジスト３は表
面張力により第１ゲート開口部とダミー開口部との間に
おいて急角度で立ち上がる凸部形状となり（図１
（ｃ））、従来（図２（ｃ））のように大きなだれを生
じない。ここで、表１に、第１ゲート開口部６の幅が
０．５μｍの場合の、第１レジストの膜厚と第１ゲート
開口部６とダミー開口部６’の間隔と、Ｔ型ゲート電極
の立ち上がり角度αの関係を示す。表１からわかるよう
に、膜厚、第１ゲート開口部とダミー開口部の間隔を制
御することにより、Ｔ型ゲート電極の立ち上がり角度α
の制御が可能となる。尚、表１と同じ条件で、ダミー開
口部６’を設けずにゲート電極を形成した場合、角度α
は２５°となった。
【表１】
【００１５】次に、工程（ｄ）に示すように、従来と同
様に、第１ゲート開口部を含み、急角度で立ち上がる第
１レジスト凸部上に積層するように第２レジスト７を形
成し、フォトマスク８を用いて露光光９を照射し、第２
レジスト７の露光を行う。第２レジスト７は、現像後に
リフトオフ工程を行いやすいオーバーハング形状（図１
（ｅ））となることが好ましいため、第２レジスト７に
はオーバーハング形状が得やすいＡＺ５２１４Ｅ（ヘキ
スト社製）等を用いることが好ましい。
【００１６】次に、工程（ｅ）に示すように、通常の現
像処理により、第１ゲート開口部６上方の第２レジスト
７に、第１ゲート開口部６より大きい開口部を有する第
２ゲート開口部１０を形成する。上述のように該第２レ
ジスト７はオーバーハング形状となることが好ましい。
【００１７】続いて、工程（ｆ）に示すように真空蒸着
法により、例えばＴｉ：１０００Å、Ｐｔ：５００Å、
Ａｕ：３０００Åからなるゲート電極金属１１を第２ゲ
ート開口部１０を介して第１ゲート開口部６底部から上
記急角度で立ち上がる第１レジスト３の凸部側面に蒸着
する。
【００１８】最後に、工程（ｇ）に示すように、第１レ
ジスト３および第２レジスト７を有機溶剤等を用いて溶
解除去するいわゆるリフトオフ法を用いて第２レジスト
７上のゲート電極金属１１を除去し、従来構造に比べて
立ち上がり角度αの大きなＴ型ゲート電極１２’が得ら
れる。
【００１９】本実施の形態では、第１レジスト３形成後
のベーク処理における第１レジスト３のだれを防止し、
ベーク処理後の第１レジスト３の形状を第１ゲート開口
部６とダミー開口部６’との間において急角度で立ち上
がる凸部形状とすることができ、最終的に得られるＴ型
ゲート電極の立ち上がり角度αを従来のＴ型ゲート電極
の立ち上がり角度βより大きくなるように形成すること
ができ、この結果半導体基板１とゲート電極１２’との
間に発生する寄生容量を低減することが可能となる。し
かも、本工程には高価なＵＶキュア法を用いないため、
従来の製造工程と同様の製造コストで上記効果を得るこ
とが可能となる。
【００２０】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、半導体装置のＴ型ゲート電極の立ち上がり角度
αを、従来のＴ型ゲート電極の立ち上がり角度βより大
きくなるように形成することができるため、半導体基板
とゲート電極との間に発生する寄生容量を低減すること
ができ、この結果、遮断周波数等のトランジスタ特性の
良好な電界効果トランジスタを得ることが可能なる。
【図面の簡単な説明】
【図１】 本発明の実施の形態にかかる２層レジストを
用いたＴ型ゲート電極の形成工程を示す。
【図２】 従来の２層レジストを用いたＴ型ゲート電極
の形成工程を示す。
【符号の説明】
１は半導体基板、２はソース／ドレイン電極、３は第１
レジスト、４、４’はフォトマスク、５は露光光、６は
第１ゲート開口部、６’はダミー開口部、７は第２レジ
スト、８はフォトマスク、９は露光光、１０は第２ゲー
ト開口部、１１はゲート電極金属、１２、１２’はゲー
ト電極である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 Ｈ０１Ｌ 21/30 ５７３ 29/44 Ｃ 9447−4Ｍ 29/80 Ｆ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にＴ型ゲート電極を形成す
    るにあたり、 半導体基板上に形成するソース／ドレイン間の第１レジ
    ストに第１ゲート開口部と第１ゲート開口部の両側に近
    接してダミー開口部を形成することを特徴とするＴ型ゲ
    ート電極形成方法。
  2. 【請求項２】 半導体基板上にＴ型ゲート電極を形成す
    るにあたり、 半導体基板上に形成するソース／ドレイン間の第１レジ
    ストに第１ゲート開口部を形成するとともにその両側に
    近接してダミー開口部を形成する工程と、 上記第１レジストをベーク処理して、第１ゲート開口部
    とダミー開口部との間において急角度で立ち上がる第１
    レジスト凸部を形成する工程と、 上記第１ゲート開口部を含み、上記急角度で立ち上がる
    第１レジスト凸部上に第２レジストを積層形成する工程
    と、 上記第１ゲート開口部の第２レジストを除去するととも
    に、該第１ゲート開口部上方の第２レジストに第１ゲー
    ト開口部より大きい第２ゲート開口部を形成する工程
    と、 上記第２ゲート開口部を介して上記第１ゲート開口部底
    部から上記急角度で立ち上がる第１レジスト凸部側面に
    Ｔ型ゲート電極金属を蒸着する工程と、 上記Ｔ型ゲート電極を残し、第１レジスト凸部および第
    ２レジストを溶解除去するリフトオフ工程とからなるこ
    とを特徴とするＴ型ゲート電極形成方法。
  3. 【請求項３】 上記第１レジストのベーク処理後の一対
    の第１レジスト凸部間に形成される第１ゲート開口部パ
    ターンが、該第１ゲート開口部底部から第１レジスト凸
    部側面上に蒸着されるＴ型ゲート電極が大略Ｖ字形状と
    なるように形成することを特徴とする請求項２に記載の
    Ｔ型ゲート電極形成方法。
  4. 【請求項４】 上記第２レジストのベーク処理が第１レ
    ジストのベーク処理温度より低温で行なわれることを特
    徴とする請求項２に記載のＴ型ゲート電極形成方法。
  5. 【請求項５】 Ｔ型ゲート電極が大略Ｖ字形状をなし、
    その半導体基板表面とのなす立ち上がり角度が３０度以
    上であることを特徴とする電界効果トランジスタ。
  6. 【請求項６】 上記角度が４５度以上であることを特徴
    とする請求項５に記載の電界効果トランジスタ。
JP8088010A 1996-04-10 1996-04-10 半導体装置のｔ型ゲート電極形成方法およびその構造 Pending JPH09283621A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8088010A JPH09283621A (ja) 1996-04-10 1996-04-10 半導体装置のｔ型ゲート電極形成方法およびその構造
US08/820,507 US5804474A (en) 1996-04-10 1997-04-04 Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode
DE69706910T DE69706910T2 (de) 1996-04-10 1997-04-04 Herstellungsverfahren einer T-förmigen Gate-Elektrode in einem Halbleiterbauelement, und die T-förmige Gate-Elektrode
EP97105617A EP0801418B1 (en) 1996-04-10 1997-04-04 Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode
KR1019970013188A KR100239994B1 (ko) 1996-04-10 1997-04-10 반도체 장치에 있어서 v형 게이트 전극을 형성하는 방법 및 전극의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8088010A JPH09283621A (ja) 1996-04-10 1996-04-10 半導体装置のｔ型ゲート電極形成方法およびその構造

Publications (1)

Publication Number Publication Date
JPH09283621A true JPH09283621A (ja) 1997-10-31

Family

ID=13930864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8088010A Pending JPH09283621A (ja) 1996-04-10 1996-04-10 半導体装置のｔ型ゲート電極形成方法およびその構造

Country Status (5)

Country Link
US (1) US5804474A (ja)
EP (1) EP0801418B1 (ja)
JP (1) JPH09283621A (ja)
KR (1) KR100239994B1 (ja)
DE (1) DE69706910T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787867B2 (en) 2002-04-23 2004-09-07 Fujitsu Limited Planar lightwave circuit device and manufacturing method therefor
JP2010067692A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
JP2024503863A (ja) * 2021-01-20 2024-01-29 レイセオン カンパニー 非対称に傾斜したゲート構造及びその製造方法
JP2024049166A (ja) * 2022-09-28 2024-04-09 国立大学法人東海国立大学機構 半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG142150A1 (en) 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
KR100827741B1 (ko) 2000-07-17 2008-05-07 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
CN100365507C (zh) * 2000-10-12 2008-01-30 德克萨斯州大学系统董事会 用于室温下低压微刻痕和毫微刻痕光刻的模板
US6964793B2 (en) 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
JP2003240997A (ja) * 2002-02-21 2003-08-27 Fujitsu Ltd 空間反射型構造を有する光集積回路の製造方法
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6916584B2 (en) 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7071088B2 (en) 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6929762B2 (en) 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6871558B2 (en) 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7122079B2 (en) 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7136150B2 (en) 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US7906180B2 (en) * 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
MY144847A (en) 2005-12-08 2011-11-30 Molecular Imprints Inc Method and system for double-sided patterning of substrates
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US7780893B2 (en) 2006-04-03 2010-08-24 Molecular Imprints, Inc. Method of concurrently patterning a substrate having a plurality of fields and a plurality of alignment marks
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
KR20110133828A (ko) * 2010-06-07 2011-12-14 삼성전자주식회사 포토레지스트 패턴 형성 방법
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features
KR102949188B1 (ko) 2021-12-10 2026-04-06 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
JPS63137481A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体装置の製造方法
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
JPH07111966B2 (ja) * 1989-12-22 1995-11-29 株式会社東芝 半導体装置の製造方法
JPH04360543A (ja) * 1991-06-06 1992-12-14 Mitsubishi Electric Corp 化合物半導体装置の製造方法
JP2735718B2 (ja) * 1991-10-29 1998-04-02 三菱電機株式会社 化合物半導体装置及びその製造方法
US5300403A (en) * 1992-06-18 1994-04-05 International Business Machines Corporation Line width control in a radiation sensitive polyimide
JP3119957B2 (ja) * 1992-11-30 2000-12-25 株式会社東芝 半導体装置の製造方法
JPH0815161B2 (ja) * 1993-03-03 1996-02-14 日本電気株式会社 半導体装置の製造方法
JP2565119B2 (ja) * 1993-11-30 1996-12-18 日本電気株式会社 パターン形成方法
JP3077524B2 (ja) * 1994-09-12 2000-08-14 株式会社村田製作所 半導体装置の製造方法
KR0135024B1 (en) * 1994-11-15 1998-04-20 Korea Electronics Telecomm Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787867B2 (en) 2002-04-23 2004-09-07 Fujitsu Limited Planar lightwave circuit device and manufacturing method therefor
US6961503B2 (en) 2002-04-23 2005-11-01 Fujitsu Limited Planar lightwave circuit device and manufacturing method therefor
JP2010067692A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
JP2024503863A (ja) * 2021-01-20 2024-01-29 レイセオン カンパニー 非対称に傾斜したゲート構造及びその製造方法
JP2024049166A (ja) * 2022-09-28 2024-04-09 国立大学法人東海国立大学機構 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0801418A2 (en) 1997-10-15
EP0801418B1 (en) 2001-09-26
EP0801418A3 (en) 1998-07-29
DE69706910T2 (de) 2002-03-28
KR100239994B1 (ko) 2000-01-15
US5804474A (en) 1998-09-08
DE69706910D1 (de) 2001-10-31

Similar Documents

Publication Publication Date Title
JPH09283621A (ja) 半導体装置のｔ型ゲート電極形成方法およびその構造
JPH0864519A (ja) Ｔ字形のゲートの形成のためのフォトマスクおよびその製造方法
JPH0425126A (ja) 半導体装置の製造方法
JP2994501B2 (ja) パターン形成方法
JP4308407B2 (ja) 半導体装置の製造方法
JPS63316429A (ja) 微細パタ−ンの形成方法
JP2002151381A (ja) パターン形成方法
JP3330214B2 (ja) 多層レジストパターンの形成方法，及び半導体装置の製造方法
JP3082469B2 (ja) ゲート電極の形成方法
JP2001326153A (ja) レジストパターンの形成方法
US20060079030A1 (en) Method of fabricating T-type gate
JPS6142914A (ja) 半導体装置の製造方法
JP2867975B2 (ja) レジストパターンの形成方法
EP1372191A2 (en) Method for depositing a device feature on a substrate
JP3071481B2 (ja) ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法
JPH11242103A (ja) マイクロレンズの製造方法
JPH07201722A (ja) レジストパターン形成方法
JP3439488B2 (ja) 半導体装置の製造方法
JP2000182940A (ja) レジストパターン形成方法
JPH07168368A (ja) レジストパターンおよび薄膜金属パターンの形成方法
KR100206923B1 (ko) 반도체소자 제조방법
JP3185933B2 (ja) 加工用レジスト層形成法
JPS6040184B2 (ja) 半導体装置の製造方法
JPH06188184A (ja) レジスト膜の加熱方法およびパターン形成方法
TW451297B (en) Method to improve the uniformity of the critical dimension of beam exposure system