JPH09293000A - In-circuit emulator device - Google Patents
In-circuit emulator deviceInfo
- Publication number
- JPH09293000A JPH09293000A JP8127924A JP12792496A JPH09293000A JP H09293000 A JPH09293000 A JP H09293000A JP 8127924 A JP8127924 A JP 8127924A JP 12792496 A JP12792496 A JP 12792496A JP H09293000 A JPH09293000 A JP H09293000A
- Authority
- JP
- Japan
- Prior art keywords
- circuit emulator
- program
- cpu
- computer device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 22
- 239000000523 sample Substances 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】コンピュータ装置を動作させるた
めの装置、またはそのプログラムが正常に動作している
か否かを解析するために、マイクロプロセッサ開発支援
装置(以下「インサーキットエミュレータ装置」と記
す)を使用して該装置およびそのプログラムの内容/実
行状態を解析する方法が一般的に採られている。しかし
コンピュータ装置の中央処理装置(以下「主CPU」と
記す)には、インサーキットエミュレータ装置のために
使用する専用の中断命令語を有していないCPUが使用
されてい場合がある。コンピュータ装置(本発明で対象
とする「コンピュータ装置」とは、装置単体または他の
機器と複合し作動するコンピュータ装置、並びに主とし
て各種機器の制御のためにCPUを内蔵したコンピュー
タ装置、およびそれらのプログラムを含み、以下「ター
ゲットコンピュータ装置」と記す)の機器/プログラム
の解析を行うインサーキットエミュレータ装置に関す
る。本発明では該ターゲットコンピュータ装置に使用す
る主CPUについて、インサーキットエミュレータ装置
を作動させる為の専用の中断命令語を有しない主CPU
において、何等かの理由により実行中のプログラムを中
断させ該プログラムの実行状況を監視したいときがあ
る。本発明では以上の状態の場合にインサーキットエミ
ュレータ装置を「中断命令語」と実質的に同等の動作を
させるインサーキットエミュレータ装置を提供すること
にある。[Field of Industrial Application] A microprocessor development support device (hereinafter referred to as "in-circuit emulator device") for analyzing whether or not a device for operating a computer device or its program is operating normally. Is generally used to analyze the contents / execution state of the device and its program. However, a central processing unit (hereinafter referred to as "main CPU") of a computer device may include a CPU that does not have a dedicated interrupt instruction word used for an in-circuit emulator device. Computer device ("Computer device" of the present invention refers to a computer device that operates alone or in combination with other devices, a computer device mainly having a CPU for controlling various devices, and programs thereof. And an in-circuit emulator device for analyzing a device / program (hereinafter referred to as “target computer device”). In the present invention, the main CPU used in the target computer device does not have a dedicated interrupt command word for operating the in-circuit emulator device.
In some cases, for some reason, it is desired to interrupt the program being executed and monitor the execution status of the program. It is an object of the present invention to provide an in-circuit emulator device that causes the in-circuit emulator device to operate in a manner substantially equivalent to an "interrupt instruction word" in the above-mentioned state.
【0002】[0002]
【従来の技術】従来コンピュータ装置のプログラムの解
析には、そのプログラムに仮のデータを与えて試行さ
せ、初期の目的としたデータまたは結果が得られるか否
かを確認しながらプログラムの解析を行っていた。さら
に近年では該プログラムの解析にはインサーキットエミ
ュレータ装置が多く用いられるようになってきた。また
最近のIC(集積回路)技術の発達は目ざましく、価格
が安くなってきたのに伴い、各種の機器の制御に専用の
CPUを使用した装置が数多くで出回ってきた。しかし
これら装置に使用しているCPUにおいては、該装置の
動作状況を解析するインサーキットエミュレータ装置用
として使用する専用の命令語を有しないCPUが数多く
出回っているが、この種CPUではプログラムの途中で
該プログラムの実行状況を監視することが難しく、特定
の装置専用として使用する他は汎用としてはあまり利用
されていないのが実状である。2. Description of the Related Art Conventionally, in the analysis of a program of a computer device, provisional data is given to the program so that the program is tried, and the program is analyzed while confirming whether the initial target data or result can be obtained. Was there. Furthermore, in recent years, an in-circuit emulator device has been widely used for analyzing the program. Further, with the recent remarkable development of IC (integrated circuit) technology and the reduction in price, many devices using a dedicated CPU for controlling various devices have appeared on the market. However, among the CPUs used in these devices, there are many CPUs that do not have a dedicated command word used for an in-circuit emulator device that analyzes the operating status of the device. Therefore, it is difficult to monitor the execution status of the program, and in reality, it is not used as a general purpose except for being used only for a specific device.
【0003】[0003]
【発明が解決しようとする課題】以上の問題を解決する
ために、前記のインサーキットエミュレータ装置専用の
中断命令語を有しないCPUでは、何等かの理由でプロ
グラム実行処理を途中で中断し、それまで実行したプロ
グラムの処理状況を監視する必要が生じても、該命令語
がないためプログラムの実行を中断することが出来ず、
従って該CPUを使用した装置のインサーキットエミュ
レータ装置によるプログラムを中断しての解析が出来な
いため、前記CPUを他の装置の制御用として使用する
ことが出来ず、専用の機器にのみしか使用されていかっ
た。本発明ではこれらターゲットコンピュータ装置とイ
ンサーキットエミュレータ装置とを結合するCPUプロ
ーブ部に、該CPUのバスラインを電気的に高速で切り
換えるマッピングメモリ・スイッチを設け、バスライン
をターゲットコンピュータ装置側から瞬時にインサーキ
ットエミュレータ装置側のバスラインに切り換え、実行
中のターゲットコンピュータ装置の実行プログラムをイ
ンサーキットエミュレータ装置に備えたモニタチェック
プログラムに切り替え、インサーキットエミュレータ装
置側で作成したプログラムを実行させることで、専用の
「中断命令語」を有していないCPUでもプログラムを
実質的に中断させてのプログラム解析が可能となり前記
問題を解決しようとするものである。In order to solve the above problems, in a CPU that does not have a suspend instruction word dedicated to the above-mentioned in-circuit emulator device, the program execution process is suspended for some reason. Even if it becomes necessary to monitor the processing status of the program executed up to, the execution of the program cannot be interrupted because there is no such instruction word,
Therefore, since the analysis by interrupting the program by the in-circuit emulator device of the device using the CPU cannot be performed, the CPU cannot be used for controlling other devices and is used only for a dedicated device. It was good. According to the present invention, a mapping memory switch for electrically switching the bus line of the CPU at a high speed is provided in the CPU probe unit that connects the target computer device and the in-circuit emulator device, and the bus line is instantaneously changed from the target computer device side. By switching to the bus line on the in-circuit emulator device side, switching the running program of the target computer device being executed to the monitor check program provided in the in-circuit emulator device, and executing the program created on the in-circuit emulator device side Even if the CPU does not have the "interruption instruction word", the program can be analyzed by substantially interrupting the program, and the problem is solved.
【0004】[0004]
【課題を解決するための手段】以上の問題を解決するた
めに本発明では、ターゲットコンピュータ装置に接続さ
れているプログラム記憶用およびデータ記憶用のRA
M、ROM等の各種メモリ素子と、インサーキットエミ
ュレータ装置専用の「中断命令語」を持たないターゲッ
トコンピュータ装置の主CPUと、インサーキットエミ
ュレータ装置のプローブ部に設けたマッピングメモリ・
スイッチと、ターゲットコンピュータ装置のプログラム
を切り換え実行させるモニタチェックプログラムを記録
したモニタチェックプログラムメモリと、ターゲットコ
ンピュータ装置の主CPUの実行状況を管理するマッピ
ングメモリとを有していることを特長とする。In order to solve the above problems, according to the present invention, a RA for program storage and data storage connected to a target computer device.
Various memory elements such as M and ROM, a main CPU of the target computer device that does not have an "interrupt instruction word" dedicated to the in-circuit emulator device, and a mapping memory provided in the probe part of the in-circuit emulator device.
It is characterized by having a switch, a monitor check program memory in which a monitor check program for switching and executing a program of the target computer device is recorded, and a mapping memory for managing the execution status of the main CPU of the target computer device.
【0005】[0005]
【作用】以上の手段を備えた本発明によれば、前述の専
用の「中断命令語」を有しないCPUを使用した装置の
動作状況を解析するために、ターゲットコンピュータ装
置の主CPUが処理する各種のプログラム処理状況はイ
ンサーキットエミュレータ装置に備えたマッピングメモ
リで管理されている。通常コンピュータ装置において命
令語はROMメモリ素子、データ類はRAMメモリ素子
に記録してあるから、この得意性を感知し主CPUがプ
ログラムで記載された命令語であるROMメモリ素子を
読みに行った瞬間に、インサーキットエミュレータ装置
のプローブ部の該主CPUのバスラインに設けた高速の
バスラインを切り換えるスイッチ(マッピングメモリ・
スイッチ)作動させ、実行中のターゲットコンピュータ
装置のプログラム命令をインサーキットエミュレータ装
置の予め記録しておいたモニタチェックプログラムに瞬
時に切り替え実行することで前記問題を解決しようとす
るものである。According to the present invention having the above-mentioned means, the main CPU of the target computer apparatus processes in order to analyze the operation status of the apparatus using the CPU not having the above-mentioned dedicated "interrupt instruction word". Various program processing states are managed by a mapping memory provided in the in-circuit emulator device. Usually, in a computer, the command word is recorded in the ROM memory element and the data is recorded in the RAM memory element. Therefore, the main CPU senses this and the main CPU reads the ROM memory element which is the command word written in the program. At a moment, a switch (mapping memory / mapping memory / mapping memory, etc.) provided on the bus line of the main CPU of the probe unit of the in-circuit emulator device is switched.
The present invention is intended to solve the above-mentioned problem by activating a switch) and instantaneously switching and executing a program command of the target computer device being executed to a monitor check program recorded in advance in the in-circuit emulator device.
【0006】[0006]
【実施例】本発明の実施例を図面を参照して説明する。
図1は本発明の一実施例で図2の本発明に関係の深い部
分を抽出し簡略化して示したブロック図である。図2は
従来のインサーキットエミュレータ装置にコンピュータ
装置及びホストコンピュータ装置を接続した時の各装置
の主要機能を示したブロック図である。図3はインサー
キットエミュレータ装置にホストコンピュータ装置を接
続した時の外観図で、41はインサーキットエミュレー
タ装置本体、42はターゲットコンピュータ装置(図は
テスト用ターゲットコンピュータ装置)、12及び13
はインサーキットエミュレータ装置に接続したホストコ
ンピュータ装置並びにディスプレイ装置の外観図(縮尺
は同一でない)である。さらに1はCPUで、2はイン
サーキットエミュレータ装置のプローブ部である。な
お、各図に共通とする部分は同一の符号を付してあり、
さらに図中番号を付した部分は本発明の説明に関係の深
い部分である。An embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing, in simplified form, an embodiment of the present invention, in which portions of FIG. 2 that are closely related to the present invention are extracted. FIG. 2 is a block diagram showing the main functions of each device when a computer device and a host computer device are connected to a conventional in-circuit emulator device. FIG. 3 is an external view of the in-circuit emulator device when the host computer device is connected. Reference numeral 41 is the in-circuit emulator device main body, 42 is the target computer device (the target computer device for testing), and 12 and 13.
FIG. 3 is an external view (not to scale) of the host computer device and the display device connected to the in-circuit emulator device. Further, 1 is a CPU and 2 is a probe unit of the in-circuit emulator device. The parts common to each figure are given the same reference numerals,
Further, the numbered parts in the figure are parts that are deeply related to the description of the present invention.
【0007】以下本発明を実施例に従って説明する。図
3は一般のインサーキットエミュレータ装置にホストコ
ンピュータ装置を接続した図である。図において前述の
とおりインサーキットエミュレータ装置41によりデバ
ッグするターゲットコンピュータ装置42であるが、図
3の場合ここではテストターゲットコンピュータ装置、
またはある装置に内蔵するコンピュータ装置制御装置と
考えて頂きたい。実際には一般のコンピュータ装置と考
えても同一である。ここでテストターゲットコンピュー
タ装置42にプローブ部2のCPU1を装填して動作さ
せる。そのCPU1の動作信号はプローブ部2のCPU
1に結線された部分から抽出される。抽出された該CP
U1の動作信号はプローブ部2のインターフェイスと信
号ケーブル3を介してインサーキットエミュレータ装置
本体41内に入力される。入力された該信号はインサー
キットエミュレータ装置内の各部を通して一旦図1及び
図2で示すところのトレース格納メモリ9に格納され
る。前記トレース格納メモリ9に格納されたCPU1の
動作信号はホストコンピュータ装置12からの指示でイ
ンサーキットエミュレータ装置内にて逆コンパイルされ
てディスプレイ表示装置13に表示されて設計者の目で
確認し/デバッグされる。図1は図2の主要機能をブロ
ック図で表した図であり、同一機能は同一符号を付して
ある。符号の付していないブロックは本発明と直接関係
はないので省略してある。The present invention will be described below with reference to examples. FIG. 3 is a diagram in which a host computer device is connected to a general in-circuit emulator device. In the figure, the target computer device 42 is debugged by the in-circuit emulator device 41 as described above, but in the case of FIG.
Or think of it as a computer device controller built in a device. Actually, it is the same even if it is considered as a general computer device. Here, the CPU 1 of the probe unit 2 is loaded into the test target computer device 42 and operated. The operation signal of the CPU 1 is the CPU of the probe unit 2.
It is extracted from the part connected to 1. The extracted CP
The operation signal of U1 is input into the in-circuit emulator device body 41 via the interface of the probe unit 2 and the signal cable 3. The input signal is temporarily stored in the trace storage memory 9 shown in FIGS. 1 and 2 through each unit in the in-circuit emulator device. The operation signal of the CPU 1 stored in the trace storage memory 9 is decompiled in the in-circuit emulator device according to an instruction from the host computer device 12 and displayed on the display device 13 for confirmation / debugging by the designer. To be done. FIG. 1 is a block diagram showing the main functions of FIG. 2, and the same functions are designated by the same reference numerals. Blocks without reference numerals are omitted because they are not directly related to the present invention.
【0008】通常、一般的にその装置(ターゲットコン
ピュータ装置)に装備されたCPUのプログラムは、R
OMメモリ素子25に格納し、その装置専用の制御プロ
グラムとして動作させるから、該ROMメモリ素子25
に格納してあるプログラムでは仲々作り直すのは容易で
はない。したがってROMメモリ素子25に格納する以
前に該プログラムを解析して、プログラム上の誤りは事
前に修正して完全な形になってから初めてROMメモリ
素子25に格納しなければならない。しかし、このコン
ピュータ装置42に使用している各種CPU(1)の中
にはインサーキットエミュレータ装置用としての「中断
命令語」を持たないCPUを使用した装置があるが、該
コンピュータ装置のCPUの実行状況を解析して、確実
に初期に想定した動作が行われているか否かを確認して
おかなければ、信頼性に欠ける装置となってしまうこと
となる。よって、本発明ではインサーキットエミュレー
タ装置用として専用の「中断命令語」を持たないCPU
においても、あたかも「中断命令語」があるかのような
動作をさせ、該プログラムの実行状況を解析することが
出来る。Generally, the program of the CPU generally installed in the device (target computer device) is R
The ROM memory element 25 is stored in the OM memory element 25 and is operated as a control program dedicated to the device.
It is not easy to recreate it with the programs stored in. Therefore, it is necessary to analyze the program before storing it in the ROM memory element 25 and to store the program error in the ROM memory element 25 only after it has been corrected in advance to be in a complete form. However, among the various CPUs (1) used in this computer device 42, there is a device using a CPU that does not have an "interrupt instruction word" for an in-circuit emulator device. Unless the execution status is analyzed to confirm whether or not the expected operation is surely performed in the initial stage, the device becomes unreliable. Therefore, in the present invention, a CPU that does not have a dedicated "interrupt instruction word" for an in-circuit emulator device is used.
Also in the above, it is possible to analyze the execution status of the program by performing an operation as if the "interruption command word" exists.
【0009】図1において、一般のコンピュータ装置は
外部記憶装置28(例:フロッピディスク装置など)か
らの命令及び/又はデータ等の一連のプログラム等々
は、CPU1がフェッチして(読みだして)CPU1内
の内部メモリに一旦格納する。この場合、実行命令語で
ある機械語命令等の互換コードは、ROMメモリ素子2
5に格納されており、該ROMメモリ素子25にどの様
な処理をするのか、命令かをフェッチしに行く。CPU
がフェッチしたその命令による処理を終えた処理結果
は、RAMメモリ素子26に一旦記録させておき、次の
命令番地による処理に移る。これらの一連の命令処理が
終了すると、プログラムの指示に従ってあるデータ(信
号)を出力するか、または処理結果をプリンタに出力す
るか、あるいは端末装置24を通じディスプレイ装置2
3に表示する、以上で処理は終了する。一方、インサー
キットエミュレータ装置のマッピングメモリ4は、前記
CPU1がフェッチしたROM/RAMメモリ素子25
/26のフェッチしに行った番地等の処理状況を常に監
視している。In FIG. 1, a general computer device fetches (reads out) a series of programs such as instructions and / or data from an external storage device 28 (eg, floppy disk device) by the CPU 1. Once stored in the internal memory. In this case, the compatible code such as the machine language instruction which is the execution instruction word is the ROM memory element 2
5, and fetches what kind of processing is to be performed on the ROM memory element 25 and an instruction. CPU
The processing result obtained by finishing the processing by the fetched instruction is temporarily recorded in the RAM memory element 26, and the processing by the next instruction address is started. When these series of instruction processing are completed, certain data (signal) is output according to the instruction of the program, or the processing result is output to the printer, or the display device 2 through the terminal device 24.
No. 3 is displayed, and the processing ends. On the other hand, the mapping memory 4 of the in-circuit emulator device is the ROM / RAM memory element 25 fetched by the CPU 1.
The processing status such as the address that was fetched at / 26 is constantly monitored.
【0010】前述のとおりCPU1が処理している一連
の処理は、エミュレーションメインCPU10の命令に
よりマッピングメモリ4により管理され、予めCPU1
の処理状況の監視すべきプログラムを格納して、あるイ
ンサーキットエミュレータ装置のメインROM/RAM
メモリ素子14/15のプログラムの指示にしたがって
前記CPU1の処理状況を逐一トレースコントローラ8
を介して、トレース結果格納メモリ9に格納される。前
記トレースコントローラ8はトレース結果格納メモリ9
の記憶番地等の管理を司る管理機能(MMU:記録すべ
きメモリの物理的メモリの番地とソフトウエア上の番地
の変換等のアドレス変換を司どるメモリ素子)のメモリ
素子である。今、インサーキットエミュレータ装置用の
中断命令語を持たないCPU1の場合、オペレータは途
中まで実行した処理状況をインサーキットエミュレータ
装置に接続したホストコンピュータ装置の端末装置12
に表示させて監視したい場合、中断命令語を持たないの
で、CPU1の処理を一時的に中断させることが出来な
い。したがってプログラムを最後まで実行させて、その
処理結果をトレース結果格納メモリ9に記録させた信号
をオペレータが判別できる文字、記号に変換し直したの
ち、それを読む(精査する、デバッグする)ことで問題
点を判断できるが、プログラムが全部終了しなければそ
の判断する機会が得られないし、途中でCPUが暴走状
態になった場合は中断命令どころではなく、先ずCPU
が暴走する原因を把握することが先決で、プログラムの
どこに原因があるのかは次の問題となる。よって、本来
の目的であるインサーキットエミュレータ装置の役目を
果たさなくなってしまう。As described above, the series of processes processed by the CPU 1 is managed by the mapping memory 4 in accordance with an instruction from the emulation main CPU 10, and the CPU 1 preliminarily operates.
Main ROM / RAM of an in-circuit emulator device that stores a program to monitor the processing status of
According to the instruction of the program of the memory device 14/15, the processing status of the CPU 1 is traced one by one.
Is stored in the trace result storage memory 9 via. The trace controller 8 is a trace result storage memory 9
Is a memory element of a management function (MMU: a memory element that controls address conversion such as conversion between a physical memory address of a memory to be recorded and an address on software). Now, in the case of the CPU 1 that does not have an interruption command word for the in-circuit emulator device, the operator inputs the terminal device 12 of the host computer device that is connected to the in-circuit emulator device with the processing status that has been executed halfway.
When it is desired to display and monitor, the processing of the CPU 1 cannot be temporarily interrupted because it has no interrupt command word. Therefore, by executing the program to the end and converting the signal recorded in the trace result storage memory 9 into the characters and symbols that can be discriminated by the operator, and then reading it (scrutinizing and debugging). You can judge the problem, but if the program is not finished, you will not have the opportunity to judge it, and if the CPU goes into a runaway state on the way, not the interruption instruction, but the CPU first.
It is the first decision to understand the cause of the runaway, and the next problem is where the cause is in the program. Therefore, the original purpose of the in-circuit emulator device cannot be fulfilled.
【0011】通常、コンピュータ装置のCPUを中断さ
せようとする場合、中断は命令の一つであるから、命令
をフェッチに行った時に「中断(STOP)」の命令を
CPUに送ればCPUは続行中の実行を中断する。がし
かし、数あるCPUの中にはこれらの命令を受け付けな
いCPUがある。このようなCPUの場合に本発明が重
要になってくる。すなわち本発明では、今オペレータが
何かの理由で、または今までトレース格納メモリに格納
したプログラムの実行をチェックしようとして、CPU
1が実行中の命令(処理)を途中で中断させたい場合が
生じたとしましょう。いま、CPU1がコンピュータ装
置側のROM/RAMメモリ素子25/26の各メモリ
素子、すなわちROMメモリ素子25をフェッチしに行
った場合は命令で、RAMメモリ素子26をフェッチに
行った場合はデータをそれぞれフェッチするのが一般的
であるから、またROMかRAMかはインサーキットエ
ミュレータ装置のマッピングメモリ4が管理しているか
ら、CPU1が命令をフェッチしに行った時にのみ実行
を中断させることが可能となる。すなわち、マッピング
メモリ4からCPU1が今ROMメモリ素子25をフェ
ッチしに行ったことをエミュレーションメインCPU1
0に信号を送ると、エミュレーションメインCPU10
はインサーキットエミュレータ装置の端末装置12から
の指示に従い、または予めプログラムされた手順に従
い、インサーキットエミュレータ装置のメインCPU1
0はマッピングメモリ・スイッチ16の切換信号を信号
線17を介してマッピングメモリ・スイッチ16に信号
を送り、今まで結合されていたスイッチ16aのRAM
/ROMメモリ素子25/26側に結合されていたバス
ライン22からスイッチ16bのモニタチェックプログ
ラム7に結合されているバスライン18に切り換えられ
る。スイッチ16により同16bに切り換えられたCP
U1のバスラインは、バスライン18を介してモニタチ
ェックプログラム7には予め格納しておいた中断命令に
相当する命令、または1ステップづつの処理命令、さら
には何番地までジャンプするか、あるいはサブプログラ
ムに飛ぶか等のプログラムを実行することで、CPU1
の処理系統はインサーキットエミュレータ装置側に移行
し、中断命令及びそれ以外の任意の命令を実行指示する
ことが可能となる。Normally, when an attempt is made to interrupt the CPU of a computer device, the interruption is one of the instructions. Therefore, when the instruction is fetched, the "suspend (STOP)" instruction is sent to the CPU and the CPU continues. Suspend the execution inside. However, there are some CPUs that do not accept these commands. The present invention becomes important in the case of such a CPU. That is, in the present invention, the CPU is trying to check the execution of the program stored in the trace storage memory for some reason or the CPU
Suppose there is a case where you want to interrupt the instruction (process) being executed by 1 midway. Now, when the CPU 1 fetches each memory element of the ROM / RAM memory elements 25/26 on the computer side, that is, the ROM memory element 25, it is an instruction, and when the RAM memory element 26 is fetched, data is fetched. Since it is general to fetch each, and the ROM or RAM is managed by the mapping memory 4 of the in-circuit emulator device, execution can be interrupted only when the CPU 1 fetches an instruction. Becomes That is, the emulation main CPU 1 that the CPU 1 has just fetched the ROM memory element 25 from the mapping memory 4
When sending a signal to 0, the emulation main CPU 10
Is the main CPU 1 of the in-circuit emulator device according to an instruction from the terminal device 12 of the in-circuit emulator device or according to a pre-programmed procedure.
0 sends the switching signal of the mapping memory switch 16 to the mapping memory switch 16 via the signal line 17, and the RAM of the switch 16a which has been connected so far.
The bus line 22 connected to the / ROM memory element 25/26 side is switched to the bus line 18 connected to the monitor check program 7 of the switch 16b. CP switched to 16b by switch 16
The bus line of U1 is a command corresponding to an interrupt command stored in advance in the monitor check program 7 via the bus line 18, a processing command step by step, and further, a jump address or a sub address. By executing a program such as jumping to a program, the CPU1
The processing system of (1) shifts to the in-circuit emulator device side, and it becomes possible to instruct execution of an interrupt instruction and any other instruction.
【0012】[0012]
【発明の効果】以上説明したとおり、本発明を実施する
ことでインサーキットエミュレータ装置専用の「中断命
令語」を持たないCPUを使用したコンピュータ装置に
おいても、実行中のプログラムを実質的に中断してプロ
グラムを解析することが可能となる。従って、ある特定
の装置の制御装置として組み立てられた制御専用のCP
Uにおいても、他の装置用としてその動作状況を監視す
ることが難しいプログラムとなる他のCPUを使用する
ことが可能となり、その場合比較的安価な各種機器の制
御として別のCPUを使用しても、その装置の機器/プ
ログラム実行状況が監視出来るので、安価で安全、かつ
確実な制御装置を提供することが出来る。As described above, by implementing the present invention, even in a computer device using a CPU that does not have an "interruption command word" dedicated to an in-circuit emulator device, the program being executed is substantially interrupted. It is possible to analyze the program. Therefore, a CP dedicated to control assembled as a control device for a specific device
Even in U, it is possible to use another CPU for other devices, which is a program whose operation status is difficult to monitor. In that case, another CPU is used to control various relatively inexpensive devices. However, since the device / program execution status of the device can be monitored, an inexpensive, safe and reliable control device can be provided.
【図1】図1は本発明を説明するために図2の機能の一
部を抽出して簡略化して示したブロック図である。FIG. 1 is a block diagram showing a part of the functions of FIG. 2 in a simplified manner in order to explain the present invention.
【図2】図2はコンピュータ装置とインサーキットエミ
ュレータ装置を結合した状態の主な機能を示したブロッ
ク図である。FIG. 2 is a block diagram showing main functions in a state where a computer device and an in-circuit emulator device are combined.
【図3】図3はインサーキットエミュレータ装置にホス
トコンピュータ装置を接続した時の外観図である。FIG. 3 is an external view when a host computer device is connected to the in-circuit emulator device.
1、コンピュータの中央処理装置(CPU) 2、コンピュータ装置とインサーキットエミュレータ装
置とを結合するためのインサーキットインサーキットエ
ミュレータ装置のプローブ部 3、インサーキットエミュレータ装置のプローブ部から
本体に接続する接続ケーブル 4、コンピュータ装置のROM、RAMメモリ素子1
3、14を管理するメモリ素子 5、コンピュータ装置のROM、RAMメモリ素子1
3、14の代わりにCPUの命令、データを格納するメ
モリ素子(エミュレーションメモリ素子) 7、CPU1プログラムをインサーキットエミュレータ
装置として処理させるモニタチェックプログラム 8、CPU1の処理状況を格納するトレース結果格納メ
モリを管理するトレースコントローラ 9、CPU1の処理状況を格納するトレース結果格納メ
モリ 10、インサーキットエミュレータ装置内の各機能を管
理する中央処理装置(CPU) 12、13、インサーキットエミュレータ装置に接続し
たホストコンピュータ装置の端末装置、同ディスプレイ
装置 14、15、インサーキットエミュレータ装置のCPU
を動作させるROM、RAMメモリ素子 16、マッピングメモリ・スイッチ 17、マッピングメモリ・スイッチの切換信号線 23、24、コンピュータ側の端末装置、同ディスプレ
イ装置 25、26、コンピュータ装置のプログラム、データを
格納するメモリ素子 28、コンピュータ装置に接続した外部記憶装置 29、コンピュータ装置に接続されたプリンタ装置等の
周辺装置 41、インサーキットエミュレータ装置 42、プログラム実行状況をデバッグするコンピュータ
装置1. Central processing unit (CPU) of computer 2. Probe part of in-circuit in-circuit emulator device for connecting computer device and in-circuit emulator device 3. Connection cable for connecting probe part of in-circuit emulator device to main body 4. ROM, RAM memory element 1 of computer device
Memory element 5 for managing 3, 14; ROM, RAM memory element 1 for computer device
A memory element (emulation memory element) for storing instructions and data of the CPU instead of 3, 14; a monitor check program for processing the CPU1 program as an in-circuit emulator device; and a trace result storage memory for storing the processing status of the CPU1. A trace controller 9 for managing, a trace result storage memory 10 for storing the processing status of the CPU 1, a central processing unit (CPU) 12, 13 for managing each function in the in-circuit emulator device, and a host computer device connected to the in-circuit emulator device. Terminal device, display device 14, 15 and CPU of in-circuit emulator device
For storing ROM, RAM memory device 16, mapping memory switch 17, mapping memory switch switching signal lines 23, 24, computer side terminal device, display device 25, 26, computer device program, data Memory device 28, external storage device 29 connected to computer device, peripheral device 41 such as printer device connected to computer device, in-circuit emulator device 42, computer device for debugging program execution status
Claims (2)
実行中断命令語を有していない中央処理装置(CPU)
を使用したコンピュータ装置の、プログラム実行状況を
解析するインサーキットエミュレータ装置において、解
析中のコンピュータ装置のCPUの実行状況を制御監視
するマッピングメモリと、CPUから各メモリ素子に連
結するバスラインをコンピュータ装置からインサーキッ
トエミュレータ装置またはその逆に切り換えるマッピン
グメモリ・スイッチと、インサーキットエミュレータ装
置の内部にあって実質的な中断命令または1ステップ実
行命令もしくは指定番地までのジャンプ等の命令等の処
理プログラムを格納するモニタチェックプログラムメモ
リとを有し、インサーキットエミュレータ装置に内蔵の
CPUからの制御信号によりマッピングメモリからの信
号を受け、コンピュータ装置のCPUのバスラインをコ
ンピュータ装置のメモリ素子側からインサーキットエミ
ュレータ装置のモニタチェックプログラム側に切り換
え、モニタチェックプログラムメモリに予め記憶させて
おいた実質的な実行中断命令、または1ステップ実行命
令、もしくは指定番地までのジャンプ実行命令等の処理
プログラムに移行させすることを特長としたコンピュー
タ装置のプログラムの実行状況を解析するインサーキッ
トエミュレータ装置。1. A central processing unit (CPU) which does not have an execution interrupt command dedicated to an in-circuit emulator device.
In an in-circuit emulator device for analyzing a program execution status of a computer device using a computer device, a mapping memory for controlling and monitoring the execution condition of the CPU of the computer device under analysis and a bus line connecting the CPU to each memory element are connected to the computer device. To the in-circuit emulator device or a mapping memory switch for switching to the in-circuit emulator device, and a processing program such as a substantially interrupt command or a one-step execution command or a command such as a jump to a designated address in the in-circuit emulator device are stored. A monitor check program memory for receiving a signal from the mapping memory according to a control signal from a CPU incorporated in the in-circuit emulator device, and connecting the bus line of the CPU of the computer device to the computer device. Switch from the memory element side to the monitor check program side of the in-circuit emulator device, and execute a practical execution interruption instruction, a one-step execution instruction, or a jump execution instruction to a specified address, which is stored in advance in the monitor check program memory. An in-circuit emulator device that analyzes the execution status of a program in a computer device, which is characterized by shifting to a processing program.
ータ装置において、CPUのバスラインを切り換えるマ
ッピングメモリ・スイッチをインサーキットエミュレー
タ装置のプローブ部に設けたことを特長とするインサー
キットエミュレータ装置。2. The in-circuit emulator device according to claim 1, wherein a mapping memory switch for switching the bus line of the CPU is provided in the probe section of the in-circuit emulator device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8127924A JPH09293000A (en) | 1996-04-24 | 1996-04-24 | In-circuit emulator device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8127924A JPH09293000A (en) | 1996-04-24 | 1996-04-24 | In-circuit emulator device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293000A true JPH09293000A (en) | 1997-11-11 |
Family
ID=14972009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8127924A Pending JPH09293000A (en) | 1996-04-24 | 1996-04-24 | In-circuit emulator device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293000A (en) |
-
1996
- 1996-04-24 JP JP8127924A patent/JPH09293000A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960010919B1 (en) | Data processor | |
| JP2005070950A (en) | Program processing apparatus | |
| US20050216792A1 (en) | Debug system | |
| JP2001265620A (en) | ROM program debugging method | |
| JPH09293000A (en) | In-circuit emulator device | |
| JPH10240568A (en) | Emulator device and emulation method | |
| JPH07152598A (en) | Incircuit emulator | |
| JPS61221837A (en) | Computer checking method | |
| JP2659366B2 (en) | Debugging method and device | |
| JP3449812B2 (en) | Control electronics | |
| JPH05173830A (en) | Abnormal operation detecting method and emulator | |
| JPH08328895A (en) | In-circuit emulator device for compulsive switching of data bus line of cpu of computer device | |
| JPH07271608A (en) | Interruption generating circuit | |
| JPH10187480A (en) | emulator | |
| JPS59117646A (en) | Debugging console control circuit | |
| JPS5968034A (en) | Input and output port simulator for microcomputer developing device | |
| JPH04287136A (en) | Debugging system and emulator | |
| JPH1069401A (en) | Emulator device | |
| JP2000293402A (en) | Microprocessor and debugging method | |
| JPS6129948A (en) | Interface test system of composite processor | |
| JPS6091458A (en) | Program debug device of microprocessor | |
| JPH04304533A (en) | Software debugging supporting device | |
| JPH034338A (en) | Debug system for information processor | |
| JPH0756765A (en) | Debugging device for input/output processor | |
| JPH07295849A (en) | Debug device |