JPH09293732A - 高耐圧横型ｐｎｐバイポーラトランジスタ - Google Patents
高耐圧横型ｐｎｐバイポーラトランジスタInfo
- Publication number
- JPH09293732A JPH09293732A JP8131186A JP13118696A JPH09293732A JP H09293732 A JPH09293732 A JP H09293732A JP 8131186 A JP8131186 A JP 8131186A JP 13118696 A JP13118696 A JP 13118696A JP H09293732 A JPH09293732 A JP H09293732A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- collector
- emitter
- lateral pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 横型ｐｎｐバイポーラトランジスタの高耐圧
化 【解決手段】 このトランジスタは、ｐ+コレクタ領域
と、ｎ-ベース領域を介してこのｐ+コレクタ領域によっ
て取り囲まれるｐ+エミッタ領域との間に、高濃度のｎ+
ガード領域を形成するようにしたものである。
化 【解決手段】 このトランジスタは、ｐ+コレクタ領域
と、ｎ-ベース領域を介してこのｐ+コレクタ領域によっ
て取り囲まれるｐ+エミッタ領域との間に、高濃度のｎ+
ガード領域を形成するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧横型ｐｎｐ
バイポーラトランジスタに関する。
バイポーラトランジスタに関する。
【０００２】
【従来の技術】従来の接合分離を用いたバイポーラトラ
ンジスタにおいて、各接合間の耐圧は、ほとんどの場
合、与えられた電圧によって発生する空乏層によって支
えられ、その空乏層が延びることのできなくなったとき
に降伏する。
ンジスタにおいて、各接合間の耐圧は、ほとんどの場
合、与えられた電圧によって発生する空乏層によって支
えられ、その空乏層が延びることのできなくなったとき
に降伏する。
【０００３】図２（ａ）および（ｂ）は、従来の高耐圧
横型ｐｎｐバイポーラトランジスタの構成の一例を示し
ており、これらの図において、ｐ型半導体基板１０にｎ
+型埋め込み層１１を介して形成されたｎ-エピタキシャ
ル成長層１２が形成され、このｎ-エピタキシャル成長
層１２に、選択的にｐ+のアイソレーション領域１３を
形成し、残されたｎ-エピタキシャル成長層１２に、ｎ+
ベース（Ｂ）の取り出し領域１５，ｐ+コレクタ（Ｃ）
領域１６，このコレクタ（Ｃ）領域１６に囲まれた領域
に形成されたｐ+エミッタ（Ｅ）領域１７とが横型バイ
ポーラトランジスタを形成するように配置されている。
なお、１５ａ，１６ａ，１７ａは、ベースの取り出し領
域１５，コレクタ領域１６，エミッタ領域１７にそれぞ
れ形成されたコンタクト領域である。このような構成に
おいて、コレクタＣとエミッタＥ間の耐圧は、コレクタ
領域１６から周囲に広がる方向に発生する空乏層によっ
てささえられ、この空乏層がエミッタ領域に達したとき
に降伏する。
横型ｐｎｐバイポーラトランジスタの構成の一例を示し
ており、これらの図において、ｐ型半導体基板１０にｎ
+型埋め込み層１１を介して形成されたｎ-エピタキシャ
ル成長層１２が形成され、このｎ-エピタキシャル成長
層１２に、選択的にｐ+のアイソレーション領域１３を
形成し、残されたｎ-エピタキシャル成長層１２に、ｎ+
ベース（Ｂ）の取り出し領域１５，ｐ+コレクタ（Ｃ）
領域１６，このコレクタ（Ｃ）領域１６に囲まれた領域
に形成されたｐ+エミッタ（Ｅ）領域１７とが横型バイ
ポーラトランジスタを形成するように配置されている。
なお、１５ａ，１６ａ，１７ａは、ベースの取り出し領
域１５，コレクタ領域１６，エミッタ領域１７にそれぞ
れ形成されたコンタクト領域である。このような構成に
おいて、コレクタＣとエミッタＥ間の耐圧は、コレクタ
領域１６から周囲に広がる方向に発生する空乏層によっ
てささえられ、この空乏層がエミッタ領域に達したとき
に降伏する。
【０００４】
【発明が解決しようとする課題】このため、コレクタ−
エミッタ間耐圧をより必要とする場合には、コレクタエ
ミッタ間を広めに設計しなければならず、このようにす
ると、形成する素子サイズが大きくなってしまう。そし
て、素子サイズが大きくなると、チップサイズの増大を
もたらし、ひいてはＩＣ原価を高い方向に押し上げ、好
ましくない。
エミッタ間耐圧をより必要とする場合には、コレクタエ
ミッタ間を広めに設計しなければならず、このようにす
ると、形成する素子サイズが大きくなってしまう。そし
て、素子サイズが大きくなると、チップサイズの増大を
もたらし、ひいてはＩＣ原価を高い方向に押し上げ、好
ましくない。
【０００５】
【課題を解決するための手段】このような問題を解決す
るために、ｐ+コレクタ領域と、ｎ-ベース領域を介して
このｐ+コレクタ領域によって取り囲まれるｐ+エミッタ
領域との間に、高濃度のｎ+ガード領域を形成するよう
にしたことを特徴とする高耐圧横型バイポーラトランジ
スタが提供される。
るために、ｐ+コレクタ領域と、ｎ-ベース領域を介して
このｐ+コレクタ領域によって取り囲まれるｐ+エミッタ
領域との間に、高濃度のｎ+ガード領域を形成するよう
にしたことを特徴とする高耐圧横型バイポーラトランジ
スタが提供される。
【０００６】このように構成すれば、高電圧を印加した
ときに、コレクタ領域から延びた空乏層は、ｎ+ガード
領域によってエミッタ領域方向への広がりを抑えられ
る。その結果、耐圧を従来よりも向上させることができ
る。
ときに、コレクタ領域から延びた空乏層は、ｎ+ガード
領域によってエミッタ領域方向への広がりを抑えられ
る。その結果、耐圧を従来よりも向上させることができ
る。
【０００７】
【発明の実施の形態】図１（ａ），（ｂ）は、本発明に
よる高耐圧横型ｐｎｐバイポーラトランジスタの一実施
の形態を示しており、これらの図において、図２と同じ
ものは同符号を用いて示してある。図１（ａ），（ｂ）
において、図２との相違点はｐ+コレクタ領域１６と、
ｎ-ベース領域を介してこのｐ+コレクタ領域によって周
囲を取り囲まれたｐ+エミッタ領域１７との間に、高濃
度のｎ+拡散が行われてｎ+ガード領域２０が形成されて
いることである。この場合、図１（ａ）でみると、この
エミッタ領域１７からある距離をおいて同心的にリング
状の上述したｎ+ガード領域２０が形成されている。
よる高耐圧横型ｐｎｐバイポーラトランジスタの一実施
の形態を示しており、これらの図において、図２と同じ
ものは同符号を用いて示してある。図１（ａ），（ｂ）
において、図２との相違点はｐ+コレクタ領域１６と、
ｎ-ベース領域を介してこのｐ+コレクタ領域によって周
囲を取り囲まれたｐ+エミッタ領域１７との間に、高濃
度のｎ+拡散が行われてｎ+ガード領域２０が形成されて
いることである。この場合、図１（ａ）でみると、この
エミッタ領域１７からある距離をおいて同心的にリング
状の上述したｎ+ガード領域２０が形成されている。
【０００８】このように構成すれば、高電圧を印加した
ときに、コレクタ領域１６から延びた空乏層２１は、図
１（ａ）に細線で示されるようなひろがりとなり、ｎ+
ガード領域２０によってエミッタ領域１７方向への広が
りを抑えられる。その結果、耐圧を従来よりも向上させ
ることができる。また、ｎ+ガード領域２０を設けるこ
とによりコレクタＣ−エミッタＥ間の電流注入効率が低
下するため、直流電流増幅率が下がり、コレクタＣ−エ
ミッタＥ間の耐圧を向上できる相乗効果が得られる。
ときに、コレクタ領域１６から延びた空乏層２１は、図
１（ａ）に細線で示されるようなひろがりとなり、ｎ+
ガード領域２０によってエミッタ領域１７方向への広が
りを抑えられる。その結果、耐圧を従来よりも向上させ
ることができる。また、ｎ+ガード領域２０を設けるこ
とによりコレクタＣ−エミッタＥ間の電流注入効率が低
下するため、直流電流増幅率が下がり、コレクタＣ−エ
ミッタＥ間の耐圧を向上できる相乗効果が得られる。
【０００９】
【発明の効果】以上述べたように、本発明による高耐圧
横型ｐｎｐバイポーラトランジスタを用いれば、高電圧
を印加したときに、エミッタ領域から延びた空乏層は、
ｎ+ガード領域によってコレクタ領域方向への広がりを
抑えられる。その結果、耐圧を従来よりも向上させるこ
とができる。また、ｎ+ガード領域を設けることにより
コレクタＣ−エミッタＥ間の電流注入効率が低下するた
め、直流電流増幅率が下がり、コレクタＣ−エミッタＥ
間の耐圧を向上できる相乗効果が得られる。また、ｎ+
ガードにはコンタクト領域を形成する必要がなく、最小
設計寸法で構成できるため、ベース領域とｎ+ガード領
域との間の耐圧は、比較的短距離でも高耐圧が得られる
ため、従来型でコレクタ領域とエミッタ領域の間を広げ
るよりも狭く設計できることになる。換言すれば、従来
技術では、横型ｐｎｐバイポーラトランジスタの設計時
に必要なだけコレクタ領域とエミッタ領域の間隔を広げ
る必要があったけれども、本発明によれば、サイズを必
要以上に大きくしなくても十分に高耐圧の横型ｐｎｐバ
イポーラトランジスタの設計ができることになる。
横型ｐｎｐバイポーラトランジスタを用いれば、高電圧
を印加したときに、エミッタ領域から延びた空乏層は、
ｎ+ガード領域によってコレクタ領域方向への広がりを
抑えられる。その結果、耐圧を従来よりも向上させるこ
とができる。また、ｎ+ガード領域を設けることにより
コレクタＣ−エミッタＥ間の電流注入効率が低下するた
め、直流電流増幅率が下がり、コレクタＣ−エミッタＥ
間の耐圧を向上できる相乗効果が得られる。また、ｎ+
ガードにはコンタクト領域を形成する必要がなく、最小
設計寸法で構成できるため、ベース領域とｎ+ガード領
域との間の耐圧は、比較的短距離でも高耐圧が得られる
ため、従来型でコレクタ領域とエミッタ領域の間を広げ
るよりも狭く設計できることになる。換言すれば、従来
技術では、横型ｐｎｐバイポーラトランジスタの設計時
に必要なだけコレクタ領域とエミッタ領域の間隔を広げ
る必要があったけれども、本発明によれば、サイズを必
要以上に大きくしなくても十分に高耐圧の横型ｐｎｐバ
イポーラトランジスタの設計ができることになる。
【図１】本発明による高耐圧横型ｐｎｐバイポーラトラ
ンジスタの一実施の形態を示しており、（ａ）は平面
図、（ｂ）は（ａ）の１Ｂ−１Ｂ線方向の断面図であ
る。
ンジスタの一実施の形態を示しており、（ａ）は平面
図、（ｂ）は（ａ）の１Ｂ−１Ｂ線方向の断面図であ
る。
【図２】従来の高耐圧横型ｐｎｐバイポーラトランジス
タの一実施の形態を示しており、（ａ）は平面図、
（ｂ）は（ａ）の３Ｂ−３Ｂ線方向の断面図である。
タの一実施の形態を示しており、（ａ）は平面図、
（ｂ）は（ａ）の３Ｂ−３Ｂ線方向の断面図である。
１０ ｐ型シリコン半導体基板 １１ ｎ+埋め込み層 １２ ｎ-エピタキシャル成長層 １３ ｐ+アイソレーション領域 １５ ｎ+ベースの取り出し領域 １５ａ ベースコンタクト領域 １６ ｐ+コレクタ領域 １６ａ コレクタコンタクト領域 １７ ｐ+エミッタ領域 １７ａ エミッタコンタクト領域 ２０ ｎ+ガード領域 ２１ 空乏層
Claims (1)
- 【請求項１】 ｐ+コレクタ領域と、ｎ-ベース領域を介
してこのｐ+コレクタ領域によって取り囲まれるｐ+エミ
ッタ領域との間に、高濃度のｎ+ガード領域を形成する
ようにしたことを特徴とする高耐圧横型バイポーラトラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131186A JPH09293732A (ja) | 1996-04-26 | 1996-04-26 | 高耐圧横型ｐｎｐバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131186A JPH09293732A (ja) | 1996-04-26 | 1996-04-26 | 高耐圧横型ｐｎｐバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293732A true JPH09293732A (ja) | 1997-11-11 |
Family
ID=15052033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8131186A Pending JPH09293732A (ja) | 1996-04-26 | 1996-04-26 | 高耐圧横型ｐｎｐバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
-
1996
- 1996-04-26 JP JP8131186A patent/JPH09293732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347593B2 (ja) | ||
| EP0462270B1 (en) | Method of using a semiconductor device comprising a substrate having a dielectrically isolated semiconductor island | |
| US4975751A (en) | High breakdown active device structure with low series resistance | |
| US5789785A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| JPH07226514A (ja) | 高導電率絶縁ゲートバイポーラトランジスタ集積構造 | |
| JPH06104459A (ja) | 半導体装置 | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| CN108292659B (zh) | 半导体装置 | |
| JPH09293732A (ja) | 高耐圧横型ｐｎｐバイポーラトランジスタ | |
| JPS6239547B2 (ja) | ||
| JPH055373B2 (ja) | ||
| US6894367B2 (en) | Vertical bipolar transistor | |
| JPH0582534A (ja) | 半導体装置 | |
| JPH0236558A (ja) | 半導体装置 | |
| US7563685B2 (en) | Bipolar-transistor and method for the production of a bipolar-transistor | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2777054B2 (ja) | 半導体装置 | |
| JPH04262569A (ja) | 半導体装置 | |
| JPH0677262U (ja) | 半導体装置 | |
| KR20250173333A (ko) | 바이폴라 접합 트랜지스터를 포함하는 집적 회로 소자 | |
| JPH01100968A (ja) | 半導体装置 | |
| JP3334170B2 (ja) | 半導体装置 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPH05206153A (ja) | 半導体集積回路装置 | |
| JPH0474478A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |