JPH09325899A

JPH09325899A - 情報処理装置

Info

Publication number: JPH09325899A
Application number: JP8142744A
Authority: JP
Inventors: Mamoru Sakakura; 守坂倉; Kazuyasu Nonomura; 一泰野々村; Koichi Odawara; 孝一小田原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-06-05
Filing date: 1996-06-05
Publication date: 1997-12-16

Abstract

(57)【要約】【課題】本発明は情報処理装置に関し、簡単な回路の追
加によって高信頼性情報処理装置を通常の情報処理装置
としても使用可能とする。【解決手段】マスター処理装置１０−１及びスレーブ処
理装置１０−２、１０−３はバス２０上の情報を内部へ
取り込む複数段の入力バッファ４１−１〜４１−３と、
高信頼性モードで全入力バッファを通過した信号Ｅ１１
を出力させ、通常モードで１段の入力バッファ４１−１
のみ通過した信号Ｅ１０を出力させる入力切り替え部５
１を備えた。また高信頼性モードで共通の処理装置番号
を出力させ、通常モードで固有の処理装置番号を出力さ
せる処理装置番号切り替え部を備えた。更に高信頼性モ
ードで生存情報Ｅ３０とマスター情報Ｅ３１を有効と
し、通常モードで生存情報Ｅ３０及びマスター情報Ｅ３
１を無効にする信号無効化回路６１を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種コンピュータ
等の情報処理装置の高信頼性化を達成した情報処理装置
に関する。前記情報処理装置は、バスを介して接続さ
れ、同一クロックに同期して同時に同じ処理を行う少な
くとも３台の処理装置を有し、前記処理装置の内の１台
をマスター処理装置とし、残りの処理装置をスレーブ装
置として使用する装置である。

【０００２】

【従来の技術】以下、従来例について説明する。従来、
コンピュータの高信頼性化を達成するために、例えば、
複数台のコンピュータを並列動作させ、処理結果のデー
タを比較することが行われていた。このような並列処理
では、処理結果のデータを比較するために余分な装置が
必要であり、また処理時間もかかるなど、効率的な装置
ではなかった。そこで、従来、情報処理装置の信頼性を
高め、効率的な処理を行う高信頼性情報処理装置が提案
されていた。

【０００３】前記高信頼性情報処理装置は、バスを介し
て接続され、同一クロックに同期して同時に同じ処理を
行う少なくとも３台の処理装置を有し、前記処理装置の
内の１台をマスター処理装置とし、残りの処理装置をス
レーブ装置として使用する装置である。

【０００４】この場合、前記マスター処理装置は、内部
回路で生成した情報をバスへ送出する機能と、バス上の
情報を内部回路へ取り込む機能を備え、前記スレーブ装
置は内部回路で生成した情報をバスへ送出せず、バス上
の情報の取り込みのみを行う機能を備えた装置（多重化
ユニット）であり、前記各装置（多重化ユニット）に
は、各処理装置が生成した出力情報と前記バス上に出力
されたバス情報との比較に基づいて故障を検出し、内部
回路に必要な処理を行わせる多重化制御回路を備えてい
る。

【０００５】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。すなわち、前
記高信頼性情報処理装置は、複数台の処理装置をバスで
接続し、同一クロックに同期して同じ処理を同時に実行
することで故障を検出して必要な処理を行うことによ
り、信頼性の高い処理を可能にしている。しかし、高信
頼性を得るために回路の多重化を行っており、高価な装
置となる。また、高価で信頼性の高い部品を使用してい
るため、この点でも高価な装置となる。

【０００６】更に、高信頼性情報処理装置は、高信頼性
を得るための特殊処理を行っており、通常の情報処理装
置として使用できないため、高信頼性を要求される処理
にしか利用できない。このため、装置の利用効率が悪
い。

【０００７】本発明は、このような従来の課題を解決
し、簡単な回路の追加によって高信頼性情報処理装置を
通常の情報処理装置としても使用可能とし、かつ情報処
理装置としての本来の性能を発揮できるようにして装置
の利用効率を向上させると共に、設計や製造面でのコス
トダウンを可能にすることを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は前記の目的を達成するため、次のよ
うに構成した。 (1) ：同一クロックに同期して同時に同じ処理を行う複
数の処理装置（同一構成の少なくとも３台の処理装置）
をバス２０を介して接続し、その１台をマスター処理装
置１０−１とし、残りをスレーブ処理装置１０−２、１
０−３として設定可能にすると共に、前記マスター処理
装置１０−１は内部回路３０で生成した情報をバス２０
へ送出する機能と、バス２０上の情報を内部回路３０へ
取り込む機能を備え、スレーブ処理装置１０−２、１０
−３は内部回路３０で生成した情報をバス２０へ送出せ
ずに、バス２０上の情報を内部回路３０へ取り込む機能
を備えた情報処理装置であって、各処理装置１０−１〜
１０−３は、第１の情報処理（高信頼性の情報処理）を
行わせる第１のモード（高信頼性モード）と、それ以外
の第２の情報処理（通常の情報処理）を行わせる第２の
モード（通常モード）とを設定可能なモード信号（高信
頼性モード信号）を有し、前記バス２０上の情報を内部
回路３０へ取り込むための複数段の入力バッファ４１−
１〜４１−３と、前記モード信号が第１のモード（高信
頼性モード）に設定された場合、複数段の入力バッファ
４１−１〜４１−３を全て通過した信号Ｅ１１を出力さ
せ、前記モード信号が第２のモード（通常モード）に設
定された場合、１つの入力バッファ４１−１のみを通過
し他の入力バッファをバイパスした信号Ｅ１０を出力さ
せる入力切り替え部５１を備えている。

【０００９】(2) ：同一クロックに同期して同時に同じ
処理を行う複数の処理装置（同一構成の少なくとも３台
の処理装置）をバス２０を介して接続し、その１台をマ
スター処理装置１０−１とし、残りをスレーブ処理装置
１０−２、１０−３として設定可能にすると共に、前記
マスター処理装置１０−１は内部回路３０で生成した情
報をバス２０へ送出する機能と、バス２０上の情報を内
部回路３０へ取り込む機能を備え、スレーブ処理装置１
０−２、１０−３は内部回路３０で生成した情報をバス
２０へ送出せずに、バス２０上の情報を内部回路３０へ
取り込む機能を備えた情報処理装置であって、各処理装
置１０−１〜１０−３は、高信頼性の情報処理を行わせ
る第１のモード（高信頼性モード）と、それ以外の第２
の情報処理（通常の情報処理）を行わせる第２のモード
（通常モード）とを設定可能なモード信号を有し、処理
装置が正常か異常かを表す生存情報Ｅ３０を設定可能な
生存情報設定手段と、処理装置がマスター処理装置かス
レーブ処理装置かを表すマスター情報Ｅ３１を設定可能
なマスター情報設定手段と、前記モード信号が第１のモ
ード（高信頼性モード）に設定された場合、前記生存情
報とマスター情報を有効とし、前記モード信号が第２の
モード（通常モード）に設定された場合、前記生存情報
及びマスター情報を無効にする信号無効化手段（例え
ば、信号無効化回路６１）を備えている。

【００１０】（作用）以下、本発明の作用を図１に基づ
いて説明する。 (a) ：前記(1) の作用前記高信頼性情報処理装置は、第１のモード（高信頼性
モード）に設定された場合、例えば、１つのマスター処
理装置１０−１と、２台のスレーブ処理装置１０−２、
１０−３が、同一クロックに同期して同時に同じ処理を
行う。この場合、マスター処理装置１０−１では、バス
出力部３２により内部回路３０で生成した情報をバス２
０へ送出すると共に、バス入力部３１によりバス２０上
の情報を内部回路３０へ取り込む処理を行う。また、ス
レーブ処理装置１０−２、１０−３では、バス入力部３
１によりバス２０上の情報を内部回路３０へ取り込む処
理を行う。

【００１１】前記処理を行う場合、各処理装置のバス入
力部３１では、バス２０上の情報を取り込んで入力バッ
ファ４１−１に格納し、その後クロックに同期して入力
バッファ４１−１の情報を順次、入力バッファ４１−２
→入力バッファ４１−３へとシフトさせる。この時、入
力バッファ４１−１を通過した信号Ｅ１０と、全ての入
力バッファ４１−１〜４１−３を通過した信号Ｅ１１が
入力切り替え部５１へ出力されるが、第１のモード（高
信頼性モード）に設定されているので、入力切り替え部
５１では、前記信号Ｅ１１を内部回路３０へ出力する。

【００１２】また、第１のモード（高信頼性モード）信
号が第２のモード（通常モード）に設定された場合は、
入力切り替え部５１では、１つの入力バッファ４１−１
のみを通過した前記信号Ｅ１０を内部回路３０へ出力す
る。

【００１３】このようにバス入力部３１に簡単な回路
（入力切り替え部５１）を追加するだけで、高信頼性情
報処理装置（ＴＭＲユニット）での再転送に使用する余
分な入力バッファをバイパスさせることができ、通常の
情報処理装置として使用する場合の性能向上が可能であ
る。

【００１４】(b) ：前記(2) の作用前記高信頼性情報処理装置は、第１のモード（高信頼性
モード）に設定された場合、マスター処理装置１０−１
とスレーブ処理装置１０−２、１０−３は前記と同様な
処理を行う。この場合、信号無効化手段（例えば、信号
無効化回路６１）では、前記生存情報とマスター情報を
有効とする。これにより、バス出力制御部５３では、前
記生存情報とマスター情報に基づき、内部回路３０で生
成した情報のバス２０への出力制御を行う。

【００１５】一方、第２のモード（通常モード）に設定
された場合、信号無効化手段（例えば、信号無効化回路
６１）では、前記生存情報とマスター情報を無効とす
る。これにより、バス出力制御部５３では、前記生存情
報とマスター情報を無効として（無視して）、内部回路
３０で生成した情報のバス２０への出力制御を行う。こ
のように、簡単な回路（信号無効化手段）を追加するだ
けで、高信頼性情報処理装置以外で処理装置を使用する
ことが可能になる。

【００１６】以上のようにして、簡単な回路の追加によ
って高信頼性情報処理装置を通常の情報処理装置として
も使用可能とし、かつ情報処理装置としての本来の性能
を発揮できるようにして装置の利用効率を向上させるこ
とが可能になる。

【００１７】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。 §１：高信頼性情報処理装置全体の説明・・・図２参照図２は高信頼性情報処理装置の構成図である。以下、図
２に基づいて高信頼性情報処理装置全体の構成について
説明する。

【００１８】(1) ：高信頼性情報処理装置の定義高信頼性情報処理装置は、バス２０を介して接続され、
同一クロックに同期して同時に同じ処理を行う少なくと
も３台の処理装置（同じ構成の装置）を有し、前記処理
装置の内の１台をマスター処理装置１０−１とし、残り
の処理装置をスレーブ処理装置１０−２、１０−３とし
て設定可能にした装置である。以下、前記処理装置を３
台備えた最小構成の３重化処理装置（以下「ＴＭＲユニ
ット」と記す）１０を高信頼性情報処理装置の基本構成
として説明する（ＴＭＲ：TripleModular Redundancy
）。

【００１９】なお、図示のスレーブ処理装置１０−２、
１０−３は、マスター処理装置１０−１と同じ構成（内
部の設定情報だけが異なっている）であるが、図示省略
してある。ところで、前記ＴＭＲユニット１０とは、次
の条件を満足した装置である。

【００２０】：少なくとも３台の処理装置１０−１、
１０−２、１０−３をバス２０で接続している。：３台の処理装置１０−１、１０−２、１０−３は、
同一クロックに同期して同じ処理を行う。

【００２１】：処理装置１０−１〜１０−３の内、１
台の処理装置１０−１がマスター処理装置に設定され、
残りの処理装置１０−２、１０−３がスレーブ処理装置
に設定されている。

【００２２】：マスター処理装置１０−１は、生成し
た情報をバス２０に出力し、また、バス２０上の情報の
取り込みを行う。：スレーブ処理装置１０−２、１０−３は、生成した
情報をバス２０に出力せず、バス２０上の情報の取り込
みのみを行う。

【００２３】：各処理装置１０−１〜１０−３は、多
重化制御回路３３を持っている。前記多重化制御回路３
３は、処理装置１０−１〜１０−３が内部回路３０で生
成した出力情報と、バス２０上に出力されたバス情報と
の比較に基づいて故障を検出し、内部回路３０に必要な
処理を行わせる。

【００２４】(2) ：具体的な構成の説明前記ＴＭＲユニット１０では、マスター処理装置１０−
１とスレーブ処理装置１０−２、１０−３は同一構成と
し、内部の設定情報（マスターかスレーブかの設定情
報）が異なるだけである。これらの各処理装置内には、
それぞれバス入力部３１と、内部にバス出力抑止回路
（図示省略）を有するバス出力部３２と、内部回路３０
と、多重化制御回路３３等が設けてある。

【００２５】前記バス出力抑止回路は、ＴＭＲユニット
でのスレーブ処理装置に設定された場合、内部回路３０
で生成した情報（データ）をバス２０へ送出するのを抑
止する機能と、マスター処理装置に設定され、多重化制
御回路３３により処理装置の異常（エラー）状態が検出
された場合、内部回路３０で生成した情報（データ）を
バス２０へ送出するのを抑止すると共に、正常状態が検
出された場合、内部回路３０で生成された情報（デー
タ）をバス２０へ送出する機能を備えている。

【００２６】そして、マスター処理装置１０−１は、バ
ス出力部３２により内部回路３０で生成した情報をバス
２０へ送出する処理と、バス入力部３１によりバス２０
上の情報を内部回路３０へ取り込む処理を行う。また、
スレーブ処理装置１０−２、１０−３は、内部回路３３
で生成した情報を前記バス２０へは送出せず、バス入力
部３１によりバス２０上の情報を内部回路３０へ取り込
む処理のみを行う。但し、マスター処理装置に設定さ
れ、多重化制御回路３３により処理装置の異常（エラ
ー）状態が検出された場合は、前記バス出力抑止回路に
より内部回路３０で生成した情報をバス２０へ送出する
のを抑止する処理を行う。

【００２７】また前記多重化制御回路３３は、マスター
処理装置１０−１、及びスレーブ処理装置１０−２、１
０−３内において、各処理装置の内部回路３０で生成し
た出力情報と、バス２０上に出力されたバス情報との比
較に基づいて故障（異常状態）を検出し、内部回路３０
に必要な処理を行わせる。

【００２８】§２：ＴＭＲユニットの各部の説明・・・
図３、図４参照以下、図３、図４に基づいてＴＭＲユニット１０の各部
について基本構成を説明する。

【００２９】(1) ：バス入力部の説明・・・図３のＡ図
参照図３のＡ図はバス入力部の基本構成図である。バス入力
部３１には、バス２０からの情報（データ）を一次蓄え
ておくための３段構成の入力バッファ４１−１、４１−
２、４１−３と、前記入力バッファの出力を切り替える
ための入力切り替え部５１が設けてある。そして、入力
切り替え部５１は、高信頼性モード信号Ｅ５０（高信頼
性モード：１、通常モード：０）により切り替え制御が
行われるように構成されている。

【００３０】前記入力バッファ４１−１〜４１−３は、
：バス２０を空ける（バス２０から情報を取り込むこ
とでバス２０を空ける）ためと、：バス２０の情報を
再転送する時にバス入力部３１で情報を取り消す（エラ
ー発生時に、バス２０上の情報がそのまま内部回路３０
へ送り込まれないように、前記情報を消去する）ために
複数段用意されている。

【００３１】なお、マスター処理装置１０−１とスレー
ブ処理装置１０−２、１０−３は常にデータの一致検出
処理を行っており、前記情報の再転送はこの処理におい
て不一致が検出された場合、マスター処理装置１０−１
から情報を再度バス２０上へ出力する（リトライ処理）
処理のことである。

【００３２】すなわち、バス２０上の情報を内部回路３
０へ取り込む時には、クロックに同期し、前記入力バッ
ファを介して取り込む。この場合、任意の第１のクロッ
クに同期してバス２０上の情報を入力バッファ４１−１
へ取り込み、次の第２のクロックに同期して入力バッフ
ァ４１−１の情報を入力バッファ４１−２へ転送し、次
の第３のクロックに同期して入力バッファ４１−２の情
報を入力バッファ４１−３へ転送し、次の第４のクロッ
クに同期して入力バッファ４１−３の情報を内部回路３
０へ転送することで内部回路３０へバス２０上の情報を
取り込む。

【００３３】例えば、バス２０上の情報を入力バッファ
４１−２へ転送した状態でエラーを検出した場合、バス
２０上の情報は内部回路３０へ取り込まれていない。こ
のため、次のクロックに同期して前記情報が入力バッフ
ァ４１−３へ転送された段階で、前記情報を消去すれ
ば、内部回路３０へ取り込まれることはない。

【００３４】前記バス入力部３１において、高信頼性モ
ード信号Ｅ５０が高信頼性モードに設定され、その値が
「１」になっていると、入力バッファ４１−１、４１−
２、４１−３を全て通過した信号Ｅ１１が入力切り替え
部５１から出力される。また、高信頼性モード信号Ｅ５
０が通常モードに設定されて、その値が「０」になって
いると、入力バッファ４１−１のみを通過し、入力バッ
ファ４１−２、４１−３をバイパスした信号Ｅ１０が入
力切り替え部５１から出力される。

【００３５】このように、バス入力部３１に簡単な回路
（入力切り替え部５１）を追加するだけで、ＴＭＲユニ
ット１０での情報の再転送に使用する余分な入力バッフ
ァをバイパスさせることができ、ＴＭＲユニット系以外
で使用する場合（通常の情報処理装置として使用する場
合）の性能向上が見込まれる。

【００３６】(2) ：処理装置番号設定回路の説明・・・
図３のＢ図参照図３のＢ図は処理装置番号設定回路の基本構成図であ
る。前記各処理装置内には処理装置番号設定回路が設け
てあり、処理装置番号変換部４２と、処理装置番号切り
替え部５２等で構成されている。そして、処理装置番号
変換部４２と、処理装置番号切り替え部５２には、固有
の処理装置番号Ｅ２０が入力するが、この固有の処理装
置番号Ｅ２０は各処理装置の持つ固有の装置番号であ
り、例えば、装置内のプリント基板の一部に設定されて
いる。また、前記処理装置番号変換部４２は、前記固有
の処理装置番号Ｅ２０を処理装置番号Ｅ２１に変換する
ものである。

【００３７】前記回路において、高信頼性モード信号Ｅ
５０が高信頼性モードに設定され、その値が「１」にな
っていると、処理装置番号変換部４２で変換された処理
装置番号Ｅ２１が処理装置番号切り替え部５２から出力
される。また、高信頼性モード信号Ｅ５０が通常モード
に設定され、その値が「０」になっていると、固有の処
理装置番号Ｅ２０が処理装置番号切り替え部５２から出
力される。

【００３８】このように、簡単な回路（処理装置番号切
り替え部５２）を追加するだけで、ＴＭＲユニット１０
でのみ使用される処理装置番号Ｅ２１と、固有の処理装
置番号Ｅ２０を切り換えることができ、ＴＭＲユニット
以外で処理装置を使用することが可能になる。

【００３９】(3) ：バス出力部の説明・・・図４参照図４はバス出力部の基本構成図である。バス出力部３２
にはバス出力制御部５３が設けてあり、その内部には信
号無効化回路６１が設けてある。また、前記各処理装置
内には生存情報設定レジスタ６２と、マスター情報設定
レジスタ６３が設けてあり、これらの各レジスタがバス
出力制御部５３に接続されている。

【００４０】前記生存情報設定レジスタ６２は、各処理
装置の生存情報を設定するレジスタであり、処理装置が
正常である場合は「１」を設定し、異常（エラー）が検
出された場合は「０」を設定するものである。また、マ
スター情報設定レジスタ６３は、処理装置がマスター処
理装置である場合に「１」を設定し、スレーブ処理装置
である場合に「０」を設定するものである。

【００４１】そして、前記生存情報設定レジスタ６２に
設定された生存情報Ｅ３０（正常：１、異常：０）がバ
ス出力制御部５３へ出力され、マスター情報設定レジス
タ６３に設定されたマスター情報Ｅ３１（マスター：
１、スレーブ：０）がバス出力制御部５３へ出力され、
更に、高信頼性モード信号Ｅ５０がバス出力制御部５３
へ出力され、これらの各情報を使用してバス出力制御部
５３がバス出力制御を行う。また、バス出力制御部５３
内の信号無効化回路６１は、高信頼性モード信号Ｅ５０
の値が「０」の時（通常モードに設定された時）、生存
情報Ｅ３０、及びマスター情報Ｅ３１の値を無効にす
る。

【００４２】前記バス出力部３２において、ＴＭＲユニ
ットである時（高信頼性モード設定時）は、生存情報Ｅ
３０の信号と、マスター情報Ｅ３１の信号が有効である
が、ＴＭＲユニット以外で使用する場合（通常モード設
定時）は、信号無効化回路６１により生存情報Ｅ３０
と、マスター情報Ｅ３１を無効化する。なお、生存情報
Ｅ３０と、マスター情報Ｅ３１を無効化すると、各処理
装置が独立した通常の処理装置として使用可能になる。

【００４３】従って、簡単な回路（信号無効化回路６
１）を追加するだけで、前記ＴＭＲユニット１０におけ
るスレーブ処理装置１０−２、１０−３内のバス出力抑
止回路を全て無効化すると共に、異常が検出されたマス
ター処理装置１０−１内のバス出力抑止回路を無効化す
ることができ、ＴＭＲユニット以外でこの処理装置を使
用することを可能にする。

【００４４】§３：各部の詳細な構成例の説明・・・図
５参照 (1) ：バス入力部の構成例の説明・・・図５のＡ図参照図５のＡ図はバス入力部の構成例である。この例は、図
３のＡ図に示した入力切り替え部５１を、ＡＮＤ回路Ａ
１０、Ａ１１と、ＯＲ回路Ｏ１０で構成した例である。
この場合前記ＡＮＤ回路Ａ１０、Ａ１１には高信頼性モ
ード信号Ｅ５０（高信頼性モード設定時：１、通常モー
ド設定時：０）が入力するが、ＡＮＤ回路Ａ１１には反
転した信号を入力する。

【００４５】従って、ＴＭＲユニット１０で使用する場
合は高信頼性モード信号Ｅ５０の値が「１」に設定され
ており、この時は、ＡＮＤ回路Ａ１０によってＥ１１信
号が出力され、Ｅ１０信号はＡＮＤ回路Ａ１１によって
出力が阻止される。また、ＴＭＲユニットで使用しない
場合は高信頼性モード信号Ｅ５０の値が「０」に設定さ
れており、この時は、ＡＮＤ回路Ａ１１によってＥ１０
信号が出力され、Ｅ１１信号はＡＮＤ回路Ａ１０によっ
て出力が阻止される。そして、前記ＡＮＤ回路Ａ１０、
或いはＡ１１から出力された信号はＯＲ回路Ｏ１０を通
過した後、バス入力部３１から出力される。

【００４６】(2) ：処理装置番号設定回路の構成例の説
明・・・図５のＢ図参照図５のＢ図は処理装置番号設定回路の構成例である。こ
の例は、図３のＢ図に示した処理装置番号切り替え部５
２を、ＡＮＤ回路Ａ２０、Ａ２１と、ＯＲ回路Ｏ２０で
構成した例である。この場合ＡＮＤ回路Ａ２０、Ａ２１
には高信頼性モード信号Ｅ５０（高信頼性モード設定
時：１、通常モード：０）が入力するが、ＡＮＤ回路Ａ
２１には反転した信号を入力する。

【００４７】従って、ＴＭＲユニット１０で使用する場
合は高信頼性モード信号Ｅ５０の値が「１」に設定され
ており、この時は、ＡＮＤ回路Ａ２０によって処理装置
番号Ｅ２１が出力され、固有の処理装置番号Ｅ２０信号
はＡＮＤ回路Ａ２１によって出力が阻止される。また、
ＴＭＲユニットで使用しない場合は高信頼性モード信号
Ｅ５０の値が「０」に設定されており、この時は、ＡＮ
Ｄ回路Ａ２１によって固有の処理装置番号Ｅ２０信号が
出力され、処理装置番号Ｅ２１はＡＮＤ回路Ａ２０によ
って出力が阻止される。そして、前記ＡＮＤ回路Ａ２
０、或いはＡ２１から出力された信号はＯＲ回路Ｏ２０
を通過した後、内部回路で使用される処理装置番号とし
て出力される。

【００４８】(3) ：バス出力部の構成例の説明・・・図
６参照図６はバス出力部の構成例である。この例は図４に示し
た信号無効化回路６１を、ＯＲ回路Ｏ３０、ＯＲ回路Ｏ
３１、インバータＩＮＶで構成し、バス出力制御部５３
の外側に設けた例である。ＴＭＲユニットで使用する場
合は高信頼性モード信号Ｅ５０の値が「１」に設定され
ており、この時は、インバータＩＮＶにより高信頼性モ
ード信号Ｅ５０の値が「１」が「０」に反転され、ＯＲ
回路Ｏ３０、Ｏ３１に入力する。このため、生存情報Ｅ
３０、及びマスター情報Ｅ３１が有効になり、バス出力
制御部５３へ送られる。

【００４９】また、ＴＭＲユニットで使用しない場合は
高信頼性モード信号Ｅ５０の値が「０」に設定されてお
り、この時は、インバータＩＮＶにより高信頼性モード
信号Ｅ５０の値が「１」に反転されＯＲ回路Ｏ３０、及
びＯ３１に入力し、生存情報Ｅ３０とマスター情報Ｅ３
１を無効化する。

【００５０】この場合、ＯＲ回路Ｏ３０、及びＯ３１の
出力は強制的に「１」となり、各処理装置はマスター処
理装置と同じ状態に設定されると共に、生存情報Ｅ３０
は強制的に「１」となりＴＭＲユニット以外の通常の処
理装置としての使用が可能になる。

【００５１】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：従来、高信頼性情報処理装置を通常の情報処理装
置として使用することはできなかったが、本発明によ
り、簡単な回路の追加によって、高信頼性情報処理装置
を通常の情報処理装置としても使用できるようになる。
このため、情報処理装置としての本来の性能を発揮でき
るので、装置の利用効率を向上させることが可能にな
る。

【００５２】(2) ：高信頼性情報処理装置に簡単な回路
を追加するだけで、通常の情報処理装置としても使用で
きるので、通常の情報処理装置としての開発コストや製
造コストを削減することが可能になる。

【００５３】前記効果の外、各請求項に対応して次のよ
うな効果がある。 (3) ：請求項１では、モード信号が第２のモード（通常
モード）に設定された場合、入力切り替え部では、１つ
の入力バッファのみを通過した信号を出力する。このよ
うに簡単な回路である入力切り替え部を追加するだけ
で、高信頼性情報処理装置での情報の再転送に使用する
余分な入力バッファをバイパスさせることができ、通常
の情報処理装置として使用する場合の性能向上が可能で
ある。

【００５４】(4) ：請求項２では、モード信号が第２の
モード（通常モード）に設定された場合、信号無効化手
段では、生存情報とマスター情報を無効とする。これに
より、生存情報とマスター情報を無効として、内部で生
成した情報のバスへの出力制御を行う。このように、簡
単な回路である信号無効化手段を追加するだけで、高信
頼性情報処理装置以外で処理装置を使用することが可能
になる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態における高信頼性情報処理装置の構
成図である。

【図３】Ａ図はバス入力部の基本構成図、Ｂ図は処理装
置番号設定回路の基本構成図である。

【図４】バス出力部の基本構成図である。

【図５】Ａ図はバス入力部の構成例、Ｂ図は処理装置番
号設定回路の構成例である。

【図６】バス出力部の構成例である。

【符号の説明】

１０ＴＭＲユニット１０−１マスター処理装置１０−２、１０−３スレーブ処理装置２０バス３０内部回路３１バス入力部３２バス出力部３３多重化制御回路４１−１〜４１−３入力バッファ４２処理装置番号変換部５１入力切り替え部５２処理装置番号切り替え部５３バス出力制御部

Claims

【特許請求の範囲】

【請求項１】同一クロックに同期して同時に同じ処理を
行う複数の処理装置をバスを介して接続し、その１台を
マスター処理装置とし、残りをスレーブ処理装置として
設定可能にすると共に、前記マスター処理装置は内部で
生成した情報をバスへ送出する機能と、バス上の情報を
内部へ取り込む機能を備え、前記スレーブ処理装置は内
部で生成した情報をバスへ送出せずに、バス上の情報を
内部へ取り込む機能を備えた情報処理装置であって、前記各処理装置は、第１の情報処理を行わせる第１のモ
ードと、それ以外の第２の情報処理を行わせる第２のモ
ードとを設定可能なモード信号を有し、前記バス上の情報を内部へ取り込むための複数段の入力
バッファと、前記モード信号が第１のモードに設定され
た場合、前記複数段の入力バッファを全て通過した信号
を出力させ、前記モード信号が第２のモードに設定され
た場合、１つの入力バッファのみを通過し他の入力バッ
ファをバイパスした信号を出力させる入力切り替え部を
備えていることを特徴とした情報処理装置。
【請求項２】同一クロックに同期して同時に同じ処理を
行う複数の処理装置をバスを介して接続し、その１台を
マスター処理装置とし、残りをスレーブ処理装置として
設定可能にすると共に、前記マスター処理装置は内部で
生成した情報をバスへ送出する機能と、バス上の情報を
内部へ取り込む機能を備え、前記スレーブ処理装置は内
部で生成した情報をバスへ送出せずに、バス上の情報を
内部へ取り込む機能を備えた情報処理装置であって、前記各処理装置は、第１の情報処理を行わせる第１のモ
ードと、それ以外の第２の情報処理を行わせる第２のモ
ードとを設定可能なモード信号を有し、前記処理装置が正常か異常かを表す生存情報を設定可能
な生存情報設定手段と、前記処理装置がマスター処理装
置かスレーブ処理装置かを表すマスター情報を設定可能
なマスター情報設定手段と、前記モード信号が第１のモ
ードに設定された場合、前記生存情報とマスター情報を
有効とし、通常モードに設定された場合、前記生存情報
及びマスター情報を無効にする信号無効化手段を備えて
いることを特徴とした情報処理装置。