JPH09330949A - 電子部品構体 - Google Patents
電子部品構体Info
- Publication number
- JPH09330949A JPH09330949A JP8146921A JP14692196A JPH09330949A JP H09330949 A JPH09330949 A JP H09330949A JP 8146921 A JP8146921 A JP 8146921A JP 14692196 A JP14692196 A JP 14692196A JP H09330949 A JPH09330949 A JP H09330949A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- bump
- inner lead
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子をテープキャリアのインナーリー
ドに接合する際、過剰な合金層が半導体素子のエッジ部
に流れて接触することが原因で、半導体素子の動作不良
が引き起こされるといった問題を解決する。 【解決手段】 半導体素子１の電極２には、金属ワイヤ
の先端を溶融して形成した金属ボールを電極２上に接合
してバンプ11が形成され、テープキャリア５のインナー
リード６の表面にはメッキ層が形成され、インナーリー
ド６をバンプ11に位置合わせした状態でメッキ層を溶融
して合金層９を介して半導体素子１をインナーリード６
に接合した電子部品構体において、バンプ11を電極２上
に複数形成して、合金層９を保持する力を大きくし、合
金層９の流れを阻止する。
ドに接合する際、過剰な合金層が半導体素子のエッジ部
に流れて接触することが原因で、半導体素子の動作不良
が引き起こされるといった問題を解決する。 【解決手段】 半導体素子１の電極２には、金属ワイヤ
の先端を溶融して形成した金属ボールを電極２上に接合
してバンプ11が形成され、テープキャリア５のインナー
リード６の表面にはメッキ層が形成され、インナーリー
ド６をバンプ11に位置合わせした状態でメッキ層を溶融
して合金層９を介して半導体素子１をインナーリード６
に接合した電子部品構体において、バンプ11を電極２上
に複数形成して、合金層９を保持する力を大きくし、合
金層９の流れを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電極
とテープキャリアのインナーリードとが、半田等の低融
点合金を用いて結線された電子部品構体に関し、特に、
金属ワイヤの先端に形成した金属ボールを半導体素子の
電極に接合してバンプを形成し、テープキャリアのイン
ナーリードと結線された電子部品構体に関するものであ
る。
とテープキャリアのインナーリードとが、半田等の低融
点合金を用いて結線された電子部品構体に関し、特に、
金属ワイヤの先端に形成した金属ボールを半導体素子の
電極に接合してバンプを形成し、テープキャリアのイン
ナーリードと結線された電子部品構体に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子の電極とテープキャリ
アのインナーリードとが結線された電子部品構体として
は、例えば図２５〜図２９に示されるものが挙げられ
る。すなわち、図２５に示すように半導体素子１の電極
２上に電気メッキ法によりＳｎや半田等のバンプ３が形
成されている。４は半導体素子１のアクティブ面を保護
するパシベーション膜である。
アのインナーリードとが結線された電子部品構体として
は、例えば図２５〜図２９に示されるものが挙げられ
る。すなわち、図２５に示すように半導体素子１の電極
２上に電気メッキ法によりＳｎや半田等のバンプ３が形
成されている。４は半導体素子１のアクティブ面を保護
するパシベーション膜である。
【０００３】そして、図２６に示すように、前記各電極
２上に形成されたバンプ３上にテープキャリア５の各イ
ンナーリード６が対向するように位置決めする。その
後、図２７に示すように、加熱されたボンディングツー
ル７にて各インナーリード６の先端部を一括して押圧す
る。その結果、図２８に示すように、各インナーリード
６の表面に形成されたＳｎや半田等のメッキ層８が溶融
され、バンプ３とインナーリード６とが合金層９を介し
て結線された電子部品構体が形成される。
２上に形成されたバンプ３上にテープキャリア５の各イ
ンナーリード６が対向するように位置決めする。その
後、図２７に示すように、加熱されたボンディングツー
ル７にて各インナーリード６の先端部を一括して押圧す
る。その結果、図２８に示すように、各インナーリード
６の表面に形成されたＳｎや半田等のメッキ層８が溶融
され、バンプ３とインナーリード６とが合金層９を介し
て結線された電子部品構体が形成される。
【０００４】しかしながら、図２５に示すように電気メ
ッキ法で形成可能なバンプ３の最大高さＨは約２０μｍ
と低いため、図２９に示すように、前記メッキ層８を溶
融して、合金層９を介してバンプ３とインナーリード６
とを結線する際に、溶融した合金層９の量と比較して、
インナーリード６と半導体素子１との隙間が狭く、過剰
な合金層９ａが半導体素子１のエッジ部に接触してしま
い、半導体素子１の動作不良を引き起こすという問題が
あった。
ッキ法で形成可能なバンプ３の最大高さＨは約２０μｍ
と低いため、図２９に示すように、前記メッキ層８を溶
融して、合金層９を介してバンプ３とインナーリード６
とを結線する際に、溶融した合金層９の量と比較して、
インナーリード６と半導体素子１との隙間が狭く、過剰
な合金層９ａが半導体素子１のエッジ部に接触してしま
い、半導体素子１の動作不良を引き起こすという問題が
あった。
【０００５】また、上記の電気メッキ法により形成され
たバンプ３よりも背の高いバンプを形成するために、電
気メッキ法とは別に、図３０〜図３４に示すように、ワ
イヤボンディング法により形成されるバンプ１１を用い
た従来例が挙げられる。すなわち、図３０において、
（ａ）で示すように、金、銅、アルミニウム、半田等で
製作された金属ワイヤ１２をセラミックやルビーで作ら
れたキャピラリー１３に通し、通した金属ワイヤ１２の
先端とトーチと呼ばれる電極１４との間で放電し、金属
ボール１５を形成する。
たバンプ３よりも背の高いバンプを形成するために、電
気メッキ法とは別に、図３０〜図３４に示すように、ワ
イヤボンディング法により形成されるバンプ１１を用い
た従来例が挙げられる。すなわち、図３０において、
（ａ）で示すように、金、銅、アルミニウム、半田等で
製作された金属ワイヤ１２をセラミックやルビーで作ら
れたキャピラリー１３に通し、通した金属ワイヤ１２の
先端とトーチと呼ばれる電極１４との間で放電し、金属
ボール１５を形成する。
【０００６】次に、（ｂ）で示すように、予熱されてい
る半導体素子１の電極２の上に前記金属ボール１５を押
圧し、超音波振動を加え、温度、圧力、超音波振動の作
用によって、前記金属ボール１５を半導体素子１の電極
２に接合する。その後、（ｃ）で示すように、キャピラ
リー１３を鉛直方向に上昇させ、（ｄ）で示すように、
金属ワイヤ１２を引きちぎって金属ボールによるバンプ
１１を形成する。
る半導体素子１の電極２の上に前記金属ボール１５を押
圧し、超音波振動を加え、温度、圧力、超音波振動の作
用によって、前記金属ボール１５を半導体素子１の電極
２に接合する。その後、（ｃ）で示すように、キャピラ
リー１３を鉛直方向に上昇させ、（ｄ）で示すように、
金属ワイヤ１２を引きちぎって金属ボールによるバンプ
１１を形成する。
【０００７】このようにして、図３１に示すように、半
導体素子１の各電極２上にバンプ１１を１個ずつ形成し
た後、図３２に示すように、前記バンプ１１上にテープ
キャリア５のインナーリード６が対向するように位置決
めし、図３３に示すように加熱されたボンディングツー
ル７にて各インナーリード６の先端部を一括して押圧す
る。その結果、各インナーリード６の表面に形成された
Ｓｎや半田等のメッキ層８が溶融され、金属ボールによ
るバンプ１１とインナーリード６とが合金層９を介して
結線された電子部品構体が形成される。
導体素子１の各電極２上にバンプ１１を１個ずつ形成し
た後、図３２に示すように、前記バンプ１１上にテープ
キャリア５のインナーリード６が対向するように位置決
めし、図３３に示すように加熱されたボンディングツー
ル７にて各インナーリード６の先端部を一括して押圧す
る。その結果、各インナーリード６の表面に形成された
Ｓｎや半田等のメッキ層８が溶融され、金属ボールによ
るバンプ１１とインナーリード６とが合金層９を介して
結線された電子部品構体が形成される。
【０００８】これによると、図３１に示すように、ワイ
ヤボンディング法で形成可能なバンプ１１の最大高さＨ
は約５０μｍとなり、電気メッキ法により形成された図
２５のバンプ３と比較して高く形成することができる。
ヤボンディング法で形成可能なバンプ１１の最大高さＨ
は約５０μｍとなり、電気メッキ法により形成された図
２５のバンプ３と比較して高く形成することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、ワイヤ
ボンディング法で形成されたバンプ１１では、図３４に
示すように、バンプ１１と合金層９との接触面積が小さ
いため、溶融した合金層９を保持する力が小さく、過剰
な合金層９ａが半導体素子１のエッジ部に流れて接触し
てしまい、半導体素子１の動作不良を引き起こすという
問題が依然として解決できなかった。
ボンディング法で形成されたバンプ１１では、図３４に
示すように、バンプ１１と合金層９との接触面積が小さ
いため、溶融した合金層９を保持する力が小さく、過剰
な合金層９ａが半導体素子１のエッジ部に流れて接触し
てしまい、半導体素子１の動作不良を引き起こすという
問題が依然として解決できなかった。
【００１０】本発明は、上記の問題点に鑑み、半導体素
子の電極とテープキャリアのインナーリードとを高い信
頼性をもって接合できる電子部品構体の提供を目的とし
ている。
子の電極とテープキャリアのインナーリードとを高い信
頼性をもって接合できる電子部品構体の提供を目的とし
ている。
【００１１】
【課題を解決するための手段】本発明の電子部品構体に
おいては、半導体素子の電極上に、金属ボールによるバ
ンプを複数個形成したものであり、この本発明によれ
ば、半導体素子の電極とテープキャリアのインナーリー
ドとを高い信頼性をもって接合できる。
おいては、半導体素子の電極上に、金属ボールによるバ
ンプを複数個形成したものであり、この本発明によれ
ば、半導体素子の電極とテープキャリアのインナーリー
ドとを高い信頼性をもって接合できる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体素子をテープキャリアのインナーリードに接
合するに際して、前記半導体素子の電極には、金属ワイ
ヤの先端を溶融して形成した金属ボールを前記半導体素
子の電極上に接合してバンプを形成し、前記インナーリ
ードの表面にはメッキ層を形成し、前記インナーリード
を半導体素子のバンプに位置合わせした状態で前記メッ
キ層を溶融して合金層を介して半導体素子を前記インナ
ーリードに接合した電子部品構体において、半導体素子
の電極上に形成される前記金属ボールによるバンプが複
数個であるものであり、これによると、半導体素子の電
極にインナーリードが対向するように位置決めした後、
加熱されたボンディングツールにてインナーリードの先
端を押圧し、インナーリードの表面に形成されたメッキ
層を溶融し、バンプとインナーリードとを合金層を介し
て結線する際において、半導体素子の電極上に１個の金
属ボールによるバンプが形成されている場合と比較し
て、バンプと合金層との接触面積が拡大し、溶融した合
金層を保持する力が大きくなり、さらに、複数のバンプ
が抵抗となって溶融した合金層の流れを阻止する役目を
果たすため、合金層が半導体素子のエッジ部に流れて接
触することを防止でき、高い信頼性をもって半導体素子
の電極とテープキャリアのインナーリードとを接合する
ことができる。
は、半導体素子をテープキャリアのインナーリードに接
合するに際して、前記半導体素子の電極には、金属ワイ
ヤの先端を溶融して形成した金属ボールを前記半導体素
子の電極上に接合してバンプを形成し、前記インナーリ
ードの表面にはメッキ層を形成し、前記インナーリード
を半導体素子のバンプに位置合わせした状態で前記メッ
キ層を溶融して合金層を介して半導体素子を前記インナ
ーリードに接合した電子部品構体において、半導体素子
の電極上に形成される前記金属ボールによるバンプが複
数個であるものであり、これによると、半導体素子の電
極にインナーリードが対向するように位置決めした後、
加熱されたボンディングツールにてインナーリードの先
端を押圧し、インナーリードの表面に形成されたメッキ
層を溶融し、バンプとインナーリードとを合金層を介し
て結線する際において、半導体素子の電極上に１個の金
属ボールによるバンプが形成されている場合と比較し
て、バンプと合金層との接触面積が拡大し、溶融した合
金層を保持する力が大きくなり、さらに、複数のバンプ
が抵抗となって溶融した合金層の流れを阻止する役目を
果たすため、合金層が半導体素子のエッジ部に流れて接
触することを防止でき、高い信頼性をもって半導体素子
の電極とテープキャリアのインナーリードとを接合する
ことができる。
【００１３】請求項２に記載の発明は、半導体素子をテ
ープキャリアのインナーリードに接合するに際して、前
記半導体素子の電極には、金属ワイヤの先端を溶融して
形成した金属ボールを前記半導体素子の電極上に接合し
てバンプを形成し、前記インナーリードの表面にはメッ
キ層を形成し、前記インナーリードを半導体素子のバン
プに位置合わせした状態で前記メッキ層を溶融して合金
層を介して半導体素子を前記インナーリードに接合した
電子部品構体において、前記半導体素子の電極上に形成
された前記金属ボールによるバンプ上にさらに、金属ワ
イヤの先端に形成された金属ボールを前記バンプに接合
し、前記金属ボールを前記バンプ上に接合した状態で残
すように前記金属ワイヤを引きちぎって、半導体素子の
電極上に少なくとも２段以上の金属ボールによるバンプ
を形成するものであり、これによると、半導体素子の電
極にインナーリードが対向するように位置決めした後、
加熱されたボンディングツールにてインナーリードの先
端を押圧し、インナーリードの表面に形成されたメッキ
層を溶融し、バンプとインナーリードとを合金層を介し
て結線する際において、半導体素子の電極に電気メッキ
法により形成したバンプや電極に対して１個の金属ボー
ルによるバンプが形成されている場合と比較して、イン
ナーリードと半導体素子との隙間が広くなるため、接合
に要する合金層の量を拡大することができ、過剰な合金
層が半導体素子のエッジに接触することを防ぎ、高い信
頼性をもって半導体素子の電極とテープキャリアのイン
ナーリードとを接合することができる。
ープキャリアのインナーリードに接合するに際して、前
記半導体素子の電極には、金属ワイヤの先端を溶融して
形成した金属ボールを前記半導体素子の電極上に接合し
てバンプを形成し、前記インナーリードの表面にはメッ
キ層を形成し、前記インナーリードを半導体素子のバン
プに位置合わせした状態で前記メッキ層を溶融して合金
層を介して半導体素子を前記インナーリードに接合した
電子部品構体において、前記半導体素子の電極上に形成
された前記金属ボールによるバンプ上にさらに、金属ワ
イヤの先端に形成された金属ボールを前記バンプに接合
し、前記金属ボールを前記バンプ上に接合した状態で残
すように前記金属ワイヤを引きちぎって、半導体素子の
電極上に少なくとも２段以上の金属ボールによるバンプ
を形成するものであり、これによると、半導体素子の電
極にインナーリードが対向するように位置決めした後、
加熱されたボンディングツールにてインナーリードの先
端を押圧し、インナーリードの表面に形成されたメッキ
層を溶融し、バンプとインナーリードとを合金層を介し
て結線する際において、半導体素子の電極に電気メッキ
法により形成したバンプや電極に対して１個の金属ボー
ルによるバンプが形成されている場合と比較して、イン
ナーリードと半導体素子との隙間が広くなるため、接合
に要する合金層の量を拡大することができ、過剰な合金
層が半導体素子のエッジに接触することを防ぎ、高い信
頼性をもって半導体素子の電極とテープキャリアのイン
ナーリードとを接合することができる。
【００１４】請求項３に記載の発明は、バンプは、キャ
ピラリーを通した金属ワイヤの先端を溶融して前記金属
ワイヤの先端に金属ボールを形成し、前記キャピラリー
を移動して前記金属ボールを半導体素子の電極上に位置
決めし、前記金属ボールを半導体素子の電極に接合し、
前記キャピラリーを上昇させ、横にずらして下降させ、
前記金属ワイヤを半導体素子の電極に接合した金属ボー
ル上に接合し、前記キャピラリーを再度上昇させ、前記
金属ボールを半導体素子の電極に接合した状態で残すよ
うに前記金属ワイヤを引きちぎって半導体素子の電極上
に形成される前記金属ボールによる２段突起形状のバン
プであるものであり、これによると、半導体素子の電極
上に形成された複数のバンプの高さが均一となるため、
半導体素子の電極にインナーリードが対向するように位
置決めした後、加熱されたボンディングツールにてイン
ナーリードの先端を押圧し、インナーリードの表面に形
成されたメッキ層を溶融し、バンプとインナーリードと
を合金層を介して結線する際において、インナーリード
が各バンプに均等かつ確実に接触するため、各金属ボー
ルによるバンプとインナーリードとが合金層を介して確
実に結線される。さらに、バンプと合金層との接触面積
が拡大し、溶融した合金層を保持する力が大きくなり、
複数のバンプが抵抗となって溶融した合金層の流れを阻
止する役目を果たすため、合金層が半導体素子のエッジ
部に流れて接触することを防止でき、高い信頼性をもっ
て半導体素子の電極とテープキャリアのインナーリード
とを接合することができる。
ピラリーを通した金属ワイヤの先端を溶融して前記金属
ワイヤの先端に金属ボールを形成し、前記キャピラリー
を移動して前記金属ボールを半導体素子の電極上に位置
決めし、前記金属ボールを半導体素子の電極に接合し、
前記キャピラリーを上昇させ、横にずらして下降させ、
前記金属ワイヤを半導体素子の電極に接合した金属ボー
ル上に接合し、前記キャピラリーを再度上昇させ、前記
金属ボールを半導体素子の電極に接合した状態で残すよ
うに前記金属ワイヤを引きちぎって半導体素子の電極上
に形成される前記金属ボールによる２段突起形状のバン
プであるものであり、これによると、半導体素子の電極
上に形成された複数のバンプの高さが均一となるため、
半導体素子の電極にインナーリードが対向するように位
置決めした後、加熱されたボンディングツールにてイン
ナーリードの先端を押圧し、インナーリードの表面に形
成されたメッキ層を溶融し、バンプとインナーリードと
を合金層を介して結線する際において、インナーリード
が各バンプに均等かつ確実に接触するため、各金属ボー
ルによるバンプとインナーリードとが合金層を介して確
実に結線される。さらに、バンプと合金層との接触面積
が拡大し、溶融した合金層を保持する力が大きくなり、
複数のバンプが抵抗となって溶融した合金層の流れを阻
止する役目を果たすため、合金層が半導体素子のエッジ
部に流れて接触することを防止でき、高い信頼性をもっ
て半導体素子の電極とテープキャリアのインナーリード
とを接合することができる。
【００１５】請求項４に記載の発明は、バンプは、キャ
ピラリーを通した金属ワイヤの先端を溶融して前記金属
ワイヤの先端に金属ボールを形成し、前記キャピラリー
を移動して前記金属ボールを半導体素子の電極上に位置
決めし、前記金属ボールを半導体素子の電極に接合し、
前記キャピラリーを上昇させ、横にずらして下降させ、
前記金属ワイヤを半導体素子の電極に接合した金属ボー
ル上に接合し、前記キャピラリーを再度上昇させ、前記
金属ボールを半導体素子の電極に接合した状態で残すよ
うに前記金属ワイヤを引きちぎって半導体素子の電極上
に形成された２段突起形状のバンプの上に、さらに別の
２段突起形状のバンプを積み重ねて、電極上に少なくと
も２段以上の金属ボールによる２段突起形状のバンプを
形成するものであり、これによると、少なくとも２段以
上に積み重ねられたバンプの高さが均一となるため、半
導体素子の電極にインナーリードが対向するように位置
決めした後、加熱されたボンディングツールにてインナ
ーリードの先端を押圧し、インナーリードの表面に形成
されたメッキ層を溶融し、バンプとインナーリードとを
合金層を介して結線する際において、各インナーリード
が半導体素子の各電極上のバンプに均等かつ確実に接触
するため、各バンプと各インナーリードとが合金層を介
して確実に結線される。さらに、インナーリードと半導
体素子との隙間が広くなるため、接合に要する合金層の
量を拡大することができ、過剰な合金層が半導体素子の
エッジに接触することを防ぎ、高い信頼性をもって半導
体素子の電極とテープキャリアのインナーリードとを接
合することができる。
ピラリーを通した金属ワイヤの先端を溶融して前記金属
ワイヤの先端に金属ボールを形成し、前記キャピラリー
を移動して前記金属ボールを半導体素子の電極上に位置
決めし、前記金属ボールを半導体素子の電極に接合し、
前記キャピラリーを上昇させ、横にずらして下降させ、
前記金属ワイヤを半導体素子の電極に接合した金属ボー
ル上に接合し、前記キャピラリーを再度上昇させ、前記
金属ボールを半導体素子の電極に接合した状態で残すよ
うに前記金属ワイヤを引きちぎって半導体素子の電極上
に形成された２段突起形状のバンプの上に、さらに別の
２段突起形状のバンプを積み重ねて、電極上に少なくと
も２段以上の金属ボールによる２段突起形状のバンプを
形成するものであり、これによると、少なくとも２段以
上に積み重ねられたバンプの高さが均一となるため、半
導体素子の電極にインナーリードが対向するように位置
決めした後、加熱されたボンディングツールにてインナ
ーリードの先端を押圧し、インナーリードの表面に形成
されたメッキ層を溶融し、バンプとインナーリードとを
合金層を介して結線する際において、各インナーリード
が半導体素子の各電極上のバンプに均等かつ確実に接触
するため、各バンプと各インナーリードとが合金層を介
して確実に結線される。さらに、インナーリードと半導
体素子との隙間が広くなるため、接合に要する合金層の
量を拡大することができ、過剰な合金層が半導体素子の
エッジに接触することを防ぎ、高い信頼性をもって半導
体素子の電極とテープキャリアのインナーリードとを接
合することができる。
【００１６】以下、本発明の実施の形態について、図１
から図２４を用いて説明する。 （実施の形態１）図１、図２に示すように、半導体素子
１のアクティブ面には、電極２と前記アクティブ面を保
護するパシベーション膜４とが形成されている。半導体
素子１の電極２上には、ワイヤボンディング法を用いて
形成した金属ボールによるバンプ１１が複数形成されて
いる。尚、前記ワイヤボンディング法は先の従来の技術
において図３０の（ａ）〜（ｄ）を用いて説明したた
め、ここでの説明は省略する。
から図２４を用いて説明する。 （実施の形態１）図１、図２に示すように、半導体素子
１のアクティブ面には、電極２と前記アクティブ面を保
護するパシベーション膜４とが形成されている。半導体
素子１の電極２上には、ワイヤボンディング法を用いて
形成した金属ボールによるバンプ１１が複数形成されて
いる。尚、前記ワイヤボンディング法は先の従来の技術
において図３０の（ａ）〜（ｄ）を用いて説明したた
め、ここでの説明は省略する。
【００１７】ワイヤボンディング法により各電極２上に
複数のバンプ１１を形成した後、図３に示すように、複
数のバンプ１１上にテープキャリア５のインナーリード
６が対向するように位置決めし、加熱されたボンディン
グツール７にてインナーリード６の先端部を一括して押
圧し、インナーリード６の表面に形成されたＳｎや半田
等のメッキ層８を溶融する。その結果、図４に示すよう
に、複数のバンプ１１とインナーリード６とが合金層９
を介して結線された電子部品構体が形成される。
複数のバンプ１１を形成した後、図３に示すように、複
数のバンプ１１上にテープキャリア５のインナーリード
６が対向するように位置決めし、加熱されたボンディン
グツール７にてインナーリード６の先端部を一括して押
圧し、インナーリード６の表面に形成されたＳｎや半田
等のメッキ層８を溶融する。その結果、図４に示すよう
に、複数のバンプ１１とインナーリード６とが合金層９
を介して結線された電子部品構体が形成される。
【００１８】これによれば、半導体素子１の電極２上に
金属ボールによるバンプ１１が複数形成されているた
め、図３４に示すような金属ボールによるバンプ１１が
各電極２上に１個だけ形成されている場合と比較して、
バンプ１１と合金層９との接触面積が拡大し、溶融した
合金層９を保持する力が大きくなる。また複数のバンプ
１１が抵抗となって溶融した合金層９の流れを阻止する
役目を果たすため、合金層９が半導体素子１のエッジ部
に流れて接触することを防止でき、高い信頼性をもって
半導体素子１の電極２とテープキャリア５のインナーリ
ード６とを接合することができる。
金属ボールによるバンプ１１が複数形成されているた
め、図３４に示すような金属ボールによるバンプ１１が
各電極２上に１個だけ形成されている場合と比較して、
バンプ１１と合金層９との接触面積が拡大し、溶融した
合金層９を保持する力が大きくなる。また複数のバンプ
１１が抵抗となって溶融した合金層９の流れを阻止する
役目を果たすため、合金層９が半導体素子１のエッジ部
に流れて接触することを防止でき、高い信頼性をもって
半導体素子１の電極２とテープキャリア５のインナーリ
ード６とを接合することができる。
【００１９】（実施の形態２）図５、図６に示すよう
に、ワイヤボンディング法により、半導体素子１の電極
２上に、金属ボールによるバンプ１１を形成した後、さ
らに、そのバンプ１１上にワイヤボンディング法でバン
プ１１を形成し、バンプ１１が２段に積み重ねられてい
る。すなわち、電極２上に形成された金属ボールによる
１段目のバンプ１１上にさらに、金属ワイヤ１２の先端
に形成された金属ボール１５を位置決めし、熱圧着もし
くは超音波併用熱圧着により金属ボール１５を１段目の
バンプ１１に接合し、金属ボール１５を１段目のバンプ
１１上に接合した状態で残すように金属ワイヤ１２を引
きちぎって、１段目のバンプ１１上に２段目のバンプ１
１を形成している。
に、ワイヤボンディング法により、半導体素子１の電極
２上に、金属ボールによるバンプ１１を形成した後、さ
らに、そのバンプ１１上にワイヤボンディング法でバン
プ１１を形成し、バンプ１１が２段に積み重ねられてい
る。すなわち、電極２上に形成された金属ボールによる
１段目のバンプ１１上にさらに、金属ワイヤ１２の先端
に形成された金属ボール１５を位置決めし、熱圧着もし
くは超音波併用熱圧着により金属ボール１５を１段目の
バンプ１１に接合し、金属ボール１５を１段目のバンプ
１１上に接合した状態で残すように金属ワイヤ１２を引
きちぎって、１段目のバンプ１１上に２段目のバンプ１
１を形成している。
【００２０】その後、図７に示すように、前記２段のバ
ンプ１１上にテープキャリア５のインナーリード６が対
向するように位置決めし、加熱されたボンディングツー
ル７にてインナーリード６の先端部を一括して押圧し、
インナーリード６の表面に形成されたＳｎや半田等のメ
ッキ層８を溶融する。その結果、図８に示すように、２
段のバンプ１１とインナーリード６とが合金層９を介し
て結線された電子部品構体が形成される。
ンプ１１上にテープキャリア５のインナーリード６が対
向するように位置決めし、加熱されたボンディングツー
ル７にてインナーリード６の先端部を一括して押圧し、
インナーリード６の表面に形成されたＳｎや半田等のメ
ッキ層８を溶融する。その結果、図８に示すように、２
段のバンプ１１とインナーリード６とが合金層９を介し
て結線された電子部品構体が形成される。
【００２１】これによれば、図２５に示した電気メッキ
法によりバンプ３を形成した場合、その高さＨは最大約
２０μｍ、また、図３１に示したワイヤボンディング法
によりバンプ１１を１個だけ形成した場合、その高さＨ
は約５０μｍであるのに対して、図６に示すようにワイ
ヤボンディング法によりバンプ１１を２段に積み重ねた
場合で約１００μｍ以上の高さＨとなるため、図８に示
すように、インナーリード６と半導体素子１との隙間が
広くなり、接合に要する合金層９の量を拡大することが
でき、過剰な合金層が半導体素子１のエッジに接触する
ことを防ぐことができ、高い信頼性をもって半導体素子
１の電極２とテープキャリア５のインナーリード６とを
接合することができる。
法によりバンプ３を形成した場合、その高さＨは最大約
２０μｍ、また、図３１に示したワイヤボンディング法
によりバンプ１１を１個だけ形成した場合、その高さＨ
は約５０μｍであるのに対して、図６に示すようにワイ
ヤボンディング法によりバンプ１１を２段に積み重ねた
場合で約１００μｍ以上の高さＨとなるため、図８に示
すように、インナーリード６と半導体素子１との隙間が
広くなり、接合に要する合金層９の量を拡大することが
でき、過剰な合金層が半導体素子１のエッジに接触する
ことを防ぐことができ、高い信頼性をもって半導体素子
１の電極２とテープキャリア５のインナーリード６とを
接合することができる。
【００２２】なお、積み重ねるバンプ１１は、２段に限
定されず、図９に示すように３段でも、或はそれ以上で
も良い。 （実施の形態３）先に述べた（実施の形態１）におい
て、ワイヤボンディング法を用いてバンプ１１（一般に
引きちぎりバンプと呼ばれている）を電極２上に複数設
ける場合、図３０の（ｃ）と（ｄ）に示すように金属ボ
ール１５から金属ワイヤ１２が引きちぎられる加減によ
って、図１０に示すように、各バンプ１１の高さＨにバ
ラツキｈが発生する恐れがあった。たとえば、高さＨが
４５μｍのバンプ１１を複数形成すると、その高さのバ
ラツキｈは約±１０μｍとなる。
定されず、図９に示すように３段でも、或はそれ以上で
も良い。 （実施の形態３）先に述べた（実施の形態１）におい
て、ワイヤボンディング法を用いてバンプ１１（一般に
引きちぎりバンプと呼ばれている）を電極２上に複数設
ける場合、図３０の（ｃ）と（ｄ）に示すように金属ボ
ール１５から金属ワイヤ１２が引きちぎられる加減によ
って、図１０に示すように、各バンプ１１の高さＨにバ
ラツキｈが発生する恐れがあった。たとえば、高さＨが
４５μｍのバンプ１１を複数形成すると、その高さのバ
ラツキｈは約±１０μｍとなる。
【００２３】したがって、図１１に示すように、複数個
のバンプ１１上にインナーリード６が対向するように位
置決めし、加熱されたボンディングツール７にてインナ
ーリード６の先端部を一括して押圧し、インナーリード
６の表面に形成されたＳｎや半田等のメッキ層８を溶融
する際、高さＨのバラツキｈによってインナーリード６
に接触しないバンプ１１が発生し、その結果、図１２に
示すように、接合後、合金層９を介してインナーリード
６と接触しないバンプ１１が発生する可能性がある。
のバンプ１１上にインナーリード６が対向するように位
置決めし、加熱されたボンディングツール７にてインナ
ーリード６の先端部を一括して押圧し、インナーリード
６の表面に形成されたＳｎや半田等のメッキ層８を溶融
する際、高さＨのバラツキｈによってインナーリード６
に接触しないバンプ１１が発生し、その結果、図１２に
示すように、接合後、合金層９を介してインナーリード
６と接触しないバンプ１１が発生する可能性がある。
【００２４】このようなことから、（実施の形態３）で
は、複数のバンプを設ける際、各バンプの高さを均一に
するため、各バンプを２段突起形状に形成したものであ
る。すなわち、図１３において、（ａ）で示すように、
金、銅、アルミニウム、半田等で製作された金属ワイヤ
１２をセラミックやルビーで作られたキャピラリー１３
に通し、通した金属ワイヤ１２の先端とトーチと呼ばれ
る電極１４との間で放電し、金属ボール１５を形成す
る。
は、複数のバンプを設ける際、各バンプの高さを均一に
するため、各バンプを２段突起形状に形成したものであ
る。すなわち、図１３において、（ａ）で示すように、
金、銅、アルミニウム、半田等で製作された金属ワイヤ
１２をセラミックやルビーで作られたキャピラリー１３
に通し、通した金属ワイヤ１２の先端とトーチと呼ばれ
る電極１４との間で放電し、金属ボール１５を形成す
る。
【００２５】次に、（ｂ）で示すように、予熱されてい
る半導体素子１の電極２の上に前記金属ボール１５を押
圧し、超音波振動を加え、温度、圧力、超音波振動の作
用によって、前記金属ボール１５を半導体素子１の電極
２に接合する。その後、（ｃ）で示すように、キャピラ
リー１３を鉛直方向に上昇させ、さらに（ｄ）で示すよ
うに、キャピラリー１３を横にずらして下降させ、
（ｅ）で示すように、金属ワイヤ１２を金属ボール１５
上に接触させ、温度、圧力（或いは、温度、圧力、超音
波振動）の作用によって金属ワイヤ１２を金属ボール１
５に接合し、（ｆ）で示すように、キャピラリー１３を
再度上昇させ、金属ワイヤ１２を引きちぎることによ
り、２段突起形状のバンプ２０が形成される。このよう
にして形成される２段突起形状のバンプ２０は高さＨが
均一になるため、図１５に示すように、半導体素子１の
電極２上に、２段突起形状のバンプ２０を複数形成する
と、各バンプ２０の高さＨは均一となる。たとえば、高
さＨが４５μｍの２段突起形状のバンプ２０を複数形成
した場合、各高さＨのバラツキｈは±２μｍとなり問題
のない範囲におさまる。
る半導体素子１の電極２の上に前記金属ボール１５を押
圧し、超音波振動を加え、温度、圧力、超音波振動の作
用によって、前記金属ボール１５を半導体素子１の電極
２に接合する。その後、（ｃ）で示すように、キャピラ
リー１３を鉛直方向に上昇させ、さらに（ｄ）で示すよ
うに、キャピラリー１３を横にずらして下降させ、
（ｅ）で示すように、金属ワイヤ１２を金属ボール１５
上に接触させ、温度、圧力（或いは、温度、圧力、超音
波振動）の作用によって金属ワイヤ１２を金属ボール１
５に接合し、（ｆ）で示すように、キャピラリー１３を
再度上昇させ、金属ワイヤ１２を引きちぎることによ
り、２段突起形状のバンプ２０が形成される。このよう
にして形成される２段突起形状のバンプ２０は高さＨが
均一になるため、図１５に示すように、半導体素子１の
電極２上に、２段突起形状のバンプ２０を複数形成する
と、各バンプ２０の高さＨは均一となる。たとえば、高
さＨが４５μｍの２段突起形状のバンプ２０を複数形成
した場合、各高さＨのバラツキｈは±２μｍとなり問題
のない範囲におさまる。
【００２６】したがって、図１６に示すように、ボンデ
ィングツール７でインナーリード６を押圧した際、各バ
ンプ２０が確実にインナーリード６に接触し、その結
果、図１７に示すように、各バンプ２０とインナーリー
ド６とが合金層９を介して均等かつ確実に接合され、さ
らに、先述した（実施の形態１）と同様に、バンプ２０
が複数形成されているため、合金層９が半導体素子１の
エッジ部に流れるのを防ぐことができ、高い信頼性をも
って半導体素子１の電極２とテープキャリア５のインナ
ーリード６とを接合することができる。
ィングツール７でインナーリード６を押圧した際、各バ
ンプ２０が確実にインナーリード６に接触し、その結
果、図１７に示すように、各バンプ２０とインナーリー
ド６とが合金層９を介して均等かつ確実に接合され、さ
らに、先述した（実施の形態１）と同様に、バンプ２０
が複数形成されているため、合金層９が半導体素子１の
エッジ部に流れるのを防ぐことができ、高い信頼性をも
って半導体素子１の電極２とテープキャリア５のインナ
ーリード６とを接合することができる。
【００２７】（実施の形態４）先に述べた（実施の形態
２）のようにワイヤボンディング法を用いてバンプ１１
（一般に引きちぎりバンプと呼ばれている）を２段に積
み重ねたものを各電極２上に設ける場合においても、図
１８に示すように、各バンプ１１の高さＨにバラツキｈ
が発生する恐れがあった。
２）のようにワイヤボンディング法を用いてバンプ１１
（一般に引きちぎりバンプと呼ばれている）を２段に積
み重ねたものを各電極２上に設ける場合においても、図
１８に示すように、各バンプ１１の高さＨにバラツキｈ
が発生する恐れがあった。
【００２８】したがって、図１９に示すように、各電極
２上に形成されたバンプ１１上に各インナーリード６が
対向するように位置決めし、加熱されたボンディングツ
ール７にて各インナーリード６の先端部を一括して押圧
し、インナーリード６の表面に形成されたＳｎや半田等
のメッキ層８を溶融する際、高さＨのバラツキｈによっ
てインナーリード６に接触しないバンプ１１が発生し、
その結果、図２０に示すように、接合後、合金層９を介
してインナーリード６と接触しないバンプ１１が発生す
る可能性がある。
２上に形成されたバンプ１１上に各インナーリード６が
対向するように位置決めし、加熱されたボンディングツ
ール７にて各インナーリード６の先端部を一括して押圧
し、インナーリード６の表面に形成されたＳｎや半田等
のメッキ層８を溶融する際、高さＨのバラツキｈによっ
てインナーリード６に接触しないバンプ１１が発生し、
その結果、図２０に示すように、接合後、合金層９を介
してインナーリード６と接触しないバンプ１１が発生す
る可能性がある。
【００２９】このようなことから、（実施の形態４）で
は、２段に積み重ねたバンプを半導体素子１の各電極２
上に設ける際、各バンプを２段突起形状にしたものであ
る。すなわち、２段突起形状のバンプ２０の形成方法は
先述した（実施の形態３）と同様であり、これによる
と、図２２に示すように、２段に積み重ねた各バンプ２
０の高さＨが均一となる。したがって、図２３に示すよ
うに、ボンディングツール７で各インナーリード６を押
圧した際、各電極２上のバンプ２０が確実に各インナー
リード６に接触し、その結果、図２４に示すように、各
バンプ２０と各インナーリード６とが合金層９を介して
均等かつ確実に接合され、さらに、先述した（実施の形
態２）と同様に、バンプ２０を積み重ねたことによりバ
ンプ２０の高さＨが高くなって、インナーリード６と半
導体素子１との隙間が広くなり、接合に要する合金層９
の量を拡大することができ、過剰な合金層が半導体素子
１のエッジに接触することを防ぐことができるため、高
い信頼性をもって半導体素子１の電極２とテープキャリ
ア５のインナーリード６とを接合することができる。
は、２段に積み重ねたバンプを半導体素子１の各電極２
上に設ける際、各バンプを２段突起形状にしたものであ
る。すなわち、２段突起形状のバンプ２０の形成方法は
先述した（実施の形態３）と同様であり、これによる
と、図２２に示すように、２段に積み重ねた各バンプ２
０の高さＨが均一となる。したがって、図２３に示すよ
うに、ボンディングツール７で各インナーリード６を押
圧した際、各電極２上のバンプ２０が確実に各インナー
リード６に接触し、その結果、図２４に示すように、各
バンプ２０と各インナーリード６とが合金層９を介して
均等かつ確実に接合され、さらに、先述した（実施の形
態２）と同様に、バンプ２０を積み重ねたことによりバ
ンプ２０の高さＨが高くなって、インナーリード６と半
導体素子１との隙間が広くなり、接合に要する合金層９
の量を拡大することができ、過剰な合金層が半導体素子
１のエッジに接触することを防ぐことができるため、高
い信頼性をもって半導体素子１の電極２とテープキャリ
ア５のインナーリード６とを接合することができる。
【００３０】なお、積み重ねるバンプ２０は、２段に限
定されず、３段でも、或はそれ以上でも良い。
定されず、３段でも、或はそれ以上でも良い。
【００３１】
【発明の効果】以上説明したように、本発明のうち請求
項１記載の発明によると、インナーリードの表面に形成
されたメッキ層を溶融し、バンプとインナーリードとを
合金層を介して結線する際において、半導体素子の電極
上に複数の金属ボールによるバンプを形成しているた
め、電極上に１個の金属ボールによるバンプが形成され
ている場合と比較して、バンプと合金層との接触面積が
拡大し、溶融した合金層を保持する力が大きくなり、さ
らに、複数のバンプが抵抗となって溶融した合金層の流
れを阻止する役目を果たすため、合金層が半導体素子の
エッジ部に流れて接触することを防止でき、高い信頼性
をもって半導体素子の電極とテープキャリアのインナー
リードとを接合することができる。
項１記載の発明によると、インナーリードの表面に形成
されたメッキ層を溶融し、バンプとインナーリードとを
合金層を介して結線する際において、半導体素子の電極
上に複数の金属ボールによるバンプを形成しているた
め、電極上に１個の金属ボールによるバンプが形成され
ている場合と比較して、バンプと合金層との接触面積が
拡大し、溶融した合金層を保持する力が大きくなり、さ
らに、複数のバンプが抵抗となって溶融した合金層の流
れを阻止する役目を果たすため、合金層が半導体素子の
エッジ部に流れて接触することを防止でき、高い信頼性
をもって半導体素子の電極とテープキャリアのインナー
リードとを接合することができる。
【００３２】また、請求項２記載の発明によると、イン
ナーリードの表面に形成されたメッキ層を溶融し、バン
プとインナーリードとを合金層を介して結線する際にお
いて、半導体素子の電極上に金属ボールによるバンプを
少なくとも２段以上積み重ねたため、半導体素子の電極
に電気メッキ法により形成したバンプや電極に対して１
個の金属ボールによるバンプが形成されている場合と比
較して、インナーリードと半導体素子との隙間が広くな
るため、接合に要する合金層の量を拡大することがで
き、過剰な合金層が半導体素子のエッジに接触すること
を防ぎ、高い信頼性をもって半導体素子の電極とテープ
キャリアのインナーリードとを接合することができる。
ナーリードの表面に形成されたメッキ層を溶融し、バン
プとインナーリードとを合金層を介して結線する際にお
いて、半導体素子の電極上に金属ボールによるバンプを
少なくとも２段以上積み重ねたため、半導体素子の電極
に電気メッキ法により形成したバンプや電極に対して１
個の金属ボールによるバンプが形成されている場合と比
較して、インナーリードと半導体素子との隙間が広くな
るため、接合に要する合金層の量を拡大することがで
き、過剰な合金層が半導体素子のエッジに接触すること
を防ぎ、高い信頼性をもって半導体素子の電極とテープ
キャリアのインナーリードとを接合することができる。
【００３３】さらに、請求項３記載の発明によると、請
求項１記載の発明による効果に加えて、バンプを２段突
起形状に形成することにより、半導体素子の電極上に形
成された複数のバンプの高さが均一となるため、加熱さ
れたボンディングツールにてインナーリードの先端を押
圧した際、インナーリードが各バンプに均等かつ確実に
接触するため、各バンプとインナーリードとが合金層を
介して確実に結線される。
求項１記載の発明による効果に加えて、バンプを２段突
起形状に形成することにより、半導体素子の電極上に形
成された複数のバンプの高さが均一となるため、加熱さ
れたボンディングツールにてインナーリードの先端を押
圧した際、インナーリードが各バンプに均等かつ確実に
接触するため、各バンプとインナーリードとが合金層を
介して確実に結線される。
【００３４】さらに、請求項４記載の発明によると、請
求項２記載の発明による効果に加えて、バンプを２段突
起形状に形成することにより、少なくとも２段以上に積
み重ねられたバンプの高さが均一となるため、加熱され
たボンディングツールにてインナーリードの先端を押圧
した際、各インナーリードが半導体素子の各電極上のバ
ンプに均等かつ確実に接触するため、各バンプとインナ
ーリードとが合金層を介して確実に結線される。
求項２記載の発明による効果に加えて、バンプを２段突
起形状に形成することにより、少なくとも２段以上に積
み重ねられたバンプの高さが均一となるため、加熱され
たボンディングツールにてインナーリードの先端を押圧
した際、各インナーリードが半導体素子の各電極上のバ
ンプに均等かつ確実に接触するため、各バンプとインナ
ーリードとが合金層を介して確実に結線される。
【図１】本発明の実施の形態１における電子部品構体の
半導体素子の電極上に形成されたバンプの斜視図であ
る。
半導体素子の電極上に形成されたバンプの斜視図であ
る。
【図２】同、電子部品構体の半導体素子の電極上に形成
されたバンプの正面図である。
されたバンプの正面図である。
【図３】同、電子部品構体の半導体素子の電極上に形成
されたバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
されたバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
【図４】同、電子部品構体の半導体素子の電極上に形成
されたバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
されたバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
【図５】本発明の実施の形態２における電子部品構体の
半導体素子の電極上に２段に形成されたバンプの斜視図
である。
半導体素子の電極上に２段に形成されたバンプの斜視図
である。
【図６】同、電子部品構体の半導体素子の電極上に形成
されたバンプの正面図である。
されたバンプの正面図である。
【図７】同、電子部品構体の半導体素子の電極上に形成
されたバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
されたバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
【図８】同、電子部品構体の半導体素子の電極上に形成
されたバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
されたバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
【図９】同、電子部品構体の半導体素子の電極上に３段
に形成されたバンプの正面図である。
に形成されたバンプの正面図である。
【図１０】半導体素子の電極上に形成された複数の引き
ちぎりバンプの高さのバラツキを示す図である。
ちぎりバンプの高さのバラツキを示す図である。
【図１１】半導体素子の電極上に形成された複数の引き
ちぎりバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
ちぎりバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
【図１２】半導体素子の電極上に形成された複数の引き
ちぎりバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
ちぎりバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
【図１３】本発明の実施の形態３における電子部品構体
の半導体素子の電極上に形成される２段突起形状のバン
プの形成方法を示す図である。
の半導体素子の電極上に形成される２段突起形状のバン
プの形成方法を示す図である。
【図１４】同、電子部品構体の半導体素子の電極上に形
成された２段突起形状のバンプの正面図である。
成された２段突起形状のバンプの正面図である。
【図１５】同、２段突起形状のバンプを電極上に複数形
成した正面図である。
成した正面図である。
【図１６】同、電子部品構体の半導体素子の電極上に形
成された２段突起形状のバンプとテープキャリアのイン
ナーリードとを接合する際の状態を示した図である。
成された２段突起形状のバンプとテープキャリアのイン
ナーリードとを接合する際の状態を示した図である。
【図１７】同、電子部品構体の半導体素子の電極上に形
成された２段突起形状のバンプとテープキャリアのイン
ナーリードとを接合した状態を示す図である。
成された２段突起形状のバンプとテープキャリアのイン
ナーリードとを接合した状態を示す図である。
【図１８】半導体素子の電極上に２段に形成された引き
ちぎりバンプの高さのバラツキを示す図である。
ちぎりバンプの高さのバラツキを示す図である。
【図１９】半導体素子の電極上に２段に形成された引き
ちぎりバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
ちぎりバンプとテープキャリアのインナーリードとを接
合する際の状態を示した図である。
【図２０】半導体素子の電極上に２段に形成された引き
ちぎりバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
ちぎりバンプとテープキャリアのインナーリードとを接
合した状態を示す図である。
【図２１】本発明の実施の形態４における電子部品構体
の半導体素子の電極上に２段に形成された２段突起形状
のバンプの正面図である。
の半導体素子の電極上に２段に形成された２段突起形状
のバンプの正面図である。
【図２２】同、電子部品構体の半導体素子の電極上に２
段に形成された２段突起形状のバンプの正面図である。
段に形成された２段突起形状のバンプの正面図である。
【図２３】同、電子部品構体の半導体素子の電極上に２
段に形成された２段突起形状のバンプとテープキャリア
のインナーリードとを接合する際の状態を示した図であ
る。
段に形成された２段突起形状のバンプとテープキャリア
のインナーリードとを接合する際の状態を示した図であ
る。
【図２４】同、電子部品構体の半導体素子の電極上に２
段に形成された２段突起形状のバンプとテープキャリア
のインナーリードとを接合した状態を示す図である。
段に形成された２段突起形状のバンプとテープキャリア
のインナーリードとを接合した状態を示す図である。
【図２５】従来、半導体素子の電極上に電気メッキ法に
より形成されたバンプの正面図である。
より形成されたバンプの正面図である。
【図２６】同、電気メッキ法により形成されたバンプの
斜視図である。
斜視図である。
【図２７】同、電気メッキ法により形成されたバンプと
テープキャリアのインナーリードとを接合する際の状態
を示した図である。
テープキャリアのインナーリードとを接合する際の状態
を示した図である。
【図２８】同、電気メッキ法により形成されたバンプと
テープキャリアのインナーリードとを接合した状態を示
す図である。
テープキャリアのインナーリードとを接合した状態を示
す図である。
【図２９】同、電気メッキ法により形成されたバンプと
テープキャリアのインナーリードとを接合した際の問題
点を示す図である。
テープキャリアのインナーリードとを接合した際の問題
点を示す図である。
【図３０】従来、金属ボールによるバンプの形成方法を
示す図である。
示す図である。
【図３１】同、半導体素子の電極上に形成された金属ボ
ールによるバンプの正面図である。
ールによるバンプの正面図である。
【図３２】同、半導体素子の電極上に形成された金属ボ
ールによるバンプの斜視図である。
ールによるバンプの斜視図である。
【図３３】同、電子部品構体の半導体素子の電極上に形
成されたバンプとテープキャリアのインナーリードとを
接合した状態を示す図である。
成されたバンプとテープキャリアのインナーリードとを
接合した状態を示す図である。
【図３４】同、金属ボールによるバンプとテープキャリ
アのインナーリードとを接合した際の問題点を示す図で
ある。
アのインナーリードとを接合した際の問題点を示す図で
ある。
１ 半導体素子 ２ 電極 ５ テープキャリア ６ インナーリード ８ メッキ層 ９ 合金層 １１ バンプ １２ 金属ワイヤ １３ キャピラリー １５ 金属ボール ２０ ２段突起形状のバンプ
Claims (4)
- 【請求項１】 半導体素子をテープキャリアのインナー
リードに接合するに際して、前記半導体素子の電極に
は、金属ワイヤの先端を溶融して形成した金属ボールを
前記半導体素子の電極上に接合してバンプを形成し、前
記インナーリードの表面にはメッキ層を形成し、前記イ
ンナーリードを半導体素子のバンプに位置合わせした状
態で前記メッキ層を溶融して合金層を介して半導体素子
を前記インナーリードに接合した電子部品構体におい
て、半導体素子の電極上に形成される前記金属ボールに
よるバンプが複数個であることを特徴とする電子部品構
体。 - 【請求項２】 半導体素子をテープキャリアのインナー
リードに接合するに際して、前記半導体素子の電極に
は、金属ワイヤの先端を溶融して形成した金属ボールを
前記半導体素子の電極上に接合してバンプを形成し、前
記インナーリードの表面にはメッキ層を形成し、前記イ
ンナーリードを半導体素子のバンプに位置合わせした状
態で前記メッキ層を溶融して合金層を介して半導体素子
を前記インナーリードに接合した電子部品構体におい
て、前記半導体素子の電極上に形成された前記金属ボー
ルによるバンプ上にさらに、金属ワイヤの先端に形成さ
れた金属ボールを前記バンプに接合し、前記金属ボール
を前記バンプ上に接合した状態で残すように前記金属ワ
イヤを引きちぎって、半導体素子の電極上に少なくとも
２段以上の金属ボールによるバンプを形成することを特
徴とする電子部品構体。 - 【請求項３】 バンプは、キャピラリーを通した金属ワ
イヤの先端を溶融して前記金属ワイヤの先端に金属ボー
ルを形成し、前記キャピラリーを移動して前記金属ボー
ルを半導体素子の電極上に位置決めし、前記金属ボール
を半導体素子の電極に接合し、前記キャピラリーを上昇
させ、横にずらして下降させ、前記金属ワイヤを半導体
素子の電極に接合した金属ボール上に接合し、前記キャ
ピラリーを再度上昇させ、前記金属ボールを半導体素子
の電極に接合した状態で残すように前記金属ワイヤを引
きちぎって半導体素子の電極上に形成される前記金属ボ
ールによる２段突起形状のバンプであることを特徴とす
る請求項１記載の電子部品構体。 - 【請求項４】 バンプは、キャピラリーを通した金属ワ
イヤの先端を溶融して前記金属ワイヤの先端に金属ボー
ルを形成し、前記キャピラリーを移動して前記金属ボー
ルを半導体素子の電極上に位置決めし、前記金属ボール
を半導体素子の電極に接合し、前記キャピラリーを上昇
させ、横にずらして下降させ、前記金属ワイヤを半導体
素子の電極に接合した金属ボール上に接合し、前記キャ
ピラリーを再度上昇させ、前記金属ボールを半導体素子
の電極に接合した状態で残すように前記金属ワイヤを引
きちぎって半導体素子の電極上に形成された２段突起形
状のバンプの上に、さらに別の２段突起形状のバンプを
積み重ねて、電極上に少なくとも２段以上の金属ボール
による２段突起形状のバンプを形成することを特徴とす
る請求項２記載の電子部品構体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14692196A JP3558449B2 (ja) | 1996-06-10 | 1996-06-10 | 電子部品構体 |
| EP97924372A EP0844656A4 (en) | 1996-06-10 | 1997-06-09 | ELECTRONIC MODULE STRUCTURE |
| CN97190679A CN1195423A (zh) | 1996-06-10 | 1997-06-09 | 电子组件结构体 |
| KR1019980700848A KR19990036180A (ko) | 1996-06-10 | 1997-06-09 | 전자부품 구조체 |
| PCT/JP1997/001990 WO1997048131A1 (en) | 1996-06-10 | 1997-06-09 | Electronic component structure |
| US09/011,039 US20020014685A1 (en) | 1996-06-10 | 1997-06-09 | Electronic component with ball bonded pads connected to a plated lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14692196A JP3558449B2 (ja) | 1996-06-10 | 1996-06-10 | 電子部品構体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330949A true JPH09330949A (ja) | 1997-12-22 |
| JP3558449B2 JP3558449B2 (ja) | 2004-08-25 |
Family
ID=15418588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14692196A Expired - Fee Related JP3558449B2 (ja) | 1996-06-10 | 1996-06-10 | 電子部品構体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20020014685A1 (ja) |
| EP (1) | EP0844656A4 (ja) |
| JP (1) | JP3558449B2 (ja) |
| KR (1) | KR19990036180A (ja) |
| CN (1) | CN1195423A (ja) |
| WO (1) | WO1997048131A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999004424A1 (fr) * | 1997-07-15 | 1999-01-28 | Hitachi, Ltd. | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW465064B (en) * | 2000-12-22 | 2001-11-21 | Advanced Semiconductor Eng | Bonding process and the structure thereof |
| JP3727615B2 (ja) * | 2002-06-26 | 2005-12-14 | 株式会社新川 | ワイヤボンディング用ワイヤのイニシャルボール形成方法およびワイヤボンディング装置 |
| US7115998B2 (en) | 2002-08-29 | 2006-10-03 | Micron Technology, Inc. | Multi-component integrated circuit contacts |
| US20070200234A1 (en) * | 2006-02-28 | 2007-08-30 | Texas Instruments Incorporated | Flip-Chip Device Having Underfill in Controlled Gap |
| CN101924046A (zh) * | 2009-06-16 | 2010-12-22 | 飞思卡尔半导体公司 | 在半导体器件中形成引线键合的方法 |
| US10411085B2 (en) * | 2016-12-29 | 2019-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
| JP6858939B2 (ja) * | 2017-04-28 | 2021-04-14 | 東北マイクロテック株式会社 | 外部接続機構、半導体装置及び積層パッケージ |
| US10535644B1 (en) * | 2018-06-29 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing method of package on package structure |
| FR3088018B1 (fr) * | 2018-11-06 | 2023-01-13 | Mbda France | Procede de liaison par brassage permettant d'ameliorer la tenue en fatigue de joints brases |
| US20200203243A1 (en) * | 2018-12-19 | 2020-06-25 | Texas Instruments Incorporated | Universal leaded/leadless chip scale package for microelecronic devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025348A (en) * | 1987-11-20 | 1991-06-18 | Casio Computer Co., Ltd. | Bonding structure of an electronic device and a method for manufacturing the same |
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| JP2733418B2 (ja) * | 1992-09-16 | 1998-03-30 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH06268013A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 半導体装置とそれに用いられるキャリアテープの製造方法 |
| JPH06302645A (ja) * | 1993-04-15 | 1994-10-28 | Fuji Xerox Co Ltd | 電子部品の端子接続方法とこの接続方法で接続した電子機器およびその端子接続用バンプ |
| JP3184014B2 (ja) * | 1993-07-26 | 2001-07-09 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-06-10 JP JP14692196A patent/JP3558449B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-09 EP EP97924372A patent/EP0844656A4/en not_active Withdrawn
- 1997-06-09 KR KR1019980700848A patent/KR19990036180A/ko not_active Ceased
- 1997-06-09 US US09/011,039 patent/US20020014685A1/en not_active Abandoned
- 1997-06-09 WO PCT/JP1997/001990 patent/WO1997048131A1/ja not_active Ceased
- 1997-06-09 CN CN97190679A patent/CN1195423A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999004424A1 (fr) * | 1997-07-15 | 1999-01-28 | Hitachi, Ltd. | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558449B2 (ja) | 2004-08-25 |
| US20020014685A1 (en) | 2002-02-07 |
| EP0844656A1 (en) | 1998-05-27 |
| EP0844656A4 (en) | 2000-03-29 |
| KR19990036180A (ko) | 1999-05-25 |
| CN1195423A (zh) | 1998-10-07 |
| WO1997048131A1 (en) | 1997-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| JP2003133508A (ja) | 半導体装置 | |
| JP3558449B2 (ja) | 電子部品構体 | |
| JPH11121543A (ja) | チップスケールパッケージ | |
| CN100356530C (zh) | 半导体装置的制造方法 | |
| JPH07273119A (ja) | 半導体装置 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JPH06310563A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP2976947B2 (ja) | バンプ形成方法 | |
| CN1983544A (zh) | 半导体装置的制造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JPH0357223A (ja) | 半導体装置 | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JPH08148496A (ja) | 半導体装置及び半導体装置用バンプ | |
| JPH05144872A (ja) | バンプ電極の接合方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JP3532361B2 (ja) | Ｉｃ電極上への突起電極形成方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2003100791A (ja) | 多段バンプ形成方法 | |
| JPH056918A (ja) | テープキヤリア型半導体装置のインナーリードボンデイング方法およびテープキヤリア型半導体装置用キヤリアテープ | |
| JPH04101426A (ja) | 金属突起物の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |