JPH0720977A - システムセットアップ式コンピュータ機器 - Google Patents
システムセットアップ式コンピュータ機器Info
- Publication number
- JPH0720977A JPH0720977A JP18934593A JP18934593A JPH0720977A JP H0720977 A JPH0720977 A JP H0720977A JP 18934593 A JP18934593 A JP 18934593A JP 18934593 A JP18934593 A JP 18934593A JP H0720977 A JPH0720977 A JP H0720977A
- Authority
- JP
- Japan
- Prior art keywords
- computer device
- identification data
- address
- external
- external board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 マニュアルによる外部基板のセッティング操
作を不要にし、利便性の向上、さらには、セッティング
ミスの解消を図る。 【構成】 コンピュータ機器本体２と外部基板４ａ…を
接続するシステムバス５に排他的なホットライン５ａ…
を設けるとともに、各外部基板４ａ…に当該外部基板４
ａ…を識別可能な識別データを記憶する識別データ記憶
機能部６…とアドレスをアロケート可能なアロケート機
能部７…を設け、コンピュータ機器本体２によりホット
ライン５ａ…をアクセスして識別データを読取り、二以
上の同一識別データを読取ったときに、同一の各外部基
板４ａ…のアドレスをそれぞれ異なるアドレスにアロケ
ートするとともに、各外部基板４ａ…をアロケートした
アドレスによりアクセス可能に構成する。
作を不要にし、利便性の向上、さらには、セッティング
ミスの解消を図る。 【構成】 コンピュータ機器本体２と外部基板４ａ…を
接続するシステムバス５に排他的なホットライン５ａ…
を設けるとともに、各外部基板４ａ…に当該外部基板４
ａ…を識別可能な識別データを記憶する識別データ記憶
機能部６…とアドレスをアロケート可能なアロケート機
能部７…を設け、コンピュータ機器本体２によりホット
ライン５ａ…をアクセスして識別データを読取り、二以
上の同一識別データを読取ったときに、同一の各外部基
板４ａ…のアドレスをそれぞれ異なるアドレスにアロケ
ートするとともに、各外部基板４ａ…をアロケートした
アドレスによりアクセス可能に構成する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ機器本体に
対して増設メモリや入出力装置等の外部基板を追加可能
なシステムセットアップ式コンピュータ機器に関する。
対して増設メモリや入出力装置等の外部基板を追加可能
なシステムセットアップ式コンピュータ機器に関する。
【０００２】
【従来の技術】一般に、コンピュータ機器本体に外部基
板接続用の複数のコネクタを有し、各コネクタに増設メ
モリや入出力装置等の各種外部基板を接続して使用する
システムセットアップ式コンピュータ機器は知られてい
る。
板接続用の複数のコネクタを有し、各コネクタに増設メ
モリや入出力装置等の各種外部基板を接続して使用する
システムセットアップ式コンピュータ機器は知られてい
る。
【０００３】ところで、この種のコンピュータ機器で
は、増設メモリのように複数の同一外部基板を接続して
使用することも多い。この場合、コンピュータ機器本体
は各外部基板を識別してアクセスする必要があるため、
従来はコンピュータ機器本体により各外部基板を識別で
きるように、各外部基板に識別のためのセッティングス
イッチ部を設け、このセッティングスイッチ部を所定の
ポジションにセットした後、コネクタに接続していた。
は、増設メモリのように複数の同一外部基板を接続して
使用することも多い。この場合、コンピュータ機器本体
は各外部基板を識別してアクセスする必要があるため、
従来はコンピュータ機器本体により各外部基板を識別で
きるように、各外部基板に識別のためのセッティングス
イッチ部を設け、このセッティングスイッチ部を所定の
ポジションにセットした後、コネクタに接続していた。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
のコンピュータ機器は、外部基板におけるセッティング
スイッチ部をマニュアルによりセットする必要があるた
め、例えば、コンピュータ機器を購入した一般需要者が
説明書を読み、どのような場合にどのようなポジション
にセットしなければならないかを理解した後、セッティ
ングスイッチ部を操作する必要があり、一般需要者にと
って大変かつ煩わしく、しかも、セッティングミスを生
じやすい問題があった。
のコンピュータ機器は、外部基板におけるセッティング
スイッチ部をマニュアルによりセットする必要があるた
め、例えば、コンピュータ機器を購入した一般需要者が
説明書を読み、どのような場合にどのようなポジション
にセットしなければならないかを理解した後、セッティ
ングスイッチ部を操作する必要があり、一般需要者にと
って大変かつ煩わしく、しかも、セッティングミスを生
じやすい問題があった。
【０００５】本発明はこのような従来の技術に存在する
課題を解決したものであり、外部基板におけるセッティ
ングスイッチ部を無くすことにより、マニュアルによる
外部基板のセッティング操作を不要にし、利便性の向
上、さらには、セッティングミスの解消を図ることがで
きるコンピュータ機器の提供を目的とする。
課題を解決したものであり、外部基板におけるセッティ
ングスイッチ部を無くすことにより、マニュアルによる
外部基板のセッティング操作を不要にし、利便性の向
上、さらには、セッティングミスの解消を図ることがで
きるコンピュータ機器の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明はコンピュータ機
器本体２に備える複数のコネクタ３ａ、３ｂ…３ｎに、
各種外部基板４ａ、４ｂ…４ｎを接続して使用可能なシ
ステムセットアップ式コンピュータ機器１を構成するに
際して、特に、コンピュータ機器本体２と外部基板４ａ
…を接続するシステムバス５に、排他的なホットライン
５ａ、５ｂ…５ｎを設けるとともに、各外部基板４ａ…
に当該外部基板４ａ…を識別可能な識別データを記憶す
る識別データ記憶機能部６…とアドレスをアロケート可
能なアロケート機能部７…を設け、コンピュータ機器本
体２によりホットライン５ａ…をアクセスして識別デー
タ記憶機能部６…の識別データを読取り、二以上の同一
識別データを読取ったときに、同一の各外部基板４ａ…
のアドレスをアロケート機能部７…によりそれぞれ異な
るアドレスにアロケートするとともに、各外部基板４ａ
…をアロケートしたアドレスによりアクセス可能に構成
することを特徴とする。
器本体２に備える複数のコネクタ３ａ、３ｂ…３ｎに、
各種外部基板４ａ、４ｂ…４ｎを接続して使用可能なシ
ステムセットアップ式コンピュータ機器１を構成するに
際して、特に、コンピュータ機器本体２と外部基板４ａ
…を接続するシステムバス５に、排他的なホットライン
５ａ、５ｂ…５ｎを設けるとともに、各外部基板４ａ…
に当該外部基板４ａ…を識別可能な識別データを記憶す
る識別データ記憶機能部６…とアドレスをアロケート可
能なアロケート機能部７…を設け、コンピュータ機器本
体２によりホットライン５ａ…をアクセスして識別デー
タ記憶機能部６…の識別データを読取り、二以上の同一
識別データを読取ったときに、同一の各外部基板４ａ…
のアドレスをアロケート機能部７…によりそれぞれ異な
るアドレスにアロケートするとともに、各外部基板４ａ
…をアロケートしたアドレスによりアクセス可能に構成
することを特徴とする。
【０００７】この場合、識別データ記憶機能部６…は第
一のレジスタ８…を用いて構成できる。また、コンピュ
ータ機器本体２は同一の各外部基板４ａ…に対してそれ
ぞれ異なる上位ビットを付加したアドレスによりアクセ
ス可能に構成するとともに、アロケート機能部７…は上
位ビットを出力する第二のレジスタ９…と、コンピュー
タ機器本体２より付与される上位ビットを付加したアド
レスから、第二のレジスタ９…より出力する上位ビット
を減算して本来のアドレスを生成する減算器１０ｍ、１
０ｉ…を用いて構成できる。
一のレジスタ８…を用いて構成できる。また、コンピュ
ータ機器本体２は同一の各外部基板４ａ…に対してそれ
ぞれ異なる上位ビットを付加したアドレスによりアクセ
ス可能に構成するとともに、アロケート機能部７…は上
位ビットを出力する第二のレジスタ９…と、コンピュー
タ機器本体２より付与される上位ビットを付加したアド
レスから、第二のレジスタ９…より出力する上位ビット
を減算して本来のアドレスを生成する減算器１０ｍ、１
０ｉ…を用いて構成できる。
【０００８】
【作用】本発明に係るコンピュータ機器１によれば、コ
ンピュータ機器本体２には複数のコネクタ３ａ、３ｂ…
３ｎを備えるため、各コネクタ３ａ…には任意の各種外
部基板４ａ、４ｂ…４ｎを接続して使用できる。
ンピュータ機器本体２には複数のコネクタ３ａ、３ｂ…
３ｎを備えるため、各コネクタ３ａ…には任意の各種外
部基板４ａ、４ｂ…４ｎを接続して使用できる。
【０００９】一方、各外部基板４ａ…においては、予
め、識別データ記憶機能部６…に、当該外部基板４ａ…
を識別可能な識別データを記憶させる。これにより、コ
ンピュータ機器本体２は、使用時に、各コネクタ３ａ…
に接続された外部基板４ａ、４ｂ…４ｎに対し、ホット
ライン５ａ…をアクセスして第一のレジスタ８…に記憶
された識別データを読取り、各外部基板４ａ、４ｂ…４
ｎの種類を識別する。
め、識別データ記憶機能部６…に、当該外部基板４ａ…
を識別可能な識別データを記憶させる。これにより、コ
ンピュータ機器本体２は、使用時に、各コネクタ３ａ…
に接続された外部基板４ａ、４ｂ…４ｎに対し、ホット
ライン５ａ…をアクセスして第一のレジスタ８…に記憶
された識別データを読取り、各外部基板４ａ、４ｂ…４
ｎの種類を識別する。
【００１０】また、この際、二以上の同一識別データを
読取ったなら、コンピュータ機器本体２は同一の各外部
基板４ａ…のアドレスをアロケート機能部７…によりそ
れぞれ異なるアドレスにアロケートする。具体的には、
コンピュータ機器本体２は同一の各外部基板４ａ…にお
ける第二のレジスタ９…に、それぞれ異なる上位ビット
を設定するとともに、コンピュータ機器本体２は同一の
各外部基板４ａ…に対してそれぞれ異なる上位ビットを
付加したアドレスを付与する。これにより、同一の各外
部基板４ａ…における減算器１０ｍ、１０ｉ…は、コン
ピュータ機器本体２より付与される上位ビットを付加し
たアドレスから、第二のレジスタ９…より出力する上位
ビットを減算してアドレスを生成し、各外部基板４ａ…
を本来のアドレスによりアクセスする。
読取ったなら、コンピュータ機器本体２は同一の各外部
基板４ａ…のアドレスをアロケート機能部７…によりそ
れぞれ異なるアドレスにアロケートする。具体的には、
コンピュータ機器本体２は同一の各外部基板４ａ…にお
ける第二のレジスタ９…に、それぞれ異なる上位ビット
を設定するとともに、コンピュータ機器本体２は同一の
各外部基板４ａ…に対してそれぞれ異なる上位ビットを
付加したアドレスを付与する。これにより、同一の各外
部基板４ａ…における減算器１０ｍ、１０ｉ…は、コン
ピュータ機器本体２より付与される上位ビットを付加し
たアドレスから、第二のレジスタ９…より出力する上位
ビットを減算してアドレスを生成し、各外部基板４ａ…
を本来のアドレスによりアクセスする。
【００１１】
【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。
面に基づき詳細に説明する。
【００１２】最初に、本発明に係るコンピュータ機器１
の全体的な概略構成について、図２を参照して説明す
る。
の全体的な概略構成について、図２を参照して説明す
る。
【００１３】同図において、２はコンピュータ機器本体
であり、ＣＰＵ２１をはじめ、コンピュータ機能を発揮
するための各種機能部（不図示）を内蔵する。また、４
ａ、４ｂ…４ｎは外部基板であり、例えば、外部基板４
ａ、４ｃは増設メモリ、４ｂは入出力インタフェースを
示す。一方、コンピュータ機器本体２には当該外部基板
４ａ、４ｂ…４ｎを接続するための複数のコネクタ３
ａ、３ｂ…３ｎを備え、ＣＰＵ２１と各コネクタ３ａ、
３ｂ…３ｎはシステムバス５により接続する。
であり、ＣＰＵ２１をはじめ、コンピュータ機能を発揮
するための各種機能部（不図示）を内蔵する。また、４
ａ、４ｂ…４ｎは外部基板であり、例えば、外部基板４
ａ、４ｃは増設メモリ、４ｂは入出力インタフェースを
示す。一方、コンピュータ機器本体２には当該外部基板
４ａ、４ｂ…４ｎを接続するための複数のコネクタ３
ａ、３ｂ…３ｎを備え、ＣＰＵ２１と各コネクタ３ａ、
３ｂ…３ｎはシステムバス５により接続する。
【００１４】次に、本発明に係るコンピュータ機器１に
おける要部の構成について、図１及び図２を参照して説
明する。
おける要部の構成について、図１及び図２を参照して説
明する。
【００１５】まず、図２に示すように、システムバス５
にはＣＰＵ２１と各コネクタ３ａ、３ｂ…３ｎをそれぞ
れ接続する一本の排他的なホットライン５ａ、５ｂ…５
ｎを設ける。
にはＣＰＵ２１と各コネクタ３ａ、３ｂ…３ｎをそれぞ
れ接続する一本の排他的なホットライン５ａ、５ｂ…５
ｎを設ける。
【００１６】また、図１に示すように、各外部基板４ａ
…には当該外部基板４ａ…を識別可能な識別データを記
憶する識別データ記憶機能部６…と、アドレスをアロケ
ート可能なアロケート機能部７…を設ける。なお、図１
は一つの外部基板４ａの主要部の構成を示すが、他の外
部基板４ｂ…４ｎも同様に構成する。
…には当該外部基板４ａ…を識別可能な識別データを記
憶する識別データ記憶機能部６…と、アドレスをアロケ
ート可能なアロケート機能部７…を設ける。なお、図１
は一つの外部基板４ａの主要部の構成を示すが、他の外
部基板４ｂ…４ｎも同様に構成する。
【００１７】識別データ記憶機能部６は第一のレジスタ
８を備え、この第一のレジスタ８に外部基板４ａを識別
するための識別データを記憶する。この第一のレジスタ
８はＡＮＤ回路２２を介してホットライン５ａ及びリー
ドイネーブルライン２３に接続する。また、アロケート
機能部７は上位ビットを出力可能な第二のレジスタ９を
備え、この第二のレジスタ９はＡＮＤ回路２４を介して
ホットライン５ａ及びライトイネーブルライン２５に接
続する。さらにまた、アロケート機能部７には減算器１
０ｍ、１０ｉを備え、一方の減算器１０ｍの入力部は第
二のレジスタ９及びアドレスライン２６に接続し、かつ
出力部は外部基板４ａの本体に備えるメモリアドレスデ
コーダ２７に接続するとともに、他方の減算器１０ｉの
入力部も第二のレジスタ９及びアドレスライン２６に接
続し、かつ出力部は外部基板４ａの本体に備える入出力
アドレスデコーダ２８に接続する。なお、２９はデータ
バスラインを示す。
８を備え、この第一のレジスタ８に外部基板４ａを識別
するための識別データを記憶する。この第一のレジスタ
８はＡＮＤ回路２２を介してホットライン５ａ及びリー
ドイネーブルライン２３に接続する。また、アロケート
機能部７は上位ビットを出力可能な第二のレジスタ９を
備え、この第二のレジスタ９はＡＮＤ回路２４を介して
ホットライン５ａ及びライトイネーブルライン２５に接
続する。さらにまた、アロケート機能部７には減算器１
０ｍ、１０ｉを備え、一方の減算器１０ｍの入力部は第
二のレジスタ９及びアドレスライン２６に接続し、かつ
出力部は外部基板４ａの本体に備えるメモリアドレスデ
コーダ２７に接続するとともに、他方の減算器１０ｉの
入力部も第二のレジスタ９及びアドレスライン２６に接
続し、かつ出力部は外部基板４ａの本体に備える入出力
アドレスデコーダ２８に接続する。なお、２９はデータ
バスラインを示す。
【００１８】次に、本発明に係るコンピュータ機器１に
おける要部の機能について、図１及び図３に示すフロー
チャートを参照して説明する。
おける要部の機能について、図１及び図３に示すフロー
チャートを参照して説明する。
【００１９】まず、各外部基板４ａ…はコンピュータ機
器本体２のコネクタ３ａ…に接続する。これにより、各
外部基板４ａ…はシステムバス５を介してＣＰＵ２１に
接続される。
器本体２のコネクタ３ａ…に接続する。これにより、各
外部基板４ａ…はシステムバス５を介してＣＰＵ２１に
接続される。
【００２０】一方、コンピュータ機器本体２の電源投入
により設定用プログラムを開始する（ステップ３１）。
そして、ＣＰＵ２１はリードイネーブル信号を出力する
とともに（ステップ３２）、ホットライン５ａをアクセ
スして第一のレジスタ８…に記憶された識別データを読
取り、さらに、解読することにより各外部基板４ａ、４
ｂ…４ｎの種類を識別する（ステップ３３、３４）。
により設定用プログラムを開始する（ステップ３１）。
そして、ＣＰＵ２１はリードイネーブル信号を出力する
とともに（ステップ３２）、ホットライン５ａをアクセ
スして第一のレジスタ８…に記憶された識別データを読
取り、さらに、解読することにより各外部基板４ａ、４
ｂ…４ｎの種類を識別する（ステップ３３、３４）。
【００２１】全ての外部基板４ａ、４ｂ…４ｎの識別が
終了したなら、二以上の同一識別データが存在するか否
かを判断する（ステップ３５、３６）。この際、二以上
の同一識別データが存在したなら、ＣＰＵ２１はライト
イネーブル信号を出力して、同一の外部基板４ａ、４ｎ
における第二のレジスタ９…にそれぞれ異なる上位ビッ
ト、例えば、「０−−−−」、「１−−−−」をホット
ライン５ａを介して書き込む（ステップ３７、３８）。
これにより、同一の各外部基板４ａ…のアドレスがアロ
ケート機能部７…によりそれぞれ異なるアドレスにアロ
ケート（再配置）される。以上により、設定は終了す
る。
終了したなら、二以上の同一識別データが存在するか否
かを判断する（ステップ３５、３６）。この際、二以上
の同一識別データが存在したなら、ＣＰＵ２１はライト
イネーブル信号を出力して、同一の外部基板４ａ、４ｎ
における第二のレジスタ９…にそれぞれ異なる上位ビッ
ト、例えば、「０−−−−」、「１−−−−」をホット
ライン５ａを介して書き込む（ステップ３７、３８）。
これにより、同一の各外部基板４ａ…のアドレスがアロ
ケート機能部７…によりそれぞれ異なるアドレスにアロ
ケート（再配置）される。以上により、設定は終了す
る。
【００２２】そして、使用時にはＣＰＵ２１から各外部
基板４ａ、４ｎに対してそれぞれ異なる上位ビットを付
加したアドレス、例えば、「０・１１１１」、「１・１
１１１」を付与する。この結果、「０・１１１１」は外
部基板４ａをアクセスするためのアドレス、「１・１１
１１」は外部基板４ｎをアクセスするためのアドレスと
なる。これにより、一方の外部基板４ａにおいては、
「０・１１１１」が減算器１０ｍに付与されるととも
に、第二のレジスタ９から上位ビット「０−−−−」が
付与されるため、減算器１０ｍからは本来のアドレス
「１１１１」が出力する。このような処理は減算器１０
ｉにおいても同様に行われるとともに、外部基板４ｎに
おいても同様に行われる。
基板４ａ、４ｎに対してそれぞれ異なる上位ビットを付
加したアドレス、例えば、「０・１１１１」、「１・１
１１１」を付与する。この結果、「０・１１１１」は外
部基板４ａをアクセスするためのアドレス、「１・１１
１１」は外部基板４ｎをアクセスするためのアドレスと
なる。これにより、一方の外部基板４ａにおいては、
「０・１１１１」が減算器１０ｍに付与されるととも
に、第二のレジスタ９から上位ビット「０−−−−」が
付与されるため、減算器１０ｍからは本来のアドレス
「１１１１」が出力する。このような処理は減算器１０
ｉにおいても同様に行われるとともに、外部基板４ｎに
おいても同様に行われる。
【００２３】なお、この際、ＣＰＵ２１はホットライン
５ａを使用することにより、割込要求出力ピン、ＤＭＡ
（ダイレクトメモリアクセス）要求出力ピン等に対して
もアロケートする。
５ａを使用することにより、割込要求出力ピン、ＤＭＡ
（ダイレクトメモリアクセス）要求出力ピン等に対して
もアロケートする。
【００２４】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではない。
例えば、コンピュータ機器とはコンピュータを始め、Ｃ
ＰＵを内蔵した同様のシステムセットアップ機能を備え
るワープロや他の各種電子機器を含む概念である。ま
た、識別データ記憶機能部及びアロケート機能部は例示
以外の他の構成を採用することができる。その他、細部
の構成、手法等において、本発明の要旨を逸脱しない範
囲で任意に変更できる。
本発明はこのような実施例に限定されるものではない。
例えば、コンピュータ機器とはコンピュータを始め、Ｃ
ＰＵを内蔵した同様のシステムセットアップ機能を備え
るワープロや他の各種電子機器を含む概念である。ま
た、識別データ記憶機能部及びアロケート機能部は例示
以外の他の構成を採用することができる。その他、細部
の構成、手法等において、本発明の要旨を逸脱しない範
囲で任意に変更できる。
【００２５】
【発明の効果】このように、本発明に係るシステムセッ
トアップ式コンピュータ機器は、コンピュータ機器本体
と外部基板を接続するシステムバスに排他的なホットラ
インを設けるとともに、各外部基板に当該外部基板を識
別可能な識別データを記憶する識別データ記憶機能部と
アドレスをアロケート可能なアロケート機能部を設け、
コンピュータ機器本体によりホットラインをアクセスし
て識別データ記憶機能部の識別データを読取り、二以上
の同一識別データを読取ったときに、同一の各外部基板
のアドレスをアロケート機能部によりそれぞれ異なるア
ドレスにアロケートするとともに、各外部基板をアロケ
ートしたアドレスによりアクセス可能に構成したため、
外部基板におけるセッティングスイッチ部、さらには、
マニュアルによる外部基板のセッティング操作が不要と
なり、利便性を飛躍的に向上させることができるととも
に、セッティングミスの解消を図ることができるという
顕著な効果を奏する。
トアップ式コンピュータ機器は、コンピュータ機器本体
と外部基板を接続するシステムバスに排他的なホットラ
インを設けるとともに、各外部基板に当該外部基板を識
別可能な識別データを記憶する識別データ記憶機能部と
アドレスをアロケート可能なアロケート機能部を設け、
コンピュータ機器本体によりホットラインをアクセスし
て識別データ記憶機能部の識別データを読取り、二以上
の同一識別データを読取ったときに、同一の各外部基板
のアドレスをアロケート機能部によりそれぞれ異なるア
ドレスにアロケートするとともに、各外部基板をアロケ
ートしたアドレスによりアクセス可能に構成したため、
外部基板におけるセッティングスイッチ部、さらには、
マニュアルによる外部基板のセッティング操作が不要と
なり、利便性を飛躍的に向上させることができるととも
に、セッティングミスの解消を図ることができるという
顕著な効果を奏する。
【図１】本発明に係るコンピュータ機器における要部の
ブロック回路図、
ブロック回路図、
【図２】同コンピュータ機器の概略構成図、
【図３】同コンピュータ機器の機能を示すフローチャー
ト、
ト、
１ コンピュータ機器 ２ コンピュータ機器本体 ３ａ… コネクタ ４ａ… 外部基板 ５ システムバス ５ａ… ホットライン ６ 識別データ記憶機能部 ７ アロケート機能部 ８ 第一のレジスタ ９ 第二のレジスタ １０ｍ 減算器 １０ｉ 減算器
Claims (4)
- 【請求項１】 コンピュータ機器本体に備える複数のコ
ネクタに、各種外部基板を接続して使用可能なシステム
セットアップ式コンピュータ機器において、コンピュー
タ機器本体と外部基板を接続するシステムバスに排他的
なホットラインを設けるとともに、各外部基板に当該外
部基板を識別可能な識別データを記憶する識別データ記
憶機能部とアドレスをアロケート可能なアロケート機能
部を設け、コンピュータ機器本体によりホットラインを
アクセスして識別データ記憶機能部の識別データを読取
り、二以上の同一識別データを読取ったときに、同一の
各外部基板のアドレスをアロケート機能部によりそれぞ
れ異なるアドレスにアロケートするとともに、各外部基
板をアロケートしたアドレスによりアクセス可能に構成
することを特徴とするシステムセットアップ式コンピュ
ータ機器。 - 【請求項２】 識別データ記憶機能部は第一のレジスタ
を有することを特徴とする請求項１記載のシステムセッ
トアップ式コンピュータ機器。 - 【請求項３】 コンピュータ機器本体は同一の各外部基
板に対してそれぞれ異なる上位ビットを付加したアドレ
スによりアクセス可能に構成することを特徴とする請求
項１記載のシステムセットアップ式コンピュータ機器。 - 【請求項４】 アロケート機能部は上位ビットを出力す
る第二のレジスタと、コンピュータ機器本体より付与さ
れる上位ビットを付加したアドレスから、第二のレジス
タより出力する上位ビットを減算して本来のアドレスを
生成する減算器を有することを特徴とする請求項１又は
３記載のシステムセットアップ式コンピュータ機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18934593A JPH0720977A (ja) | 1993-06-30 | 1993-06-30 | システムセットアップ式コンピュータ機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18934593A JPH0720977A (ja) | 1993-06-30 | 1993-06-30 | システムセットアップ式コンピュータ機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720977A true JPH0720977A (ja) | 1995-01-24 |
Family
ID=16239782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18934593A Pending JPH0720977A (ja) | 1993-06-30 | 1993-06-30 | システムセットアップ式コンピュータ機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8028547B2 (en) | 2008-05-02 | 2011-10-04 | Wacoal Corp. | Warp knitted fabric, method of manufacturing the same, and knit structure of warp knitted fabric |
-
1993
- 1993-06-30 JP JP18934593A patent/JPH0720977A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8028547B2 (en) | 2008-05-02 | 2011-10-04 | Wacoal Corp. | Warp knitted fabric, method of manufacturing the same, and knit structure of warp knitted fabric |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| JPH0720977A (ja) | システムセットアップ式コンピュータ機器 | |
| US6081861A (en) | PCI migration support of ISA adapters | |
| CN115878327A (zh) | 总线预留方法、装置、服务器、电子设备和存储介质 | |
| JPS60189561A (ja) | メモリアクセス制御方式 | |
| EP0391537A2 (en) | Lock converting bus-to-bus interface system | |
| JP2967825B2 (ja) | マイクロコンピュータ | |
| WO2000017756A1 (en) | Signal processor | |
| US5349650A (en) | Address translating apparatus for translating virtual address into real address without depending on processing by CPU | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPH0210456A (ja) | Ｉ／ｏアドレス割付方法 | |
| JPH0516615B2 (ja) | ||
| JP2718846B2 (ja) | メモリ回路 | |
| CN114995953A (zh) | 一种虚拟化环境中直通usb设备的方法及相关装置 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH01293456A (ja) | 共有メモリ装置 | |
| JPS63298888A (ja) | メモリアクセス方式 | |
| JPS63206855A (ja) | デ−タ転送装置 | |
| CN113836056A (zh) | 存储控制器的控制方法、存储控制器、芯片及电子设备 | |
| JPS5885987A (ja) | 計算機のベクタテ−ブルの番地設定方式 | |
| JPH10161929A (ja) | 電子装置 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JP2004094513A (ja) | デバイス制御装置 | |
| JPH0612385A (ja) | マイクロコンピュータ・システム | |
| JPH0486931A (ja) | 電子回路システム |