JPH0936237A - Ｌｓｉ開発における検証方式 - Google Patents
Ｌｓｉ開発における検証方式Info
- Publication number
- JPH0936237A JPH0936237A JP7182628A JP18262895A JPH0936237A JP H0936237 A JPH0936237 A JP H0936237A JP 7182628 A JP7182628 A JP 7182628A JP 18262895 A JP18262895 A JP 18262895A JP H0936237 A JPH0936237 A JP H0936237A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- simulation
- rom
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ開発における回路機能の検証作業の方
法に関し、ＥＷＳまたはＣＡＤ上で作成したＬＳＩの回
路情報を基にしてハードシミュレーション用のブレッド
ボードの LSI回路を作成するが、其れを動作させる周辺
回路の作成には特に時間と費用とを掛けず、全体の検証
作業が自動的に行われるＬＳＩ開発の検証方法の提供を
目的とする。 【構成】 ソフトシミュレーションの検証結果のデータ
を、所定フォーマットに変換してＲＯＭに展開し、其の
ＲＯＭの出力をハードシミュレーション用のブレッドボ
ードの LSI回路のテストデータとし、其のハードの検証
結果をＲＡＭに格納し、其れを読出した出力をソフトシ
ミュレーションのテストデータとしてハードシミュレー
ション用のブレッドボードの LSI回路の検証作業が閉ル
ープで自動的に行われるように構成する。
法に関し、ＥＷＳまたはＣＡＤ上で作成したＬＳＩの回
路情報を基にしてハードシミュレーション用のブレッド
ボードの LSI回路を作成するが、其れを動作させる周辺
回路の作成には特に時間と費用とを掛けず、全体の検証
作業が自動的に行われるＬＳＩ開発の検証方法の提供を
目的とする。 【構成】 ソフトシミュレーションの検証結果のデータ
を、所定フォーマットに変換してＲＯＭに展開し、其の
ＲＯＭの出力をハードシミュレーション用のブレッドボ
ードの LSI回路のテストデータとし、其のハードの検証
結果をＲＡＭに格納し、其れを読出した出力をソフトシ
ミュレーションのテストデータとしてハードシミュレー
ション用のブレッドボードの LSI回路の検証作業が閉ル
ープで自動的に行われるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの開発における
回路機能の検証の方法に関する。このＬＳＩ開発におけ
る回路機能の検証作業は、従来、相互に共通性を持たな
いソフトウェアによるシミュレーションとハードウェア
によるシミュレーションの２つの検証方法を並行に実施
する手法が採られているが、相互を関係付けることで、
シミュレーション全体の手番が短縮されて検証の効率が
良くなると同時に、検証漏れが無く検証の信頼性が高く
なることが望まれている。
回路機能の検証の方法に関する。このＬＳＩ開発におけ
る回路機能の検証作業は、従来、相互に共通性を持たな
いソフトウェアによるシミュレーションとハードウェア
によるシミュレーションの２つの検証方法を並行に実施
する手法が採られているが、相互を関係付けることで、
シミュレーション全体の手番が短縮されて検証の効率が
良くなると同時に、検証漏れが無く検証の信頼性が高く
なることが望まれている。
【０００２】
【従来の技術】ＬＳＩ開発における回路機能の検証作業
は、ソフトシミュレーションだけではＬＳＩの実動作的
な検証が出来ないので、ハードシミュレーションが必要
となる。そのソフトシミュレーションとハードシミュレ
ーションを並行に実施する従来の作業フローを以下に説
明する。ソフトシミュレーションの作業内容は、ＥＷＳ
（Enginering Work Station)又はＣＡＤ（Computer Aid
ed Design)上で作成された回路情報により、ソフトウェ
ア上でテストデータを作成し、其のテストデータでソフ
トウェア上の回路モデルに対し論理動作の検証を行う。
ハードシミュレーションの作業の内容は、ソフトウェア
上では検証が不可能な論理回路の非同期動作の検証や動
作速度を変えた実動作的な検証を重点的に行なう為に、
前記の回路情報を基にして LSI回路のブレッドボードを
作成する。また、其の LSI回路を動作させる為の周辺回
路（ LSI回路に対する入力信号発生部）も該ブレッドボ
ード内に用意する。そして此の作成されたブレッドボー
ド上で、ＬＳＩの論理動作や其の他の動作機能の検証を
行なっていた。
は、ソフトシミュレーションだけではＬＳＩの実動作的
な検証が出来ないので、ハードシミュレーションが必要
となる。そのソフトシミュレーションとハードシミュレ
ーションを並行に実施する従来の作業フローを以下に説
明する。ソフトシミュレーションの作業内容は、ＥＷＳ
（Enginering Work Station)又はＣＡＤ（Computer Aid
ed Design)上で作成された回路情報により、ソフトウェ
ア上でテストデータを作成し、其のテストデータでソフ
トウェア上の回路モデルに対し論理動作の検証を行う。
ハードシミュレーションの作業の内容は、ソフトウェア
上では検証が不可能な論理回路の非同期動作の検証や動
作速度を変えた実動作的な検証を重点的に行なう為に、
前記の回路情報を基にして LSI回路のブレッドボードを
作成する。また、其の LSI回路を動作させる為の周辺回
路（ LSI回路に対する入力信号発生部）も該ブレッドボ
ード内に用意する。そして此の作成されたブレッドボー
ド上で、ＬＳＩの論理動作や其の他の動作機能の検証を
行なっていた。
【０００３】
【発明が解決しようとする課題】この従来方式は、上記
の如く、ソフトシミュレーションだけではＬＳＩの全部
の動作の検証が出来ないので、ハードシミュレーション
が必要となる。しかし、ハードシミュレーションを行う
には、ＥＷＳまたはＣＡＤ上で作成された回路情報を基
にした LSI回路と其の LSI回路を動作させる周辺回路と
を、ブレッドボード内に作成する必要がある。其のブレ
ッドボードを作成するには、作成の時間と費用とが掛か
り、検証作業にも時間を要するという問題があった。本
発明の目的は、ハードシミュレーション用のブレッドボ
ードの LSI回路は作成するが其れを動作させる周辺回路
の作成には特に時間と費用とを掛けずに、該ハードシミ
ュレーションの LSI回路の検証作業が自動的に行われる
ようなＬＳＩ開発における検証方法を提供することにあ
る。
の如く、ソフトシミュレーションだけではＬＳＩの全部
の動作の検証が出来ないので、ハードシミュレーション
が必要となる。しかし、ハードシミュレーションを行う
には、ＥＷＳまたはＣＡＤ上で作成された回路情報を基
にした LSI回路と其の LSI回路を動作させる周辺回路と
を、ブレッドボード内に作成する必要がある。其のブレ
ッドボードを作成するには、作成の時間と費用とが掛か
り、検証作業にも時間を要するという問題があった。本
発明の目的は、ハードシミュレーション用のブレッドボ
ードの LSI回路は作成するが其れを動作させる周辺回路
の作成には特に時間と費用とを掛けずに、該ハードシミ
ュレーションの LSI回路の検証作業が自動的に行われる
ようなＬＳＩ開発における検証方法を提供することにあ
る。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明のＬＳＩ開発の検証作業の方法は、図１の原理的な
作業フロー図を参照して、(1) ＥＷＳ又はＣＡＤ上で作
成された回路情報から得た回路情報(FTDL)を基にして，
ＬＳＩの回路情報と等価な LSI回路部をブレッドボード
内に作成する。(2) 該ブレッドボード内の LSI回路部の
周辺回路として，先にソフトによるテストデータで検証
モデルに対し行った検証の結果を、ハードのテストデー
タとして格納する格納部としてのＲＯＭと、該ＲＯＭの
出力をテストデータとして行ったハードによる検証の結
果をソフトのテストデータとして格納する格納部として
のＲＡＭとを具える。(3) ソフト上で作成されたシミュ
レーションのテストデータを用い検証モデルで検証した
検証結果のデータをフォーマット化して該ＲＯＭのデー
タとする。(4) 該シミュレーションのテストデータが期
待値（正常動作時の検証結果の値）付きの場合には、其
の期待値のみを別のＲＯＭデータとする。(5) 該ＲＯＭ
のデータを読み出してブレッドボードを動作させる事に
より、該ＲＯＭから出力されるデータが前記(1) の LSI
回路部の入力のテストデータとする。(6) 該 LSI回路部
から出力された検証結果のデータを該ＲＡＭに取り込
む。(7) 該ＲＡＭデータをフォーマット変換し、正常動
作時の検証結果に対する期待値として前記ソフトシミュ
レーションのテストデータに付加する。(8) ブレッドボ
ードの作成には、現場でプログラム可能なゲートアレイ
ＦＰＧＡを最大限に利用して、任意の読出し速度を設定
する速度設定部を設け、其の出力により駆動されるＲＯ
Ｍを持つように構成する。
発明のＬＳＩ開発の検証作業の方法は、図１の原理的な
作業フロー図を参照して、(1) ＥＷＳ又はＣＡＤ上で作
成された回路情報から得た回路情報(FTDL)を基にして，
ＬＳＩの回路情報と等価な LSI回路部をブレッドボード
内に作成する。(2) 該ブレッドボード内の LSI回路部の
周辺回路として，先にソフトによるテストデータで検証
モデルに対し行った検証の結果を、ハードのテストデー
タとして格納する格納部としてのＲＯＭと、該ＲＯＭの
出力をテストデータとして行ったハードによる検証の結
果をソフトのテストデータとして格納する格納部として
のＲＡＭとを具える。(3) ソフト上で作成されたシミュ
レーションのテストデータを用い検証モデルで検証した
検証結果のデータをフォーマット化して該ＲＯＭのデー
タとする。(4) 該シミュレーションのテストデータが期
待値（正常動作時の検証結果の値）付きの場合には、其
の期待値のみを別のＲＯＭデータとする。(5) 該ＲＯＭ
のデータを読み出してブレッドボードを動作させる事に
より、該ＲＯＭから出力されるデータが前記(1) の LSI
回路部の入力のテストデータとする。(6) 該 LSI回路部
から出力された検証結果のデータを該ＲＡＭに取り込
む。(7) 該ＲＡＭデータをフォーマット変換し、正常動
作時の検証結果に対する期待値として前記ソフトシミュ
レーションのテストデータに付加する。(8) ブレッドボ
ードの作成には、現場でプログラム可能なゲートアレイ
ＦＰＧＡを最大限に利用して、任意の読出し速度を設定
する速度設定部を設け、其の出力により駆動されるＲＯ
Ｍを持つように構成する。
【０００５】
【作用】本発明では、ソフトシミュレーション用のテス
トデータの中に、正常動作時の検証結果の値である期待
値が存在する場合には、該テストデータと期待値とを、
ＲＯＭデータに変換することにより、ブレッドボードに
よるハードシミュレーションにて、該ＲＯＭの出力デー
タを LSI回路のテストデータとして検証を行い、其の検
証結果をＲＡＭに書込み読み出してソフトシミュレーシ
ョン用のテストデータとする事により、ＲＯＭを使用し
た LSI回路の検証の作業が閉じたループとなって自動化
が可能となり、検証作業に特別の時間を要しなくなる。
トデータの中に、正常動作時の検証結果の値である期待
値が存在する場合には、該テストデータと期待値とを、
ＲＯＭデータに変換することにより、ブレッドボードに
よるハードシミュレーションにて、該ＲＯＭの出力デー
タを LSI回路のテストデータとして検証を行い、其の検
証結果をＲＡＭに書込み読み出してソフトシミュレーシ
ョン用のテストデータとする事により、ＲＯＭを使用し
た LSI回路の検証の作業が閉じたループとなって自動化
が可能となり、検証作業に特別の時間を要しなくなる。
【０００６】また、ハードシミュレーション用のブレッ
ドボード内の LSI回路部の作成と、其の周辺回路として
のＲＯＭ，ＲＡＭの作成に際しては、現場でプログラム
可能なゲートアレイ（ＦＰＧＡ）を用いる事により、ブ
レッドボードの作成の規模と作成時間とを削減すること
が可能となり、また汎用性を持たすことが出来る。ソフ
トシミュレーションのテストデータの中に期待値が存在
しない場合には、ハードシミュレーションの結果を、そ
のままソフトシミュレーションの期待値として利用する
ことが可能となる。
ドボード内の LSI回路部の作成と、其の周辺回路として
のＲＯＭ，ＲＡＭの作成に際しては、現場でプログラム
可能なゲートアレイ（ＦＰＧＡ）を用いる事により、ブ
レッドボードの作成の規模と作成時間とを削減すること
が可能となり、また汎用性を持たすことが出来る。ソフ
トシミュレーションのテストデータの中に期待値が存在
しない場合には、ハードシミュレーションの結果を、そ
のままソフトシミュレーションの期待値として利用する
ことが可能となる。
【０００７】
【実施例】図２は本発明の実施例のブレッドボードの構
成図である。ＬＳＩ開発のフローとして、先ず、ＥＷＳ
やＣＡＤ上で作成した回路情報（例えば富士通の論理回
路の表現言語ＦＬＤＬ: Fusitsu Logic Description La
nguageによるもの）を基にして、ＬＳＩと等価な (1)Ｌ
ＳＩ回路部を、例えば標準ＩＣ等を用いて作成する。次
にソフトシミュレーションに用いたテストデータ（ＦＴ
ＤＬ: Fusitsu TestData Description Language）を、
テストデータ（ＦＴＤＬ）からＲＯＭデータへの変換プ
ログラムを用いて、ＲＯＭデータのフォーマット（例え
ば INTEL又はMOTOROLAフォーマット）に変換し、 (2)テ
ストデータ発生部（ＲＯＭ）で用いる。該ＲＯＭからの
データ読出し速度が所要の速度と異なる場合には、別の
ＲＯＭに分けて用いて、読み出し速度を任意の速度に設
定可能とするために、ＦＰＧＡ（Field Programmable G
ate Array)を用いて、(3) 速度設定部を作成する。
成図である。ＬＳＩ開発のフローとして、先ず、ＥＷＳ
やＣＡＤ上で作成した回路情報（例えば富士通の論理回
路の表現言語ＦＬＤＬ: Fusitsu Logic Description La
nguageによるもの）を基にして、ＬＳＩと等価な (1)Ｌ
ＳＩ回路部を、例えば標準ＩＣ等を用いて作成する。次
にソフトシミュレーションに用いたテストデータ（ＦＴ
ＤＬ: Fusitsu TestData Description Language）を、
テストデータ（ＦＴＤＬ）からＲＯＭデータへの変換プ
ログラムを用いて、ＲＯＭデータのフォーマット（例え
ば INTEL又はMOTOROLAフォーマット）に変換し、 (2)テ
ストデータ発生部（ＲＯＭ）で用いる。該ＲＯＭからの
データ読出し速度が所要の速度と異なる場合には、別の
ＲＯＭに分けて用いて、読み出し速度を任意の速度に設
定可能とするために、ＦＰＧＡ（Field Programmable G
ate Array)を用いて、(3) 速度設定部を作成する。
【０００８】ＲＯＭの出力データをテストデータとする
ハードシミュレーションの実行により、 (1)ＬＳＩ回路
部より出力された検証結果のデータを (4)テストデータ
格納部のＲＡＭに保存し、ソフトシミュレーションの期
待値を記憶するＲＯＭデータのフォーマットに変換した
ＲＯＭデータを有する (5)期待値データ発生部の出力デ
ータとの比較を、(6)結果比較部にて行う事により、開
発ＬＳＩの検証作業が閉じたループとなり自動化が実現
される。
ハードシミュレーションの実行により、 (1)ＬＳＩ回路
部より出力された検証結果のデータを (4)テストデータ
格納部のＲＡＭに保存し、ソフトシミュレーションの期
待値を記憶するＲＯＭデータのフォーマットに変換した
ＲＯＭデータを有する (5)期待値データ発生部の出力デ
ータとの比較を、(6)結果比較部にて行う事により、開
発ＬＳＩの検証作業が閉じたループとなり自動化が実現
される。
【０００９】ハードシミュレーションの結果を、ソフト
シミュレーションの期待値として利用する場合は、 (5)
期待値データ発生部のＲＯＭに予め格納されたＲＯＭデ
ータをテストデータＦＴＤＬに変換するデータ変換プロ
グラムを用いて、期待値付きのソフトシミュレーション
のテストデータを作成する。
シミュレーションの期待値として利用する場合は、 (5)
期待値データ発生部のＲＯＭに予め格納されたＲＯＭデ
ータをテストデータＦＴＤＬに変換するデータ変換プロ
グラムを用いて、期待値付きのソフトシミュレーション
のテストデータを作成する。
【００１０】
【発明の効果】以上説明した如く、本発明によれば、通
常はソフトとハードの両方での検証を必要とするＬＳＩ
開発の検証作業が、ハードシミュレーションのＬＳＩ回
路部を動作させる為に必要となる入力信号発生部として
の周辺回路に、先のソフトシミュレーションで使用した
テストデータを書き込んだＲＯＭを用いる事が可能とな
る。またハードシミュレーションの結果を、ＲＡＭに書
き込み読み出してソフトシミュレーションのテストデー
タに用いる事も可能となる。更に、ハードシミュレーシ
ョン用のブレッドボードの作成に、現場でプログラム可
能なゲートアレイＦＰＧＡを有効に利用する事により、
汎用性を持ち、作成規模の削減や作成期間を短縮する効
果が得られる。
常はソフトとハードの両方での検証を必要とするＬＳＩ
開発の検証作業が、ハードシミュレーションのＬＳＩ回
路部を動作させる為に必要となる入力信号発生部として
の周辺回路に、先のソフトシミュレーションで使用した
テストデータを書き込んだＲＯＭを用いる事が可能とな
る。またハードシミュレーションの結果を、ＲＡＭに書
き込み読み出してソフトシミュレーションのテストデー
タに用いる事も可能となる。更に、ハードシミュレーシ
ョン用のブレッドボードの作成に、現場でプログラム可
能なゲートアレイＦＰＧＡを有効に利用する事により、
汎用性を持ち、作成規模の削減や作成期間を短縮する効
果が得られる。
【図１】 本発明のＬＳＩ開発における検証方式の基本
的なフローチャート
的なフローチャート
【図２】 本発明の本発明の実施例のブレッドボードの
構成図
構成図
(1) はハードシミュレーション用のブレッドボード内の
ＬＳＩ回路部、(2) はＬＳＩ回路部のテストデータ発生
部としてのＲＯＭ、(3) はＲＯＭの読出し速度をＦＰＧ
Ａを用いて任意に設定する速度設定部、(4) はＬＳＩ回
路部のテスト結果を記憶するＲＡＭを内蔵し其の出力を
ソフトシミュレーションのテストデータとして格納する
テストデータ格納部、(5) はソフトシミュレーションの
テスト結果に対する期待値を予め記憶するＲＯＭを内蔵
する期待値データ発生部、(6) はテストデータ格納部4
の出力と期待値データ発生部5 の出力とを比較し其の比
較結果を結果判定部へ出力する結果比較部である。
ＬＳＩ回路部、(2) はＬＳＩ回路部のテストデータ発生
部としてのＲＯＭ、(3) はＲＯＭの読出し速度をＦＰＧ
Ａを用いて任意に設定する速度設定部、(4) はＬＳＩ回
路部のテスト結果を記憶するＲＡＭを内蔵し其の出力を
ソフトシミュレーションのテストデータとして格納する
テストデータ格納部、(5) はソフトシミュレーションの
テスト結果に対する期待値を予め記憶するＲＯＭを内蔵
する期待値データ発生部、(6) はテストデータ格納部4
の出力と期待値データ発生部5 の出力とを比較し其の比
較結果を結果判定部へ出力する結果比較部である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ａ
Claims (2)
- 【請求項１】 ＥＷＳ又はＣＡＤ上で作成された回路情
報から得た回路情報(FTDL)を基にし，ハードシミュレー
ション用としてブレッドボード内に作成したＬＳＩの回
路情報と等価なＬＳＩ回路部の動作の検証方式におい
て、前記回路情報を基にしたソフトシミュレーションの
テストデータによる検証モデルに対する検証結果のデー
タ(FTDL)を所定フォーマットに変換し予め書き込んだＲ
ＯＭと、其のＲＯＭの読出しデータを前記ハードシミュ
レーション用として作成したＬＳＩ回路部のテストデー
タとして其の動作を検証し該ＬＳＩ回路部の検証結果の
データを書込み読み出すＲＡＭとを具え、其のＲＡＭの
読出しデータを所定のフォーマットに変換し前記ソフト
シミュレーションのテストデータとする事により、前記
ハードシミュレーション用としてブレッドボード内に作
成したＬＳＩ回路部の動作の検証作業が前記ＲＯＭとＲ
ＡＭとにより、閉じたループで自動的に行われるように
したことを特徴とするＬＳＩ開発における検証方式。 - 【請求項２】 前記ＲＯＭのデータ読出しの速度を現場
でプログラム可能なゲートアレイ（ＦＰＧＡ）により任
意に設定する速度設定部を設け、該速度設定部の出力に
駆動された該ＲＯＭからの読出しデータをテストデータ
とする事により、前記ハードウェアとしてブレッドボー
ド内に作成したＬＳＩ回路部の動作速度が異なる場合の
非同期動作などの実動作時の検証を行うことを特徴とす
る請求項１記載のＬＳＩ開発における検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262895A JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262895A JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936237A true JPH0936237A (ja) | 1997-02-07 |
| JP3603394B2 JP3603394B2 (ja) | 2004-12-22 |
Family
ID=16121620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18262895A Expired - Fee Related JP3603394B2 (ja) | 1995-07-19 | 1995-07-19 | Ｌｓｉ開発における検証方式および検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603394B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421183C (zh) * | 2004-01-17 | 2008-09-24 | 上海华虹集成电路有限责任公司 | 验证测试用rom的方法 |
| JP2023534201A (ja) * | 2020-07-09 | 2023-08-08 | テクトロニクス・インコーポレイテッド | 製造された電子回路のプロービング目標を示す |
| JP2023535138A (ja) * | 2020-07-09 | 2023-08-16 | テクトロニクス・インコーポレイテッド | 変換されたシミュレーション波形を用いた電子信号の検証 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015099027A1 (ja) | 2013-12-26 | 2015-07-02 | 日本ゼオン株式会社 | ポリエーテルゴムの製造方法 |
-
1995
- 1995-07-19 JP JP18262895A patent/JP3603394B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100421183C (zh) * | 2004-01-17 | 2008-09-24 | 上海华虹集成电路有限责任公司 | 验证测试用rom的方法 |
| JP2023534201A (ja) * | 2020-07-09 | 2023-08-08 | テクトロニクス・インコーポレイテッド | 製造された電子回路のプロービング目標を示す |
| JP2023535138A (ja) * | 2020-07-09 | 2023-08-16 | テクトロニクス・インコーポレイテッド | 変換されたシミュレーション波形を用いた電子信号の検証 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603394B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| US5745501A (en) | Apparatus and method for generating integrated circuit test patterns | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
| JPH0936237A (ja) | Ｌｓｉ開発における検証方式 | |
| JP2000075005A (ja) | 高速テストパタ―ン検証装置 | |
| JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
| JP2000305977A (ja) | 論理データの検証方法、該論理検証方法を実行する論理検証システム及び前記論理検証方法を実行するプログラムを記憶した記録媒体 | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JPH05266124A (ja) | 論理回路シミュレーション用回路素子ライブラリの作成方法 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JPH09319604A (ja) | 試験システム | |
| CN118760396A (zh) | 一种基于模板的双缓存半实物仿真试验数据存储方法 | |
| JP2001076024A (ja) | 論理回路シミュレーション方法 | |
| JPH0895817A (ja) | 情報処理装置の試験方法 | |
| JPH0736957A (ja) | セルライブラリ検証方法 | |
| JP2000020562A (ja) | シミュレーションテストベンチ生成方法およびその生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |