JPH09501802A - 高速電子回路用の誘電率の小さい材料の処理 - Google Patents

高速電子回路用の誘電率の小さい材料の処理

Info

Publication number
JPH09501802A
JPH09501802A JP7530341A JP53034195A JPH09501802A JP H09501802 A JPH09501802 A JP H09501802A JP 7530341 A JP7530341 A JP 7530341A JP 53034195 A JP53034195 A JP 53034195A JP H09501802 A JPH09501802 A JP H09501802A
Authority
JP
Japan
Prior art keywords
layer
dielectric constant
low dielectric
porous layer
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7530341A
Other languages
English (en)
Other versions
JP3769297B2 (ja
Inventor
ウォナロウスキ,ロバート・ジョン
コウル,ハーバート・スタンレイ
シトニク−ニーターズ,テレサ・アン
ダウム,ウォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH09501802A publication Critical patent/JPH09501802A/ja
Application granted granted Critical
Publication of JP3769297B2 publication Critical patent/JP3769297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0158Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/083Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S521/00Synthetic resins or natural rubbers -- part of the class 520 series
    • Y10S521/918Physical aftertreatment of a cellular product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 誘電率の小さい材料を処理する方法が、誘電率の小さい多孔質層中に添加材料を分散させ、所望の電子構造を作り、次いで誘電率の小さい層の気孔から添加材料を取り除くことを含む。気孔からの添加材料の除去は昇華、蒸発及び拡散によって行うことが出来る。誘電率の小さい層の用途は、基板によって支持された回路チップを相互接続する為のオーバーレイ層としての使用と、印刷配線板材料としての使用を含む。

Description

【発明の詳細な説明】 高速電子回路用の誘電率の小さい材料の処理 発明の背景 発明の分野 本発明は全般的に誘電率の小さい多孔質材料、更に具体的に云えば、多孔質層 を印刷配線板の中や電子回路及び支持基板の上に使う方法に関する。 関連技術の説明 電子回路は高周波の用途では固有の制約がある。例えば、容量性リアクタンス は周波数に正比例するので、容量性負荷は周波数が高くなるにつれて増加する。 高周波回路では、容量性負荷が非常に高くなるので、半導体チップは低いリアク タンスのインピーダンスを駆動することが出来ない。こう云う高周波回路は従来 電力効率が悪かったので、航空機及び衛星の用途に於けるその有用性が限られて いる。 電子信号の容量性負荷を減らそうとして、何年もの間、フォーム・コア・ケー ブル(foam cored cable)技術が使われて来た。ゴアテックス (Gortex:これはデラウエア州ニューアークのダブリュ.エル.ゴア・ア ンド・アソシエーツの登録商標である)の様な多孔質ポリテトラフルオロエチレ ン(PTFE)材料は誘電率が小さいと云う優れた性質を持つが、具合の悪いこ とに、MCM(多重チップ・モジュール)又はPC(印刷配線) 板の処理の際、その気孔の中にプロセス薬品を吸収し、それは取り除くことが出 来ない。更に、加圧処理の際に多孔質材料が変形する事実により、その多孔性が 失われ、従って、変形した材料は所望の小さい誘電率を一貫して持っていない。 マイクロ波回路チップ構造では、チップ回路の敏感な区域にある或る電気導体 の経路は、こう云う区域で正しく作用する為には、空気の誘電率(1)に近い誘 電率を必要とする。チップの製造業者は、低い誘電率になる様に空気ブリッジを 作る。こう云う敏感な空気ブリッジ構造は、製造業者にとっても最終的なユーザ にとっても処理上の問題になる。テフロン・ポリテトラフルオロエチレン(ここ でテフロン(Teflon)はE.I.デュポン・ドゥ・ネムアース・アンド・ カンパニイの商標である)は典型的には誘電率が1.9乃至2.0であるが、こ のポリテトラフルオロエチレンでも、マイクロ波周波数ではインピーダンス負荷 効果が大きくなり過ぎる。 デュポン社のテフロン・ポリテトラフルオロエチレン系の材料は本質的に低い 誘電率を持ち、大抵の工業用及び軍用にとって必要な高温安定性を有する。何れ も米国特許第3,962,153号及び同第4,096,227号に記載されて いる様に、ゴアテックス材料はテフロンPTFEをベースにした材料であって、 フォーム(foam)状布地を作るように無数の微細気孔を含む。多孔質PTF E材料は、保温と共に、その気孔を介して汗及び湿気を通すの で、一般的に衣服に使われている。多孔質PTFE材料は、この他に、充填多孔 質PTFE材料としても販売されている。気孔をアクリレート接着剤の様な材料 で充填すると、この材料を積層フィルムとして使うことが出来る。しかし、こう すると、その結果得られる誘電率が劣化し、高周波に於けるこの材料の有用性か 制限される。未充填多孔質PTFE材料は、誘電率が他の材料に見られる誘電率 よりも相当小さいので、高周波回路用に適していると考えられる。しかし、積層 用途に処理する際、製造中に、気孔が圧力によって潰れたり、処理材料で充填さ れることがあり、この処理材料は容易に取り除くことが出来ない。 例えばセラミック・インダストリー(Ceramic Industry)誌 、第141巻、第47号(1993年8月)所載の論文「高級セラミックの巨人 (Giants in advanced ceramics)」、並びにマイ クロウェーブ・アンド・オプティカル・テクノロジ.レターズ(Microwa ve and Optical Technology letters)誌、 第3巻、283−286(1990年8月)所載のテーカオ・ウの論文「基板及 び支持材料の誘電体特性の測定(Dielectric properties measurement of substrate and suppor t materials)」には、セラミック・フォーム材料が論じられている 。しかし、こう云う材料は可撓性でなく、大きな面積の部分として作れない。セ ラミック ・フォーム材料は可撓性でないので、基板として使うことは出来るが、完全に平 坦ではないオーバーレイ(overlay)技術には使うことが出来ない。セラ ミック・フォーム材料は脆いので、その本来の状態では、PC板積層処理に耐え ることが出来ないのが典型的である。更に、セラミック・フォーム材料は処理材 料で充填されることがあり、これがその小さい誘電率を劣化させる。 多孔質PTFE材料及びセラミック・フォーム材料の両者に共通の別の問題は 、多孔質/フォーム材料がその上にメタライズ層を設ける任意のプロセスで使わ れる場合、金属が気孔の中に入り込む傾向があり、従って、表皮効果に関連する 損失が重要である高周波用途に使う為の滑らかで連続的な金属面を達成するのが 困難である。 本質的に小さい誘電率の材料には、商業用及び軍用の処理における高い温度に 耐えることが出来るものは殆どない。一層高い温度に耐えることが出来る誘電率 の小さい材料の大部分は、光スペクトルの200ナノメータ波長領域より下方で のみ吸収性であり、従って、イオン、アルゴン及びその他のCW(連続波)レー ザを使って、こう云う材料を処理することは殆ど不可能である。 高周波回路内の重合体(ポリマー)材料は、相異なるメタライズ層をそれを介 して相互接続する為のバイア(via)開口を形成する為に、紫外線によるレー ザ削摩が可能であることが好ましい。レーザ処理(削摩、フォトレジスト露出等 )は、普通はレーザ・ビームの何回かのパスを用 いて行われ、そのパワーは0.5乃至2.5ワットであり、好ましい最大パワー ・レベルは約1.5ワットである。従って、誘電体層がレーザで削摩可能なもの として特徴づけられる時、それは、誘電体層がこのパワー・レベルのレーザ・ビ ームの相次ぐパスによって完全に取り除くことが出来ることを意味する。また、 誘電体層がレーザ削摩可能でないものとして特徴づけられる時には、これは、誘 電体層がこの様なレーザ・ビームの相次ぐパスによって完全に除去されないこと を意味する。適応形レーザ削摩の1つの方法が、米国特許第4,835,704 号に記載されている。大抵のポリテトラフルオロエチレン材料はレーザ削摩可能 ではなく、また一般的には他の材料に容易に接着しない。紫外線吸収性染料を添 加することによって、重合体材料の紫外線吸収特性を変更する方法が、米国特許 第5,169,678号に記載されている。 高密度相互接続構造を製造する為の装置の複雑さ並びにコストを最小限に抑え る為、1種類のレーザしか必要としない様に、全てのレーザ処理が単一周波数で 出来ることが望ましいと考えられる。従って、好ましい材料は、351nmのレ ーザ周波数で処理し得るものである。この周波数は、カプトン・ポリイミド(こ こでカプトン(Kapton)はE.I.デュポン・ドゥ・ネムアース・アンド ・カンパニイの商標である)の様な望ましい誘電体層の特性と、商用フォトレジ ストの中にこの周波数で処理することの出来るものがあることとによって選ばれ た。ウルテム・ポリ エーテルイミド樹脂(ここでウルテム(Ultem)はゼネラル・エレクトリッ ク・カンパニイの登録商標である)が、この高密度相互接続構造において、カプ トン・ポリイミドをその下にある構造に結合する為の接着剤層として使われた。 ウルテム・ポリエーテルイミド樹脂は351nmでレーザで削摩可能である。 PC板は典型的には2乃至5の誘電率を持ち、無孔質セラミックは9と云う高 い誘電率を持つことがある。高周波及び高速の電子回路に使う為の誘電率の小さ いPC板材料があることが望ましい。 発明の要約 従って、本発明の目的は、低電力能力を持つ高周波及び高速の電子回路を製造 する為の新しい材料及び方法を提供することである。 本発明の別の目的は、処理薬品が多孔質材料内に残らない様に誘電率の小さい 多孔質材料を処理する方法を提供することである。 本発明の別の目的は、約350ナノメータ(nm)の紫外線(UV)波長でレ ーザ処理できる様な多孔質材料の気孔に材料を添加する方法を提供することであ る。 本発明の別の目的は、誘電率の小さい重合体及びセラミックのPC板を提供す ることである。 本発明では、約1.2〜1.3の誘電率を持つ多孔質PTFE材料の様な誘電 率の小さい重合体多孔質材料を改質し、そのために、該材料中の気孔の変形を防 止すると共に 高速回路を製造する際にレーザ処理を可能にする昇華可能な(又はその他の形で 取り除くことの出来る)材料を充填する。「誘電率の小さい」と云う用語は、出 来るだけ1に近く、約2より大きくない誘電率を意味するものとする。処理の後 、充填材料を取り除いて、固有の小さい誘電率を持つ元の多孔質材料が残るよう にする。溶媒又はその他の化学的な処理を使わずに、フォーム状材料を積層して レーザ加工することが出来る様にする方法は、PC板、MCMモジュール、並び にその他小さい誘電率の面を希望するあらゆる場所に使うことが出来る。 多孔質PTFE材料は約70%が空気であり、一般的には、PTFEを引伸ば して、その容積全体にわたって1平方吋当たり約90億個の気孔が均一に分布す る様にすることによって作られる。この多孔質構造は、大部分の空気で構成され 、昇華可能な材料で容易に充填することが出来る。その結果得られた多孔質材料 は高周波回路を製造する時の誘電率の小さい材料として使うことが出来、空気ブ リッジ構造並びにその他のマイクロ波構造及び装置の上に配置された材料のレー ザ削摩の必要性を減じることが出来る。 簡単に云うと、本発明の好ましい実施態様では、基板の上に誘電率の小さい材 料を設けるための方法が、誘電率の小さい層内に添加材料を分散させ、前記層を 基板の面に付着させ、前記層から添加材料を取り除く工程で構成される。1実施 態様では、誘電率の小さい層はポリテトラフルオロエチレンから成る多孔質層で ある。この層から添加材料を 取り除く工程は、添加材料の昇華、蒸発並びに/又は拡散による除去である。基 板は、接続面上にチップ・パッドを持つ回路チップを支持することが出来る。こ の実施態様では、多孔質層を基板の面に付着させる工程は、多孔質層を回路チッ プの接続面に付着させることを含み、その他の工程として、多孔質層中に、少な くとも1つのチップ・パッドまで伸びる少なくとも1つのバイア(via)を形 成し、多孔質層の上に導電材料のパターンを設けて該導電材料が前記少なくとも 1つのバイアの中に入り込む様にすることを含む。 本発明の別の好ましい実施態様では、基板の上に誘電率の小さい材料を設けて 削摩する方法が、誘電率の小さい重合体層を基板の面に付着させ、重合体層の上 にマスク材料を設け、マスク材料中に、重合体層まで伸びるバイアを形成し、マ スク材料中のバイアを介して重合体層の領域に添加材料を拡散させ、マスク材料 を除去し、添加材料を拡散した領域において重合体層の少なくとも若干を削摩す る工程で構成される。 本発明の別の好ましい実施態様では、誘電率の小さい印刷配線板を作る方法が 、誘電率の小さい層中に添加材料を分散させ、誘電率の小さい層の少なくとも1 つの面に接着剤を設け、該接着剤の上にメタライズ層を設け、これらの誘電率の 小さい層、接着剤及びメタライズ層の中に複数個の孔を設け、メタライズ層をパ ターン形成し、誘電率の小さい層から添加材料を取り除く工程で構成される。 本発明の別の好ましい実施態様では、基板と、チップ・パッドを持っていて、 前記基板によって支持される回路チップと、前記基板及び回路チップの上に配置 されていて、少なくとも1つのチップ・パッドと整合した少なくとも1つのバイ アを持つ誘電率の小さい多孔質層と、多孔質層の一部分の上を通って前記少なく とも1つのバイアの中に入り込む電気導体のパターンとで構成された構造が提供 される。 本発明の別の好ましい実施態様では、誘電率の小さい印刷配線板が、誘電率の 小さい層と、該誘電率の小さい層の少なくとも1つの面に重なる接着剤と、該接 着剤の上に設けられてパターン形成されたメタライズ層と、前記誘電率の小さい 層、接着剤及びメタライズ層の中に設けられた複数個の孔とで構成される。1実 施態様では、誘電率の小さい層はセラミック材料で構成される。 図面の簡単な説明 本発明の新規と考えられる特徴は請求の範囲に具体的に記載してあるが、本発 明自体の構成、作用及びその他の目的並びに利点は、以下の図面を参照した説明 から最もよく理解されよう。図面全体にわたり同じ部分には同じ参照数字を用い ている。 第1乃至5図は、選ばれた面の上に誘電率の小さい多孔質層を設ける方法の種 々の工程を示す。 第6乃至9図は、選ばれた面の上に誘電率の小さい多孔質層を設ける別の方法 の種々の工程を示す。 第10乃至11図は、誘電率の小さい多くの多孔質層を設ける方法の種々の工 程を示す図である。 第12乃至16図は、誘電率の小さい多孔質材料をレーザ削摩可能にする方法 の種々の工程を示す図である。 第17乃至19図は、誘電率の小さい印刷配線板を形成する方法の種々の工程 を示す図である。 発明の好ましい実施態様の詳しい説明 第1乃至5図は、選ばれた面の上に誘電率の小さい多孔質材料を設ける方法の 種々の工程を示す図である。第1図では、半導体チップ14が、例えばチップ・ パッド16を持つGaAs(砒化ガリウム)でされ、旋削した基板10のチップ 井戸18内に接着剤12により取付けられる。基板は、例えば窒化アルミニウム 又は酸化ベリリウムの様な任意の適当な構造材料で構成することが出来る。接着 剤12は、高温処理に耐えることの出来るウルテム・ポリエーテルイミド樹脂又 はシリコーン・エポキシの様な材料で構成することが出来る。 第2図に示す様に、誘電率の小さい多孔質層20が基板10及びチップ14の 面の上に配置される。1実施例では、多孔質層は多孔質PTFE材料で構成され 、その気孔が添加材料で充填されている。一例では、気孔は約0.01乃至5μ mの範囲の直径を持っている。 多孔質材料は重合体材料であることが好ましいが、セラミック及び金属の様な その他の材料も使うことが出来る。膨張させたPTFEは、大抵の製造用薬品に 溶解しないの で、役に立つ多孔質層である。役立つ可能性のある多孔質材料のその他の例とし ては、例えばポリエチレン及びポリスチレンがある。 選ばれる添加材料は、高い処理温度に耐えることが出来なければならないと共 に、処理の後、熱、又は熱と真空との組合せの様な任意の適当な方法によって、 取り除くことが出来るものでなければならない。 例えば、添加材料は、低融点のろう、アントラキノン(並びにアリザリンの様 なアントラキノンの誘導体)の様な材料、並びにアジピン酸及びその他のジカル ボン酸の様な昇華可能な有機物で構成することが出来る。この内のある添加材料 は、昇華のために真空と熱の組合せを必要とするが、他の添加材料は拡散又は蒸 発する傾向を持つ。昇華可能な材料の短いリストが、ハンドブック・オブ・ケミ ストリー・アンド・フィジックス(Handbook of Chemistr y and Physics)、第60版、C−722−723頁に記載されて いる。このリストにある多くの材料は本発明に容易に使うことが出来る。何種類 かの添加材料の組合せも、レーザ削摩に適切な波長を吸収することが出来る除去 可能な材料を構成する為に望ましいことがある。 多孔質層20が加圧下で軟化点まで加熱されて基板の面に付着し、結合された 積層体を構成する。圧力及び温度のパラメータは、この付着の際に添加材料が目 立って昇華したり、拡散したり又は蒸発したりしない様に選ぶ。多孔質 層の外面には、積層後の面を新鮮にする為に、添加材料の別の被覆を付加しても よい。 前に引用した米国特許第4,835,704号に記載されている様な適応形レ ーザ又はマスク過程をこの後使って、第3図に示す様に、選ばれたチップ・パッ ド16の上にバイア開口24を形成する。多孔質PTFEの様な層は、好ましい 波長を使ったレーザで削摩できないのが通例であるが、多孔質層20の気孔を添 加材料で充填することによって、多孔質層はレーザ削摩可能になる。これについ ては後で更に説明する。 バイアを清浄にした後、導電材料の層を多孔質層20の上に設け、パターン形 成を施して電気導体のパターン22を形成する。好ましい実施例では、このパタ ーンは結合パッド26を含む。1実施例では、電気導体のパターンは、チタン又 はクロムの様な緩衝メタライズ層を銅層で覆い、この銅層を第2の緩衝層で覆う ことによって構成される。これらの金属は、米国特許第4,783,695号に 記載されている様に、標準的なフォトレジスト技術によってパターン形成するこ とが出来る。 第4図及び第5図に示す様に、その後、添加材料を充填した多孔質層20から 添加材料を取り除いて、添加材料のない多孔質層20aを形成する。第5図は第 3図と同様な断面図である。第4図は、第5図の線4−4′で切った拡大断面図 である。基板10を(添加材料に応じて、真空状態で又は真空状態なしで)加熱 して、添加材料を昇華させ、 拡散させ又は蒸発させることが出来る。添加材料は、電気導体22のパターンを 通過して直接的に昇華しないから、電気導体のパターンの下にある添加材料は、 電気導体のパターンの下にない添加材料の放出通路21bに較べて、一層長い放 出通路21aを持つ。放出通路が一層長ければ、一層長い加熱期間を必要とする ことがある。 重合体マトリクス中に溶解又は分散した添加材料染料の除去は相互拡散のメカ ニズムを通じて行われる。アントラキノン又はアリザリンの様な染料分子は比較 的小さい分子であり、好ましくは、それが多孔質層を構成しているコイル状重合 体連鎖の空間の間にはまっている。昇華温度より高い温度に加熱されると、気相 の個別の染料分子が、これらの空間を通って逃げ出し、多孔質層から放出される 。 電気導体のパターンを形成した後に添加材料が除去されるので、金属は目立っ て多孔質層の中に突出することがなく、この為低損失の高周波の用途に要求され る滑らかな面を持つ。 多孔質材料を使うと云う考えで本発明を説明したが、この代わりに、多孔質層 は特別に形成された気孔を持たない重合体で構成してもよい。こう云う重合体で は、自由空間の容積が一層小さい為に、相互拡散速度が多孔質材料の場合より一 層遅くなるが、昇華可能な添加材料の分子は依然として、特別に形成された気孔 を持たない重合体内の空間を通って周囲の大気中へ拡散する。拡散速度は温度、 圧力、重合体の厚さ及び重合体マトリクスの透過性に関係する。 UV(紫外線)の様な特定の周波数の光は、添加材料の分解を助ける。UV光 は、添加材料を分断して、多孔質材料の外へ容易に通過できる様な一層小さい分 子を作る。 第6乃至9図は、第1乃至5図に示す方法の工程と同様な誘電率の小さい多孔 質層を適用する方法の工程を示す図であるが、デュポン社からAF1600又は 2400テフロン・ポリテトラフルオロエチレンの商品名で入手し得る誘電率の 小さい不定形接着剤28が付加されている。この接着剤は、添加材料を除去した 後、多孔質層に対する優れた接着力を維持する。有用な他の誘電率の小さい接着 剤は、酸化ポリフェニレンである。こう云う誘電率の小さい接着剤は、前に引用 した米国特許第5,169,678号に記載されている様に、紫外線を吸収する 染料をドープすることが好ましい。 この実施例では、多孔質層20を、溶媒に溶解した添加材料の中に浸漬してソ ーキングさせる。イオン打込み、圧力、又は圧力と熱の組合せを利用して、多孔 質層全体にわたる添加材料の浸透を高めることが出来る。 多孔質層及び添加材料が乾いた後、接着剤28を多孔質層20に適用するか又 は基板の面に直接適用する。接着剤が気孔の中に浸入又は突出するのを防止する 為に、基板の面に多孔質層を付着させて積層する前に、多孔質層の気孔の中に添 加材料を位置決めするのが役立つ。こうすると、面に対する多孔質層の十分な接 着を保ちなから、多孔質層からの添加材料の除去を達成することが出来る。 第7乃至9図は、夫々第2図、第3図及び第5図と同様であるが、所望の面に 多孔質層を接着するのに多量の熱を必要としない処理工程を示す図である。AF テフロン・ポリテトラフルオロエチレンを接着剤として使った場合、多孔質層は 225℃乃至250℃の温度範囲内で基板及びチップの面に対して適切な接着力 を達成することが出来る。多孔質層20にバイア開口24を形成する工程は、接 着剤28に対応するバイアを形成することを含む。 薄い接着剤28を付加すると、一般的に誘電率は直列に作用し且つ隣接する材 料の相対的な厚さに比例するので、面の上の誘電率が増加する。しかし、この誘 電率は、多孔質層が接着剤よりかなり厚い場合、多孔質の誘電率に近くなり、適 当に低くすることが出来る。 第10乃至11図は、誘電率の小さい多孔質層を多数設ける処理工程を示す図 である。第10図では、添加材で充填された第2の多孔質層30が、第9図に示 した構造の多孔質層20aの外面に第2の接着剤32により接着されている。第 2の多孔質層及びこの後に設ける全ての層は、前に第7乃至9図について述べた 様に処理することが出来、すなわち電気導体のパターン22の一部分まで伸びる バイア開口34を形成し、電気導体の第2のパターン36を設け、添加材料を除 去して、第11図に示す構造を得ることが出来る。第2の接着剤は薄いので、そ の下側のバイア24を埋めることはなく、この為メタライズされたバイア区域内 に空気の誘電率(約1)を持たせる。 多層構造では、全ての層を、添加材料で充填した多孔質層で構成する必要はな い。例えば、多孔質層と組合せて、カプトン・ポリイミド(ここでカプトンはE .I.デュポン・ドゥ・ネムアース・アンド・カンパニイの商標である)の様な 他の材料を使うことが出来る。高速又は高周波用の多孔質層は所望の場所にだけ 配置することが出来る。 各々の層を適用した度毎に添加材料を除去する代わりに、複数の層を処理して から添加材料を取り除くことが出来る。複数の層から同時に添加材料を除去する 場合、1つの層から添加材料を除去する期間よりも一層長い加熱期間が必要にな る。 1実施例では、多孔質層及び接着剤が全てポリテトラフルオロエチレンで構成 される。この実施例では、接着剤28及び32にはAF1600、多孔質層20 及び30にはAF2400の様な、2種類の異なるデュポン社のAFテフロン・ ポリテトラフルオロエチレン材料を使う。こう云う2種類の材料は十分に異なる 融点を持っているので、AF2400が固体の状態である時に、AF1600は 溶融して、結合剤として作用することが出来る。 AFテフロン・ポリテトラフルオロエチレン材料には、248〜365nmの レーザでの削摩を可能にすると共にこの後で熱により又は熱と真空状態によって 取り除くことが出来る種々の昇華可能な材料を添加することが出来る。この様な 昇華可能な添加材料の幾つかの例としては、上に述べた低融点のろう、アントラ キノン及びその誘導体、並 びにその他の昇華可能な有機物がある。こう云う添加材料を使うことにより、約 200nmに対して光学的に透明である材料を、パルス状エキシマ・レーザの2 48nm、266nm、308nm及び351nmの周波数、並びにイオン、ア ルゴン又はクリプトン・レーザの350〜365nm及び325nmの周波数の 様な、もっと普通のレーザ周波数でレーザ処理できる様にし、その後で取り除く ことが出来る。 AFテフロン・ポリテトラフルオロエチレン層は添加材料を容易に放出する。 これは、こう云う材料が、Tg(ガラス転移温度)近くまで加熱することが出来 るからであり、こう云う温度では、添加材料が軟化した材料の中を易々と透過に よって通過する。この過程は時間、厚さ、温度及び圧力に関係する。 AF2400テフロン・ポリテトラフルオロエチレンの多孔質層は離型板の上 にフィルム成型することが出来、AF1600テフロン・ポリテトラフルオロエ チレンの接着剤は、多孔質層をひゞ割れさせずに、その上に塗布することが出来 、これにより積層してPC板又はMCM構造を形成することの出来る複合構造が 得られる。 この実施例を使って、誘電率の高い材料を使う時に起こるインピーダンス負荷 を減少することが出来る。ある回路チップの製造業者は空気ブリッジを用いて、 GaAsマイクロ回路の重要な区域に対する低いインピーダンス負荷を達成して いる。典型的には、こう云うチップが集積回路内 にある時、最適の性能を得る為には、空気ブリッジの区域で、その上に又は下に 重なる材料を取り除かなければならない。本発明は、材料を取り除く必要を少な くし、こうして新しいチップ相互接続構造を作ることが出来る様にする。 第12乃至16図は、誘電率の小さい多孔質層40をレーザ削摩可能にするド ーピング処理の工程を示す図である。最初に多孔質層を第2図について述べた様 に基板10の面に設置するが、添加材料は用いない。次に、好ましい実施例では 、例えばカプトン・ポリイミドの様なレーザ削摩可能なマスク材料42を、多孔 質層の外面上に堆積する。マスク材料には、第12図に示す様に、電気導体44 の一部分の上にバイア開口46が形成されて、多孔質層を露出する。バイアはア ルゴン・レーザを用いて形成することが好ましいが、例えばプラズマ・エッチン グ又は反応性イオン・エッチングの様な他の普通の方法を使って形成してもよい 。 第13図に示す様に、添加材料は、熱源54を用いながら圧力容器50内の多 孔質層40に圧力ポート52から供給することが出来る。ドーパントすなわち添 加材料は、前に引用した米国特許第5,169,678号に記載されている様な 光吸収性染料で構成することが出来る。マスク材料42は、添加材料を透過させ るためにバイアが形成された局部的な区域48にドーピング又は拡散を制限し、 これにより該区域をCWのアルゴン・イオン・レーザ周波数でレーザ削摩可能に する。希望によっては、マスク材料42 を多孔質層の側縁の上にも設けて、側縁のドーピングを防止することが出来る。 しかし、多孔質層の縁に沿って起こり得る若干のドーピングは、何ら問題を招か ない。 第14図はレーザ処理の用意が出来たドープされた領域を示す。一旦所望のバ イア区域が局部的なレーザ削摩が出来る様に添加材料でドープされたら、第15 図に示す様に、マスク材料を取り除くことが出来、レーザを使って多孔質中の添 加材料がドープされた所にバイアを作ることが出来る。これは、ドープされたバ イア区域に於けるエキシマ・レーザ・エネルギの選択的な吸収による。バイアを 形成した後、残っているドーパント材料があれば、それは例えば昇華の様な方法 によって取り除くことが出来、その結果、第16図のバイア56で示す様に、材 料は再びエキシマ・レーザの光エネルギに対して透明な状態で残る。 第17乃至19図は、誘電率の小さい印刷配線板を形成する処理工程を示す図 である。最初、多孔質層110に第2図について述べた様にして添加材料を充填 する。第17図に示す様に、多孔質層はその両面が、AF1600又は2400 テフロン・ポリテトラフルオロエチレンの様な材料からなる接着剤の薄い層11 2a、112bで被覆され、次いでこれらの接着剤の層は、銅の様な材料から成 る夫々のメタライズ層114a、 114bで被覆されることが好ましい。1実 施例では、デュポンFEP又はPFAテフロン・ポリテトラフルオロエチレンが 、PC板処理に使われる様なピンチ・ロール積層装置によって適用される。 次に、第18図に示す様に、多孔質材料、接着剤及びメタライズ層に孔116 を穿孔又はドリル加工し、そして第19図に示す様に、メタライズ層をパターン 成形して、板の上にメタライズ線を形成する。1実施例では、パターン成形はフ ォトレジスト層(図に示してない)を使って行われ、パターン成形後にこのフォ トレジスト層は取り除かれる。希望によっては、メタライズ層のパターン成形の 後に露出したまゝになっている接着剤があれば、それはRIE(反応性イオン・ エッチング)によって取り除くことが出来る。メタライズ線が作られた後、板に 電子部品を挿入することが出来、また添加材料の除去は、前に述べた様に昇華、 蒸発並びに/又は拡散によって行われる。 本発明の好ましい特徴だけを図面に示して説明したが、当業者には種々の変更 が考えられよう。従って、請求の範囲は、本発明の範囲に属するこの様な全ての 変更を包括するものであることを承知されたい。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シトニク−ニーターズ,テレサ・アン アメリカ合衆国、12302、ニューヨーク州、 スコティア、サード・ストリート、232番 (72)発明者 ダウム,ウォルフガング アメリカ合衆国、12309、ニューヨーク州、 スケネクタデイ、デキャンプ・アベニュ ー、804番

Claims (1)

  1. 【特許請求の範囲】 1.基板の上に誘電率の小さい材料を設ける方法において、誘電率の小さい層 に添加材料を分散させる工程と、前記層を基板の面に付着させる工程と、前記層 から添加材料を取り除く工程とを含むことを特徴とする方法。 2.前記層から添加材料を取り除く工程が、昇華、蒸発及び拡散からなる群か ら選ばれた方法で構成されている請求項1記載の方法。 3.前記添加材料が前記層中から昇華可能である請求項2記載の方法。 4.前記層が重合体及びセラミックからなる群から選ばれた材料で構成されて いる請求項2記載の方法。 5.前記層が気孔を持つ多孔質層で構成されている請求項4記載の方法。 6.前記基板が接続面にチップ・パッドを持つ回路チップを支持しており、前 記層を前記基板の面に付着させる工程が、前記層を前記回路チップの接続面に付 着させることを含み、更に、前記層から添加材料を取り除く前に、少なくとも1 つの前記チップ・パッドまで伸びる少なくとも1つのバイアを前記層中に形成し 、次いで前記層の上に導電材料のパターンを形成して、前記導電材料のパターン が前記少なくとも1つのバイアの中に入り込むようにする工程を含んでいる請求 項2記載の方法。 7.前記層が重合体層で構成されている請求項6記載の方法。 8.前記重合体層が気孔を持つ多孔質層で構成されている請求項7記載の方法 。 9.前記多孔質層がポリテトラフルオロエチレン、ポリエチレン及びポリスチ レンからなる群から選ばれた材料で構成されている請求項8記載の方法。 10.前記添加材料が、ろう、アントラキノン及び昇華可能な有機物からなる 群から選ばれた材料で構成されている請求項9記載の方法。 11.前記多孔質層を基板の面に付着させる工程が、前記多孔質層と前記基板 の面との間に接着剤を用いることを含む請求項8記載の方法。 12.前記接着剤がポリテトラフルオロエチレン及び酸化ポリフェニレンから なる群から選ばれた接着剤で構成されている請求項11記載の方法。 13.更に、前記導電材料のパターンを形成した後に、添加材料を分散させた 別の多孔質層を、接着剤を用いて前記多孔質層及び導電材料のパターンの面に付 着させ、次いで前記別の多孔質層中に、前記導電材料のパターンの一部分まで達 する別のバイアを形成し、次いで前記別の多孔質層の上に導電材料の別のパター ンを形成して、該導電材料の別のパターンが前記別のバイアに入り込みむように し、その後に前記別の多孔質層から添加材料を取り除く工程を含んでいる請求項 8記載の方法。 14.前記多孔質層から添加材料を取り除く工程及び前記別の多孔質層から添 加材料を取り除く工程が同時に行わ れる請求項13記載の方法。 15.前記多孔質層及び前記別の多孔質層が、第1のポリテトラフルオロエチ レン材料で構成され、前記接着剤が前記第1のポリテトラフルオロエチレン材料 よりも融点の低い第2のポリテトラフルオロエチレン材料で構成されている請求 項13記載の方法。 16.基板の上に誘電率の小さい材料を設けて削摩する方法において、誘電率 の小さい多孔質重合体層を基板の面に付着させる工程と、前記重合体層の上にマ スク材料を設ける工程と、該マスク材料の中に前記重合体層まで達するバイアを 形成する工程と、前記重合体層中の所定の領域に前記マスク材料中のバイアを介 して添加材料を拡散させる工程と、前記マスク材料を取り除き、前記添加材料を 拡散させ領域の所で、重合体材料の少なくとも若干を削摩する工程とを含むこと を特徴とする方法。 17.更に、残っている添加材料があれば、それを前記重合体層から昇華によ って取り除く工程を含む請求項16記載の方法。 18.前記重合体層がポリテトラフルオロエチレンで構成され、前記マスク材 料がポリイミドで構成されている請求項17記載の方法。 19.誘電率の小さい印刷配線板を作る方法において、誘電率の小さい層内に 添加材料を分散させる工程と、前記誘電率の小さい層の少なくとも1つの面の上 に接着剤を適用する工程と、該接着剤の上にメタライズ層を形成する工 程と、前記誘電率の小さい層、接着剤及びメタライズ層を通る複数個の孔を設け る工程と、前記メタライズ層をパターン成形する工程と、前記誘電率の小さい層 から前記添加材料を取り除く工程とを含むことを特徴とする方法。 20.前記誘電率の小さい層から添加材料を取り除く工程が、昇華、蒸発及び 拡散からなる群から選ばれた方法で構成される請求項19記載の方法。 21.前記添加材料が前記誘電率の小さい層の中を昇華可能である請求項20 記載の方法。 22.前記誘電率の小さい層が重合体層で構成されている請求項20記載の方 法。 23.前記重合体層が気孔を持つ多孔質層で構成されている請求項22記載の 方法。 24.前記多孔質層が、ポリテトラフルオロエチレン、ポリエチレン及びポリ スチレンからなる群から選ばれた材料で構成されている請求項23記載の方法。 25.前記添加材料が、ろう、アントラキノン及び昇華可能な有機物からなる 群から選ばれた材料で構成されている請求項24記載の方法。 26.基板と、チップ・パッドを持っていて、前記基板によって支持された回 路チップと、前記基板及び回路チップの上に設けられていて、少なくとも1つの チップ・パッドと整合した少なくとも1つのバイアを持つ誘電率の小さい多孔質 層と、前記多孔質層の一部分の上に伸びていて、前記少なくとも1つのバイアに 入り込む電気導体のパター ンとを有する構造。 27.前記多孔質層が重合体層で構成されている請求項26記載の構造。 28.前記重合体層がポリテトラフルオロエチレン、ポリエチレン及びポリス チレンからなる群から選ばれた材料で構成されている請求項27記載の構造。 29.更に、前記多孔質層と前記基板の面との間に接着剤を含んでいる請求項 26記載の構造。 30.前記接着剤が、ポリテトラフルオロエチレン及び酸化ポリフェニレンか らなる群から選ばれた接着剤で構成されている請求項29記載の構造。 31.更に、前記多孔質層の面及び前記電気導体のパターンの上にある別の多 孔質層と、前記多孔質層と前記別の多孔質層との間に配置された接着剤とを有し 、該別の多孔質層は前記電気導体のパターンの少なくとも一部分まで通抜ける別 のバイアを持っており、更に、前記別の多孔質層の上にある導電材料の別のパタ ーンを有し、該導電材料の別のパターンが前記別のバイアに入り込んでいる請求 項26記載の構造。 32.前記多孔質層及び前記別の多孔質層が第1のポリテトラフルオロエチレ ン材料で構成され、前記接着剤が前記第1のポリテトラフルオロエチレン材料よ りも融点の低い第2のポリテトラフルオロエチレン材料で構成されている請求項 31記載の構造。 33.誘電率の小さい層と、該誘電率の小さい層の少な くとも1つの面に重なる接着剤と、該接着剤の上に設けられたパターン成形した メタライズ層と、前記誘電率の小さい層、接着剤及びメタライズ層を通抜ける複 数個の孔とを有することを特徴とする、誘電率の小さい印刷配線板。 34.前記誘電率の小さい層が多孔質材料で構成されている請求項33記載の 誘電率の小さい印刷配線板。 35.前記誘電率の小さい層が重合体層で構成されている請求項34記載の誘 電率の小さい印刷配線板。 36.前記重合体層がポリテトラフルオロエチレン、ポリエチレン及びポリス チレンからなる群から選ばれた材料で構成されている請求項35記載の誘電率の 小さい印刷配線板。
JP53034195A 1994-05-23 1995-05-15 高速電子回路用の誘電率の小さい材料の処理 Expired - Fee Related JP3769297B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/247,820 1994-05-23
US08/247,820 US5449427A (en) 1994-05-23 1994-05-23 Processing low dielectric constant materials for high speed electronics
PCT/US1995/005983 WO1995032604A1 (en) 1994-05-23 1995-05-15 Processing low dielectric constant materials for high speed electronics

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005291845A Division JP2006080544A (ja) 1994-05-23 2005-10-05 高速電子回路用の誘電率の小さい材料の処理

Publications (2)

Publication Number Publication Date
JPH09501802A true JPH09501802A (ja) 1997-02-18
JP3769297B2 JP3769297B2 (ja) 2006-04-19

Family

ID=22936514

Family Applications (2)

Application Number Title Priority Date Filing Date
JP53034195A Expired - Fee Related JP3769297B2 (ja) 1994-05-23 1995-05-15 高速電子回路用の誘電率の小さい材料の処理
JP2005291845A Pending JP2006080544A (ja) 1994-05-23 2005-10-05 高速電子回路用の誘電率の小さい材料の処理

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005291845A Pending JP2006080544A (ja) 1994-05-23 2005-10-05 高速電子回路用の誘電率の小さい材料の処理

Country Status (6)

Country Link
US (3) US5449427A (ja)
EP (2) EP0710430B1 (ja)
JP (2) JP3769297B2 (ja)
CA (1) CA2163627A1 (ja)
DE (2) DE69533789T2 (ja)
WO (1) WO1995032604A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022083A1 (ja) * 2004-08-23 2006-03-02 Sumitomo Electric Industries, Ltd. 穿孔された多孔質樹脂基材及び穿孔の内壁面を導電化した多孔質樹脂基材の製造方法
JP2010182723A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5785787A (en) * 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
US5889104A (en) * 1996-01-11 1999-03-30 W. L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6303488B1 (en) * 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
AU6040198A (en) * 1997-04-03 1998-10-22 W.L. Gore & Associates, Inc. Low dielectric constant material with improved dielectric strength
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
SE510487C2 (sv) * 1997-09-17 1999-05-31 Ericsson Telefon Ab L M Flerlagerskretskort
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
ATE323132T1 (de) 1998-11-24 2006-04-15 Dow Global Technologies Inc Eine zusammensetzung enthaltend einen vernetzbaren matrixpercursor und eine porenstruktur bildendes material und eine daraus hergestellte poröse matrix
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
WO2000044210A1 (en) * 1999-01-22 2000-07-27 Spectrian Corporation Multi-layer rf printed circuit architecture
US7276788B1 (en) 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6890847B1 (en) 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
JP3887175B2 (ja) * 2001-02-02 2007-02-28 沖電気工業株式会社 半導体装置及びその製造方法
US6303524B1 (en) 2001-02-20 2001-10-16 Mattson Thermal Products Inc. High temperature short time curing of low dielectric constant materials using rapid thermal processing techniques
DE10109786A1 (de) * 2001-02-28 2002-12-12 Fractal Ag Verfahren zur Herstellung von Leiterplatten
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6703114B1 (en) * 2002-10-17 2004-03-09 Arlon Laminate structures, methods for production thereof and uses therefor
US7723210B2 (en) * 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
DE10335155B4 (de) * 2003-07-31 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US7527585B2 (en) * 2004-07-21 2009-05-05 Illinois Tool Works Inc. Methods of making reclosable packages for vacuum, pressure and/or liquid containment
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8551153B2 (en) * 2005-12-20 2013-10-08 Cordis Corporation Prosthesis comprising a coiled stent and method of use thereof
WO2007104006A2 (en) * 2006-03-09 2007-09-13 Imerys Kaolin, Inc. Large particle, high mineral purity delaminated kaolins and methods of preparing and using same
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
TWI322494B (en) * 2006-10-20 2010-03-21 Ind Tech Res Inst Electrical package, and contact structure and fabricating method thereof
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5293598B2 (ja) * 2007-04-10 2013-09-18 住友ベークライト株式会社 樹脂組成物、プリプレグ、積層板、多層プリント配線板および半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
KR101652403B1 (ko) 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US20120222721A1 (en) 2011-03-02 2012-09-06 General Electric Company Photovoltaic module package and fabrication method
CN102260378B (zh) * 2011-05-06 2013-03-20 广东生益科技股份有限公司 复合材料、用其制作的高频电路基板及其制作方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9471185B2 (en) * 2012-02-21 2016-10-18 Atmel Corporation Flexible touch sensor input device
JP5922836B2 (ja) 2012-03-13 2016-05-24 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティドW.L. Gore & Associates, Incorporated 通気アレイとその製造方法
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
DE112016005452B4 (de) 2015-11-30 2022-05-05 W.L. Gore & Associates, Inc. Umgebungsschutzbarriere für einen Chip
US10672729B2 (en) * 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10780498B2 (en) * 2018-08-22 2020-09-22 General Electric Company Porous tools and methods of making the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812224A (en) * 1969-05-05 1974-05-21 Polysar Ltd Process for the production of porous polymeric materials
US3962153A (en) * 1970-05-21 1976-06-08 W. L. Gore & Associates, Inc. Very highly stretched polytetrafluoroethylene and process therefor
US3843570A (en) * 1971-04-28 1974-10-22 Kureha Chemical Ind Co Ltd Process for producing a porous material of polytetrafluoroethylene
US4096227A (en) * 1973-07-03 1978-06-20 W. L. Gore & Associates, Inc. Process for producing filled porous PTFE products
JPS551109A (en) * 1978-06-16 1980-01-07 Fujitsu Ltd Manufacture of semiconductor device
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社 潤工社 プリント基板
JPH0246061Y2 (ja) * 1986-03-17 1990-12-05
EP0257657B1 (en) * 1986-08-29 1994-07-13 Hitachi Chemical Co., Ltd. Substrate for high-frequency circuit and process for making the same
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPS6390890A (ja) * 1986-10-03 1988-04-21 株式会社 潤工社 プリント基板
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
JPH01225539A (ja) * 1988-03-04 1989-09-08 Junkosha Co Ltd 積層板
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4915981A (en) * 1988-08-12 1990-04-10 Rogers Corporation Method of laser drilling fluoropolymer materials
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
JPH0391544A (ja) * 1989-09-01 1991-04-17 Junkosha Co Ltd 四フッ化エチレン樹脂多孔質体
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5169678A (en) * 1989-12-26 1992-12-08 General Electric Company Laser ablatable polymer dielectrics and methods
JPH0817267B2 (ja) * 1990-06-12 1996-02-21 日立化成工業株式会社 高周波回路用基板
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
DE69333142T2 (de) * 1992-05-29 2004-06-09 M-Rad Electromagnetic Technology Ltd. Bedruckte schaltträger
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5418687A (en) * 1994-02-01 1995-05-23 Hewlett-Packard Company Wafer scale multi-chip module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022083A1 (ja) * 2004-08-23 2006-03-02 Sumitomo Electric Industries, Ltd. 穿孔された多孔質樹脂基材及び穿孔の内壁面を導電化した多孔質樹脂基材の製造方法
US7807066B2 (en) 2004-08-23 2010-10-05 Sumitomo Electric Industries, Ltd. Method of manufacturing a porous resin substrate having perforations and method of making a porous resin substrate including perforations having electrically conductive wall faces
JP2010182723A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1484949B1 (en) 2009-05-06
US5576517A (en) 1996-11-19
DE69535951D1 (de) 2009-06-18
CA2163627A1 (en) 1995-11-30
DE69533789D1 (de) 2004-12-30
EP0710430B1 (en) 2004-11-24
EP0710430A1 (en) 1996-05-08
JP2006080544A (ja) 2006-03-23
US5554305A (en) 1996-09-10
EP1484949A3 (en) 2004-12-15
US5449427A (en) 1995-09-12
JP3769297B2 (ja) 2006-04-19
DE69533789T2 (de) 2005-11-24
EP1484949A2 (en) 2004-12-08
WO1995032604A1 (en) 1995-11-30

Similar Documents

Publication Publication Date Title
JPH09501802A (ja) 高速電子回路用の誘電率の小さい材料の処理
US6297459B1 (en) Processing low dielectric constant materials for high speed electronics
US5691245A (en) Methods of forming two-sided HDMI interconnect structures
US4764485A (en) Method for producing via holes in polymer dielectrics
US11854920B2 (en) Embedded chip package and manufacturing method thereof
EP2957155B1 (en) Two-step, direct- write laser metallization
JPH01500974A (ja) 多重電子回路チップ・パッケージの為に重合体誘電体にバイア孔を作る方法
JP3396488B2 (ja) 集積回路
US5789121A (en) High density template: materials and processes for the application of conductive pastes
EP2810539B1 (en) Laser patterning of photovoltaic backsheet
US20090123661A1 (en) System and method for forming high resolution electronic circuits on a substrate
JPH077102A (ja) 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ
US4661214A (en) Method and apparatus for electrically disconnecting conductors
US7064063B2 (en) Photo-thermal induced diffusion
JP2001168061A (ja) レーザ照射により半導体基板上に成膜を形成するためのターゲット及びその製造方法
JP3004266B1 (ja) 配線基板およびその製造方法
MXPA95004867A (en) Processing of low dielectric constant materials for altaveloci electronics
JP3114756B2 (ja) 配線基板のビアホール形成方法
JPS62164737A (ja) 有機高分子体の加工方法
JP2001102724A (ja) 配線基板の製造方法
JP2004281657A (ja) 導電層の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees