JPH096320A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 水平仮想画面幅で決まるフレームメモリの終
端部（境界線）前後の各画像データの垂直方向のずれを
防止する。 【解決手段】 外部より各レジスタに対して設定を行な
った後、表示スタートアドレスレジスタ３からアドレス
カウンタ１へスタートアドレス（表示開始アドレス）を
ロードしてカウントアップ動作によりアドレス指定を行
なわせ、フレームメモリ２上のその指定されたアドレス
の画像データをＬＣＤ画面に転送させて表示させる。そ
の後、アドレスカウンタ１のカウント値が表示ラインの
途中でフレームメモリ２のレイヤの終端部手前のアドレ
ス値を越えてしまった場合、比較器１３の出力により再
スタートアドレスラッチ１１にラッチされていた現在の
ラインのフレームメモリ２上の先頭アドレス（再スター
トアドレスレジスタ８の設定値）をアドレスカウンタ１
にロードしてカウントアップ動作を行なわせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ラスタスキャン
方式の画像表示装置に関する。

【０００２】

【従来の技術】このような画像表示装置として、並列デ
ータ入出力方式のフレームメモリの画像データ（文字や
パターン等の画像情報）を順次読み出し、それをＣＲＴ
（陰極線管）やＬＣＤ（液晶デバイス）等の画面に表示
させるグラフィックディスプレイ装置がある。

【０００３】このような画像表示装置は、例えば図８に
示すようなＬＣＤコントローラ（表示制御手段）を搭載
しており、次のような動作を行なう。まず、外部の図示
しないＣＰＵ（中央処理装置）が、ＬＣＤコントローラ
の表示スタートアドレスレジスタ３にフレームメモリ２
上の表示開始アドレス（スタートアドレス）を、図示し
ない水平表示画面幅レジスタにＬＣＤ画面の水平方向の
表示文字数（水平表示画面幅）を、水平仮想画面幅レジ
スタ４にフレームメモリ２の水平方向の書き込み文字数
（水平仮想画面幅）をそれぞれ設定する。

【０００４】そして、フレームの表示期間に入る前（前
回の最終ライン表示後の非表示期間）に表示スタートア
ドレスレジスタ３に設定されているアドレス（あるいは
その値にある種の演算を施した値）が切換器６及びライ
ンスタートアドレスラッチ７を介してアドレスカウンタ
１にロードされ、そのアドレスカウンタ１はフレームメ
モリ２からＬＣＤ画面への画像データ（表示データ）の
転送に伴ってカウントアップしていく。

【０００５】そして、１ライン分の画像データを転送し
終えると、次のライン（２ライン目）の最初のアドレ
ス、つまり前のラインの最初のアドレスに水平仮想画面
幅レジスタ４に設定されている値（あるいはその値にあ
る種の演算を施した値）を加算器５で加算して得たアド
レスが、切換器６及びラインスタートアドレスラッチ７
を介してアドレスカウンタ１にロードされ、以後上述と
同様の動作を繰り返す。

【０００６】なお、例えばフレームメモリ２の水平仮想
画面幅が図２に示すように「１６」で、ＬＣＤ画面に表
示される画像データのアドレスを図３に示す配列にする
場合、表示スタートアドレスレジスタ３には「０」を、
水平表示画面幅レジスタには「８」を、水平仮想画面幅
レジスタ４には「１６」をそれぞれ設定することにな
る。

【０００７】ところで、ＬＣＤ画面に表示されている画
像データを水平方向（横方向）にスクロールする場合、
スタートアドレスを適当な時間をおいてインクリメント
（又はディクリメント）するが、図３の表示からスター
トアドレスをインクリメントしていくと、次のような不
具合が発生するという問題があった。

【０００８】すなわち、水平仮想画面幅で決まるフレー
ムメモリ上のレイヤの終端部（境界線）前後の画像デー
タがＬＣＤ画面に表示された時には、表示期間中はアド
レスカウンタ１がカウントアップしていくので上記終端
部の右側にはフレームメモリ上の次のラインの先頭アド
レス（図２参照）以降の画像データが表示されるため、
図９に示すように終端部の左側の画像データに対して右
側の画像データが上方向に１ライン（キャラクタ表示の
場合は１キャラクタ）分ずれてしまう。

【０００９】そこで、特開平３−５１８９５号公報に見
られるように、フレームメモリ（画像メモリ）の水平ア
ドレスカウンタと垂直アドレスカウンタとを分離して固
定化したものが提案されている。これによれば、たとえ
フレームメモリの境界線をまたがった位置にスタートア
ドレスを設定しても、水平ラインの途中で垂直アドレス
カウンタがインクリメントしないので、段差のない表示
を行なえる。

【００１０】しかし、このようなハード構成は、ある特
定の画面サイズやフレームメモリサイズを前提とした場
合にはよいが、いろいろな画面サイズやフレームメモリ
サイズに適用するＣＲＴコントローラあるいはＬＣＤコ
ントローラとしては汎用性に乏しいものになってしま
う。したがって、一般的には水平方向のスクロールを行
なう場合に、以下の（１）〜（３）等に示すような対策
を講じる必要があった。

【００１１】（１）境界線が画面中に表示されないよう
な画面展開とする。 （２）境界線の右側の画像データを予め１ライン（キャ
ラクタ表示の場合は１キャラクタ）分だけ上にずらして
おく。 （３）ハード的な汎用性を犠牲にして水平アドレスカウ
ンタと垂直アドレスカウンタとを別々に設ける。

【００１２】

【発明が解決しようとする課題】しかしながら、水平方
向のスクロールを多用して画面展開を行なおうとすると
き、（１）ではスクロール量がフレームメモリサイズに
より制限される。ソフト的に書き換えを多用するとソフ
トの負担が大きくなるし、パフォーマンスも落ちる。つ
まり、視覚的にスムーススクロールとは言い難い表示に
なってしまう。（２）では（１）よりも自由度は改善さ
れるが、ソフトの負担が増してパフォーマンスが落ちる
のは変わらない。（３）はある特定の画面サイズやフレ
ームメモリサイズを前提とした場合はよいが、汎用性に
乏しい。

【００１３】この発明は上記の点に鑑みてなされたもの
であり、水平仮想画面幅で決まるフレームメモリの境界
線前後の画像データが画面中に表示されるような場合で
も、その境界線で段差が生じることなく、水平方向のス
クロール表示を円滑に行なえるようにし、しかもあるゆ
る画面サイズ及びフレームメモリサイズに対応できるよ
うにすることを目的とする。

【００１４】

【課題を解決するための手段】この発明は上記の目的を
達成するため、ラスタスキャン方式の画像表示装置にお
いて、表示期間中に表示アドレスが表示中のラインの最
大値を越えたときに、該表示アドレスを表示していたラ
インの最小値にジャンプさせる表示制御手段を設けたも
のである。この場合、表示制御手段に各ラインの最小値
を演算する手段を備えるとよい。

【００１５】この発明による画像表示装置では、表示制
御手段が、表示期間中に表示アドレスが表示中のライン
の最大値（水平仮想画面幅の最大値）を越えたときに、
その表示アドレスを表示していたラインの最小値にジャ
ンプさせるので、水平仮想画面幅で決まるフレームメモ
リの境界線前後の画像データが画面中に表示されるよう
な場合でも、その境界線で段差が生じることがなくなっ
て水平方向のスクロール表示を円滑に行なえるようにな
り、しかもあらゆる画面サイズ及びフレームメモリサイ
ズに対応できる。

【００１６】さらに、表示制御手段が各ラインの最小値
を演算することが可能ならば、垂直方向のスクロール表
示等を行なう場合における外部（ＣＰＵ）側の負担が軽
減され、画像表示装置全体の処理効率が高まる。

【００１７】

【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて具体的に説明する。図１は、この発明の一実
施形態である画像表示装置のＬＣＤコントローラ（表示
制御手段）の構成例を示すブロック図であり、図８と対
応する部分には同一符号を付している。

【００１８】このＬＣＤコントローラは、図示しないク
ロック信号によりカウントアップ動作を行なってフレー
ムメモリ２へ各表示アドレスを出力するアドレスカウン
タ１と、図示しないＬＣＤ画面に表示すべき画像データ
を記憶するフレームメモリ２と、スタートアドレス（表
示開始アドレス）を設定する表示スタートアドレスレジ
スタ３と、フレームメモリ２の水平仮想画面幅を設定す
る水平仮想画面幅レジスタ４とを備えている。

【００１９】また、ラインスタートアドレスラッチ７の
出力値（前のラインの先頭アドレス）に水平仮想画面幅
レジスタ４に設定されている値を加算して次のラインの
先頭アドレスを出力する加算器５と、表示スタートアド
レスレジスタ３に設定されている値あるいは加算器５の
出力値のいずれかに切り換えて出力する切換器６と、切
換器６の出力値（ラインスタートアドレス）をラッチし
て出力するラインスタートアドレスラッチ７とを備えて
いる。

【００２０】さらに、再スタートアドレスを設定する再
スタートアドレスレジスタ８と、再スタートアドレスラ
ッチ１１の出力値に水平仮想画面幅レジスタ４に設定さ
れている値を加算して次のラインのフレームメモリ２上
の先頭アドレスを出力する加算器９と、再スタートアド
レスレジスタ８に設定されている値あるいは加算器９の
出力値のいずれかに切り換えて出力する切換器１０と、
切換器１０の出力値（再スタートアドレス）をラッチし
て出力する再スタートアドレスラッチ１１とを備えてい
る。

【００２１】さらにまた、ラインスタートアドレスラッ
チ７の出力値あるいは再スタートアドレスラッチ１１の
出力値のいずれかに切り換えて出力する切換器１２と、
アドレスカウンタ１の出力値と加算器９の出力値とを比
較して両者が一致した時に出力信号をローレベルにする
（ロードパルスを出力する）比較器１３と、入力される
水平同期信号か、比較器１３の出力信号のいずれかが
“０”のときにアドレスカウンタ１へのロード信号を
“０”にする負論理のＯＲゲート１４とを備えている。

【００２２】次に、このように構成した画像表示装置の
ＬＣＤコントローラの動作について説明する。まず、外
部の図示しないＣＰＵ（中央処理装置）が、ＬＣＤコン
トローラの表示スタートアドレスレジスタ３にフレーム
メモリ２上の表示開始アドレス（スタートアドレス）
を、再スタートアドレスレジスタ８にそのスタートアド
レスのあるラインのフレームメモリ２上の先頭アドレス
（再スタートアドレス）を、図示しない水平表示画面幅
レジスタにＬＣＤ画面の水平表示画面幅を、水平仮想画
面幅レジスタ４にフレームメモリ２の水平仮想画面幅を
それぞれ設定する。

【００２３】例えば、フレームメモリ２の水平仮想画面
幅を図２に示すように「１６」とし、スクロール表示を
行なうべくＬＣＤ画面に表示される画像データのアドレ
スを図４に示す配列にする場合、表示スタートアドレス
レジスタ３には「１２」を、再スタートアドレスレジス
タ８には「０」を、水平表示画面幅レジスタには「８」
を、水平仮想画面幅レジスタ４には「１６」をそれぞれ
設定する。

【００２４】そして、フレームの表示期間に入る前（前
回の最終ライン表示後の非表示期間）に表示スタートア
ドレスレジスタ３に設定されている「１２」が切換器
６，ラインスタートアドレスラッチ７，及び切換器１２
を介してアドレスカウンタ１にロードされ、そのアドレ
スカウンタ１はフレームメモリ２からＬＣＤ画面への画
像データの転送に伴ってカウントアップしていく。

【００２５】すなわち、アドレスカウンタ１はロードさ
れた表示アドレス「１２」を出力した後、図示しないク
ロック信号によりカウントアップしてそのカウント値
（以降の各表示アドレス「１３」「１４」……）を順次
出力し、フレームメモリ２に書き込まれた画像データの
うちその各アドレスの画像データを順次出力させてＬＣ
Ｄ画面に表示させる。

【００２６】そして、アドレスカウンタ１のカウント値
（出力値）が水平仮想画面幅で決まるフレームメモリ２
上のレイヤの終端部（境界線）を越えると、そのカウン
ト値は「１６」になる。また、加算器９の出力値は再ス
タートアドレスレジスタ８に設定されている値「０」と
水平仮想画面幅レジスタ４に設定されている値「１６」
との和になるので、比較器１３の各入力が一致してそこ
からロードパルス（ローレベル信号）が出力される。

【００２７】このとき、再スタートアドレスラッチ１１
は再スタートアドレスレジスタ８から切換器１０を介し
て入力された最初の再スタートアドレス「０」をラッチ
しており、比較器１３から出力されたロードパルスによ
り切換器１２を介してアドレスカウンタ１に「０」をロ
ードする。したがって、ＬＣＤ画面には図４に示すよう
にアドレス「１５」の画像データの次にアドレス「０」
の画像データが表示される。

【００２８】その後、アドレスカウンタ１がカウントア
ップ動作を行なって１ライン分の画像データをＬＣＤ画
面に転送し終えると、次のライン（２ライン目）の最初
のアドレス、つまりラインスタートアドレスラッチ７に
ラッチされている前のラインの最初のアドレス「１２」
に水平仮想画面幅レジスタ４に設定されている値「１
６」を加算器５で加算して得たアドレス「２８」が、切
換器６，ラインスタートアドレスラッチ７，及び切換器
１２を介してアドレスカウンタ１にロードされ、次のラ
インの画像データの表示を開始する。

【００２９】また、次のラインの画像データの表示が始
まった段階で、再スタートアドレスラッチ１１は加算器
９から切換器１０を介して入力された次のラインのフレ
ームメモリ２上の先頭アドレス「１６」、つまり最初の
再スタートアドレス「０」に水平仮想画面幅レジスタ４
に設定されている値「１６」を加算して得たアドレス
「１６」をラッチする。以後上述と同様の動作を繰り返
すことにより、ＬＣＤ画面には図４に示すアドレス配列
の画像データが表示される。図５は、このＬＣＤコント
ローラの動作例を示すタイミングチャートである。

【００３０】このように、この実施形態のＬＣＤコント
ローラによれば、表示期間中に表示アドレスが表示中の
ラインの最大値（例えば「１５」）を越えたときに、そ
の表示アドレスを表示していたラインの最小値（例えば
「０」）にジャンプさせるので、水平仮想画面幅で決ま
るフレームメモリ２の境界線前後の画像データがＬＣＤ
画面中に表示されるような場合でも、その境界線で段差
が生じることなく、水平方向のスクロール表示を円滑に
行なえるようになり、しかもあらゆる画面サイズ及びフ
レームメモリサイズに対応できる。

【００３１】また、このＬＣＤコントローラによれば、
表示スタートアドレスレジスタ３に設定されているスタ
ートアドレスを他のラインのアドレスに変更すると共
に、再スタートアドレスレジスタ８に設定されている再
スタートアドレスを上記ラインの先頭アドレスに変更す
ることにより、垂直方向のスクロール表示を行なうこと
もできる。

【００３２】図６はこの発明の他の実施形態である画像
表示装置のＬＣＤコントローラの構成例を示すブロック
図であり、図１と対応する部分には同一符号を付してい
る。

【００３３】このＬＣＤコントローラは、前述の実施形
態と同様に、図示しないクロック信号によりカウントア
ップ動作を行なってフレームメモリ２へ各表示アドレス
を出力するアドレスカウンタ１と、図示しないＬＣＤ画
面に表示すべき画像データを記憶するフレームメモリ２
と、スタートアドレス（表示開始アドレス）を設定する
表示スタートアドレスレジスタ３と、フレームメモリ２
の水平仮想画面幅を設定する水平仮想画面幅レジスタ４
とを備えている。

【００３４】また、ラインスタートアドレスラッチ７の
出力値（前のラインの先頭アドレス）に水平仮想画面幅
レジスタ４に設定されている値を加算して次のラインの
先頭アドレスを出力する加算器５と、表示スタートアド
レスレジスタ３に設定されている値あるいは加算器５の
出力値のいずれかに切り換えて出力する切換器６と、切
換器６の出力値（ラインスタートアドレス）をラッチし
て出力するラインスタートアドレスラッチ７とを備えて
いる。

【００３５】さらに、アドレスカウンタ１の出力値から
水平仮想画面幅レジスタ４に設定されている値を減算し
て表示期間中の表示アドレスの最小値を出力する減算器
２１と、ラインスタートアドレスラッチ７の出力値ある
いは減算器２１の出力値のいずれかに切り換えて出力す
る切換器１２と、フレームメモリ２の原点のアドレスを
設定する原点アドレスレジスタ２２とを備えている。

【００３６】さらにまた、原点アドレスレジスタ２２に
設定された値に水平仮想画面幅レジスタ４に設定された
値の整数倍を加算した値とアドレスカウンタ１の出力値
とを比較して両者が一致した時に出力信号をローレベル
にする（ロードパルスを出力する）比較器２３と、入力
される水平同期信号か、比較器２３の出力信号のいずれ
かが“０”のときにアドレスカウンタ１へのロード信号
を“０”にする負論理のＯＲゲート１４とを備えてい
る。

【００３７】次に、このように構成した画像表示装置の
ＬＣＤコントローラの動作について説明する。まず、外
部のＣＰＵが、ＬＣＤコントローラの原点アドレスレジ
スタ２２にフレームメモリ２の原点アドレスを、表示ス
タートアドレスレジスタ３にフレームメモリ２上の表示
開始アドレス（スタートアドレス）を、図示しない水平
表示画面幅レジスタにＬＣＤ画面の水平表示画面幅を、
水平仮想画面幅レジスタ４にフレームメモリ２の水平仮
想画面幅をそれぞれ設定する。

【００３８】例えば、フレームメモリ２の水平仮想画面
幅を図２に示したように「１６」とし、ＬＣＤ画面に表
示される画像データのアドレスを図４に示した配列にす
る場合、原点アドレスレジスタ２２には「０」を、水平
表示画面幅レジスタには「８」を、水平仮想画面幅レジ
スタ４には「１６」を、表示スタートアドレスレジスタ
３には「１２」をそれぞれ設定する。

【００３９】そして、フレームの表示期間に入る前（前
回の最終ライン表示後の非表示期間）に表示スタートア
ドレスレジスタ３に設定されている「１２」が切換器
６，ラインスタートアドレスラッチ７，及び切換器１２
を介してアドレスカウンタ１にロードされ、そのアドレ
スカウンタ１はフレームメモリ２からＬＣＤ画面への画
像データの転送に伴ってカウントアップしていく。

【００４０】すなわち、アドレスカウンタ１はロードさ
れた表示アドレス「１２」を出力した後、図示しないク
ロック信号によりカウントアップしてそのカウント値
（以降の各表示アドレス「１３」「１４」……）を順次
出力し、フレームメモリ２に書き込まれた画像データの
うちその各アドレスの画像データを順次出力させてＬＣ
Ｄ画面に表示させる。

【００４１】そして、アドレスカウンタ１のカウント値
が水平仮想画面幅で決まるフレームメモリ２上のレイヤ
の終端部（境界線）を越えると、そのカウント値は「１
６」になる。また、この値は原点アドレスレジスタ２２
に設定されている値「０」と水平仮想画面幅レジスタ４
に設定されている値「１６」の整数倍（１６，３２，４
８，……）との和と一致するので、比較器２３の各入力
が一致してそこからロードパルス（ローレベル信号）が
出力される。

【００４２】このとき、減算器２１はアドレスカウンタ
１のカウント値「１６」から水平仮想画面幅レジスタ４
の設定値「１６」を減算した値「０」を出力しており、
比較器２３から出力されたロードパルスにより切換器１
２を介してアドレスカウンタ１に「０」をロードする。
つまり、スタートアドレスと同じラインの再スタートア
ドレス（最小値）を演算したことになる。したがって、
ＬＣＤ画面には図４に示すようにアドレス「１５」の画
像データの次にアドレス「０」の画像データが表示され
る。

【００４３】その後、アドレスカウンタ１がカウントア
ップ動作を行なって１ライン分の画像データをＬＣＤ画
面に転送し終えると、次のライン（２ライン目）の最初
のアドレス、つまりラインスタートアドレスラッチ７に
ラッチされている前のラインの最初のアドレス「１２」
に水平仮想画面幅レジスタ４に設定されている値「１
６」を加算器５で加算して得たアドレス「２８」が、切
換器６，ラインスタートアドレスラッチ７，及び切換器
１２を介してアドレスカウンタ１にロードされ、次のラ
インの画像データの表示を開始する。

【００４４】以後、上述と同様の動作を繰り返すことに
より、ＬＣＤ画面には図４に示したアドレス配列の画像
データが表示される。図７は、このＬＣＤコントローラ
の動作例を示すタイミングチャートである。ここで、垂
直方向のスクロール表示を行なうために、ＣＰＵが表示
スタートアドレスレジスタ３に設定されているスタート
アドレスを他のラインのアドレス（ここでは図４の「４
４」とする）に変更した場合には、以下の動作を行な
う。

【００４５】すなわち、フレームの表示期間に入る前に
表示スタートアドレスレジスタ３に設定されている「４
４」が切換器６，ラインスタートアドレスラッチ７，及
び切換器１２を介してアドレスカウンタ１にロードさ
れ、そのアドレスカウンタ１が「４４」を出力した後、
図示しないクロック信号によりカウントアップしてその
カウント値（以降の各表示アドレス「４５」「４６」…
…）を順次出力し、フレームメモリ２に書き込まれた画
像データのうちその各アドレスの画像データを順次出力
させてＬＣＤ画面に表示させる。

【００４６】そして、アドレスカウンタ１のカウント値
が水平仮想画面幅で決まるフレームメモリ２上のレイヤ
の終端部（境界線）を越えると、そのカウント値は「４
８」になる。また、この値は原点アドレスレジスタ２２
に設定されている値「０」と水平仮想画面幅レジスタ４
に設定されている値「１６」の整数倍（１６，３２，４
８，……）との和と一致するので、比較器２３の各入力
が一致してそこからロードパルス（ローレベル信号）が
出力される。

【００４７】このとき、減算器２１はアドレスカウンタ
１のカウント値「４８」から水平仮想画面幅レジスタ４
の設定値「１６」を減算した値「３２」を出力してお
り、比較器２３から出力されたロードパルスにより切換
器１２を介してアドレスカウンタ１に「３２」をロード
する。つまり、設定変更後のスタートアドレスと同じラ
インの再スタートアドレスを演算したことになる。した
がって、ＬＣＤ画面には図４に示すようにアドレス「４
７」の画像データの次にアドレス「３２」の画像データ
が表示される。以後、上述と同様の動作を繰り返す。

【００４８】このように、この実施形態のＬＣＤコント
ローラによれば、前述の実施形態と同様に、表示期間中
に表示アドレスが表示中のラインの最大値を越えたとき
に、その表示アドレスを表示していたラインの最小値に
ジャンプさせるので、水平仮想画面幅で決まるフレーム
メモリ２の境界線前後の画像データがＬＣＤ画面中に表
示されるような場合でも、その境界線で段差が生じるこ
となく、水平方向のスクロール表示を円滑に行なえるよ
うになり、しかもあらゆる画面サイズ及びフレームメモ
リサイズに対応できる。

【００４９】また、このＬＣＤコントローラによれば、
表示スタートアドレスレジスタ３に設定されているスタ
ートアドレスを他のラインのアドレスに変更することに
より、垂直方向のスクロール表示を行なうこともでき
る。つまり、垂直方向のスクロール表示を行なう場合、
スタートアドレスを設定変更するだけでよいため、外部
側の負担が軽減され、画像表示装置全体の処理効率が高
まる。

【００５０】以上、この発明を画像表示装置のＬＣＤコ
ントローラに適用した実施形態について説明したが、こ
の発明はこれに限らず、ＣＲＴコントローラ等の他のコ
ントローラにも適用し得るものである。

【００５１】

【発明の効果】以上説明してきたように、この発明によ
れば、フレームメモリの水平仮想画面幅の境界線前後の
画像データが画面に表示された場合でも、その境界線で
段差が生じないため、水平方向のスクロール表示を円滑
に行なえるようになる。例えば、横書きのメッセージを
隙間なく繰り返し表示したい場合や、水平仮想画面幅の
大きさを仮想的に拡大したい場合（フレームメモリの表
示していない部分を順番に書き換える）に違和感なく表
示できる。また、この発明はあらゆる画面サイズ及びフ
レームメモリサイズに対応できる。

【図面の簡単な説明】

【図１】この発明の一実施形態である画像表示装置のＬ
ＣＤコントローラの構成例を示すブロック図である。

【図２】図１に示したフレームメモリ上の画像データの
アドレス配列の一例を示す説明図である。

【図３】同じくＬＣＤコントローラによってＬＣＤ画面
に表示したフレームメモリ上の一部の画像データのアド
レス配列の一例を示す説明図である。

【図４】同じくＬＣＤコントローラによってＬＣＤ画面
に表示したフレームメモリ上の一部の画像データのアド
レス配列の他の例を示す説明図である。

【図５】同じくＬＣＤコントローラの動作例を示すタイ
ミングチャートである。

【図６】この発明の他の実施形態である画像表示装置の
ＬＣＤコントローラの構成例を示すブロック図である。

【図７】図６に示したＬＣＤコントローラの動作例を示
すタイミングチャートである。

【図８】従来の画像表示装置のＬＣＤコントローラの構
成例を示すブロック図である。

【図９】図８に示したＬＣＤコントローラによってＬＣ
Ｄ画面に表示したフレームメモリ上の一部の画像データ
のアドレス配列の一例を示す説明図である。

【符号の説明】

１：アドレスカウンタ ２：フレームメモリ ３：表示スタートアドレスレジスタ ４：水平仮想画面幅レジスタ ５，９：加算器 ６，１０，１２：切換器 ７：ラインスタートアドレスラッチ ８：再スタートアドレスレジスタ １１：再スタートアドレスラッチ １３，２３：比較器 １４：負論理のＯＲゲート ２１：減算器 ２２：原点アドレスレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ラスタスキャン方式の画像表示装置にお
   いて、表示期間中に表示アドレスが表示中のラインの最
   大値を越えたときに、該表示アドレスを表示していたラ
   インの最小値にジャンプさせる表示制御手段を設けたこ
   とを特徴とする画像表示装置。
2. 【請求項２】 前記表示制御手段が、各ラインの最小値
   を演算する手段を有することを特徴とする画像表示装
   置。