JPH096490A

JPH096490A - マイクロコンピュータ、及びデータ処理装置

Info

Publication number: JPH096490A
Application number: JP7176734A
Authority: JP
Inventors: Ikuya Kawasaki; 郁也川崎; Shinichi Yoshioka; 真一吉岡; Susumu Narita; 進成田; Mitsutake Yamamoto; 充剛山本; Shigesumi Matsui; 重純松井; Susumu Kaneko; 進金子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-06-20
Filing date: 1995-06-20
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】本発明の目的は、データ処理装置の消費電力
の低減化に好適なマイクロコンピュータを提供すること
にある。【構成】メモリに対するアクセス状況を保持可能なア
クセス状態フラグレジスタ１３と、所定期間アクセスさ
れないメモリに対する低消費電力モード指示のための信
号をアクセス状態フラグレジスタ１３の保持内容に基づ
いて形成する制御論理１２とを含んで、バスコントロー
ラ２１を形成する。それにより、所定期間アクセスされ
ないメモリに対する低消費電力モード指示のための信号
を得ることができるので、周辺デバイスの低消費電力モ
ードへの移行の適正化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュー
タ、さらにはそれを含むデータ処理装置における消費電
力の低減化技術に関する。

【０００２】

【従来の技術】マイクロコンピュータと、それによって
アクセス可能な半導体メモリなどの周辺デバイスとを結
合し、予め定められたプログラムを実行することによっ
て、所望のデータ処理を可能とするものとして、データ
処理装置がある。コンピュータシステムは、そのような
データ処理装置の一例とされ、マイクロコンピュータや
各種半導体メモリが信号のやり取り可能にバスによって
結合され、さらに、キーボード等の入力装置や、ＣＲＴ
ディスプレイ装置などの表示装置が設けられている。マ
イクロコンピュータは、コンピュータシステムの論理的
中核とされ、アドレス指定、情報の読出しと書込み、デ
ータの演算、命令のシーケンス、割り込の受付け、記憶
装置と入出力装置との情報交換の起動等の機能を有す
る。

【０００３】また、近年では、携帯用パーソナルコンピ
ュータや、電子手帳等のように、電池によって動作可能
なデータ処理装置が多く製品化されている。

【０００４】尚、マイクロコンピュータについて記載さ
れた文献の例としては、昭和５９年１１月３０日に株式
会社オーム社から発行された「ＬＳＩハンドブック（第
５４０頁〜）がある。

【０００５】

【発明が解決しようとする課題】データ処理装置の消費
電力は可能な限り少ないほうが良い。特に携帯用パーソ
ナルコンピュータ等のように、電池を動作用電源とする
システムにおいては、より小型の電池によって長時間の
運用を可能とするため、消費電力の低減化は極めて重要
とされる。消費電力の低減化について本発明者が検討し
たところ、半導体メモリなどの周辺デバイスは、マイク
ロコンピュータによってアクセスされていない期間は、
それを通常動作状態としておく必要はないから、それを
適切なタイミングで低消費電力モードに移行させるの
が、データ処理装置全体としての消費電力の低減化に有
効でることが見いだされた。

【０００６】本発明の目的は、データ処理装置の消費電
力の低減化に好適なマイクロコンピュータを提供するこ
とにある。本発明の別の目的は、そのようなマイクロコ
ンピュータを搭載したデータ処理装置を提供することに
ある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、周辺デバイスに対するアクセス
状況を保持可能な保持手段（１３）と、所定期間アクセ
スされない周辺デバイスに対する低消費電力モード指示
のための信号を上記保持手段の保持内容に基づいて形成
する制御論理（１２）とを含んでマイクロコンピュータ
を構成する。

【００１０】このとき、上記低消費電力モード指示のた
めの信号に基づくソフトウェアの実行により、対応する
周辺デバイスを低消費電力モードに移行させる中央処理
装置（２４）を含めることができる。

【００１１】また、上記マイクロコンピュータに、上記
検出手段の検出結果を外部出力可能な端子（Ｐ１〜Ｐ
７）を設けることができる。

【００１２】さらに、周辺デバイスがアクセスされなく
なってから低消費電力モード指示のための信号が形成さ
れるまでの期間を容易に決定するため、バスアクセス回
数を計数するカウンタ（１４）を設けることができる。

【００１３】そして、上記構成のマイクロコンピュータ
と、それによってアクセス可能な周辺デバイスとしての
半導体記憶装置とを含んでデータ処理装置を構成する。

【００１４】

【作用】上記した手段によれば、制御論理は、所定期間
アクセスされない周辺デバイスに対する低消費電力モー
ド指示のための信号を上記保持手段の保持内容に基づい
て形成する。このことが、周辺デバイスの低消費電力モ
ードへの移行の適正化を達成する。

【００１５】

【実施例】図４には本発明の一実施例あるマイクロコン
ピュータを含むデータ処理装置が示される。

【００１６】このデータ処理装置は、システムバスＢＵ
Ｓを介して、マイクロコンピュータ３１、ＳＤＲＡＭ
（シンクロナス・ダイナミック・ランダム・アクセス・
メモリ）３２、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）３３、ＲＯＭ（リード・オンリ・メモ
リ）３４、周辺装置制御部３５、表示制御部３６など
が、互いに信号のやり取り可能に結合され、予め定めら
れたプログラムに従って所定のデータ処理を行うコンピ
ュータシステムとして構成される。上記マイクロコンピ
ュータ３１は、本システムの論理的中核とされ、主とし
て、アドレス指定、情報の読出しと書込み、データの演
算、命令のシーケンス、割込みの受付け、記憶装置と入
出力装置との情報交換の起動等の機能を有し、演算制御
系や、バス制御系、メモリアクセス制御系などから構成
される。上記ＳＤＲＡＭ３２や、ＳＲＡＭ３３、及びＲ
ＯＭ３４は内部記憶装置として位置付けられている。Ｓ
ＤＲＡＭ３２には各種データが格納され、ＲＯＭ３４に
はＣＰＵ３０での計算や制御に必要なプログラム格納さ
れる。また、ＳＲＡＭ３３は、リード・ライト動作の高
速性を活かしてメインメモリやキャッシュメモリなどと
して利用される。周辺装置制御部３５によって、外部記
憶装置３８の動作制御や、キーボード３９などからの情
報入力制御が行われ、さらに、表示制御部３６の制御に
よって、ＣＲＴディスプレイ４０への情報表示が行われ
る。この実施例システムでは、消費電力の低減のため、
周辺デバイスに対するアクセスが所定期間行われなかっ
た場合、そのデバイスを低消費電力モードに移行させる
ことにより、システム全体としての消費電力の低減を図
るようにしている。そのような制御はマイクロコンピュ
ータ３１によって行われる。

【００１７】図２には上記マイクロコンピュータ３１の
構成例が示される。

【００１８】図２に示されるように、マイクロコンピュ
ータ３１は、特に制限されないが、バス制御のためのバ
スコントローラ２１、割込み制御のための割込みコント
ローラ２３、演算処理のためのＣＰＵ（中央処理装置）
２４、時間計測のためのタイマ２５、そして、ＣＰＵ２
４で実行されるマイクロプログラムが格納された内蔵Ｒ
ＯＭ２６、ＣＰＵ２４での演算処理のための作業領域な
どとして使用される内蔵ＲＡＭ２７、アナログ信号をデ
ィジタル信号に変換するためのＡ／Ｄ（アナログ／ディ
ジタル）変換器２８を含み、それらが信号のやり取り可
能に内部バス２２によって結合されている。内部バス２
２は、アドレス信号を伝達するためのアドレスバス、デ
ータを伝達するためのデータバス、及びコントロール信
号を伝達するためのコントロールバスを含む。バスコン
トローラ２１は、この内部バス２２とシステムバスＢＵ
Ｓとに結合され、信号伝達のためのバス制御を行うとと
もに、後に詳述するように、所定期間アクセスされない
周辺デバイスに対する低消費電力モード指示のための信
号（低消費電力モード指示信号という）を形成する機能
を有する。ここで、周辺デバイスには、特に制限されな
いが、図４に示されるＳＤＲＡＭ３２、ＳＲＡＭ３３、
ＲＯＭ３４などが含まれる。また、低消費電力モード指
示信号は割込みコントローラ２３に入力されるようにな
っている。

【００１９】図１には上記バスコントローラ２１の構成
例が示される。

【００２０】図１に示されるように、バスコントローラ
２１は、特に制限されないが、制御論理１２、アクセス
状態フラグレジスタ１３、カウンタ１４、及びバス制御
回路１５を含んで構成される。

【００２１】バス制御回路１５は、ＣＰＵ２４からのア
クセス要求により、周辺デバイスとしてのメモリのアク
セスのためのバスサイクルを発生する。すなわち、図３
に示されるようにＣＰＵ２４によってサポートされるア
ドレス空間の分割により領域０〜７が形成され、各領域
に対応するインタフェースとして、それぞれＲＯＭ、Ｓ
ＲＡＭ１、ＳＲＡＭ２、ＤＲＡＭ１、ＤＲＡＭ２、ＳＤ
ＲＡＭ１、ＳＤＲＡＭ２、ＰＣＭＣＩＡ（ＩＣカード）
が割付けられており、ＣＰＵ２４からのアクセス要求に
対応する周辺デバイスのバスサイクルが起動される。そ
れにより、外付けのグルーロジック無しに周辺デバイス
のアクセスが可能とされる。

【００２２】尚、図３はアドレス分割により、ＣＰＵ２
４によって管理されるアドレス空間に配置可能なメモリ
デバイスを示すものであって、このマイクロコンピュー
タ３１が適用されるシステムにおいて、現実に結合され
るデバイスと完全に一致しているわけではない。

【００２３】アクセス状態フラグレジスタ１３は、周辺
デバイスに対するアクセス状況を保持する保持手段とし
ての機能を有し、上記アドレス分割に対応して７ビット
構成とされる。つまり、アクセス状態フラグレジスタ１
３のｂｉｔ１〜ｂｉｔ７は、それぞれメモリインタフェ
ースとしてのＲＯＭ、ＳＲＡＭ１、ＳＲＡＭ２、ＤＲＡ
Ｍ１、ＤＲＡＭ２、ＳＤＲＡＭ１、ＳＤＲＡＭ２、ＰＣ
ＭＣＩＡに対応している。そして、各周辺デバイスがア
クセスされると、バス制御回路１５によって、対応する
ビットにフラグ“１”がセットされる。尚、アクセスさ
れない周辺デバイスに対応するビットは、フラグ“０”
とされる。

【００２４】制御論理１２は、所定期間アクセスされな
い周辺デバイスが存在する場合に、その周辺デバイスに
対する低消費電力モード指示信号ＰＤ１〜ＰＤ７を上記
アクセス状態フラグレジスタ１３の保持内容に基づいて
形成する機能を有し、特に制限されないが、２入力アン
ド（ＡＮＤ）ゲートＧ１〜Ｇ７、インバータＧ８〜Ｇ１
４、及び７入力アンドゲートＧ１５とが結合されて成
る。アクセス状態フラグレジスタ１３の各ビットｂｉｔ
１〜ｂｉｔ７の出力論理は、アンドゲートＧ１〜Ｇ１４
に入力されるとともに、対応するインバータＧ８〜Ｇ１
４を介して後段のアンドゲートＧ１〜Ｇ７の一方の入力
端子に入力される。アンドゲートＧ１〜Ｇ７の他方の入
力端子には、カウンタ１４のオーバーフロー信号が入力
されるようになっている。上記アンドゲートＧ１５によ
って、アクセス状態フラグレジスタ１３の各ビットｂｉ
ｔ１〜ｂｉｔ７の論理積が得られ、その論理積によって
カウンタ１４がリセットされる。つまり、メモリインタ
フェースとしてのＲＯＭ、ＳＲＡＭ１、ＳＲＡＭ２、Ｄ
ＲＡＭ１、ＤＲＡＭ２、ＳＤＲＡＭ１、ＳＤＲＡＭ２、
ＰＣＭＣＩＡの全てがアクセス状態フラグレジスタ１３
の各ビットｂｉｔ１〜ｂｉｔ７の全てが論理“１”の場
合に、カウンタ１４がリセットされる。カウンタ１４
は、特に制限されないが、１０ビットのカウンタとさ
れ、バス制御回路１５によりバスサイクルが起動される
毎にカウントアップされる。アクセス状態フラグレジス
タ１３の各ビットｂｉｔ１〜ｂｉｔ７のいずれかが論理
“０”の場合、つまり、ＣＰＵ２４によるアクセスが発
生しない領域が存在する場合には、アンドゲートＧ１５
の出力論理は“０”であり、カウンタ１４のカウントア
ップが継続され、やがてオーバーフロー状態に至る。カ
ウンタ１４のオーバーフローにより、オーバーフロー信
号の論理が“１”となるため、アンドゲートＧ１〜Ｇ７
のうち、アクセス状態フラグレジスタ１３の論理“０”
に対応するアンドゲートの出力論理が“１”となる。例
えば、領域０へのアクセスが発生していない状態では、
ビット１の論理が“０”となり、その状態で、カウンタ
１４がオーバーフロー状態に至った場合、アンドゲート
Ｇ１の論理出力である低消費電力モード指示信号ＰＤ１
がハイレベルにアサートされる。そのように、ＣＰＵ２
４によるアクセスが発生しない領域が存在する場合に、
その領域に対応する周辺デバイスに対する低消費電力モ
ード指示信号ＰＤ１〜ＰＤ７がアサートされることによ
って、対応する周辺デバイスに対して低消費電力モード
への移行が指示される。

【００２５】尚、図４に示されるシステムでは、ＳＤＲ
ＡＭ，ＳＲＡＭがそれぞれ１系統であり、また、ＰＣＭ
ＣＩＡ（ＩＣカード）が未接続となっている。このよう
に未接続デバイスが存在する場合、アクセス状態フラグ
レジスタ１３における対応ビットは、強制的に論理
“１”にされるものとされ、低消費電力制御の対象外と
される。

【００２６】この実施例では、低消費電力モード指示信
号ＰＤ１〜ＰＤ７は、図１に示される割込みコントロー
ラ２３に入力されるようになっている。低消費電力モー
ド指示信号ＰＤ１〜ＰＤ７のアサートにより、対応する
周辺デバイスを低消費電力モードに移行するための割込
み処理が行われる。つまり、低消費電力モード指示信号
ＰＤ１〜ＰＤ７のいずれかのアサートに起因して、割込
みコントローラ２３によってＣＰＵ２４への割込みが発
生され、それがＣＰＵ２４に受付けられた場合には、割
込みハンドラに遷移され、その割込みハンドラ内でソフ
トウェアによる低消費電力モードへの移行制御が行われ
る。例えばこの移行制御は、システムバスＢＵＳを介し
て、対応するメモリデバイスに対してその主要な内部回
路の電源を遮断するための制御データを各デバイス内の
レジスタ等にセットするなどの処理とされる。また、ク
ロック同期型のメモリに対しては、入力クロックを無効
とするなどの処理とされる。

【００２７】図５には上記ＳＤＲＡＭ３２の構成例が示
される。

【００２８】ＳＤＲＡＭ３２は、特に制限されないが、
公知の半導体集積回路製造技術により、単結晶シリコン
等の一つの半導体基板に形成される。

【００２９】メモリセルアレイ５０は、ダイナミック型
メモリセルをアレイ状に配列して成る複数のメモリマッ
トを有する。外部からアドレスがロウアドレスバッファ
５１を介してロウアドレスデコーダ５２に伝達され、そ
こでデコードされることによって、メモリセルアレイ５
０のワード線を選択的に駆動するための信号が生成され
るようになっている。また、外部から取込まれたアドレ
スの一部が、カラムアドレスバッファ５３を介してカラ
ムアドレスカウンタ５４に入力される。このカラムアド
レスカウンタ５４は、入力アドレスを初期アドレスとし
てそれに続くカラムアドレスを歩進動作によって生成す
る。生成されたカラムアドレスは、カラムアドレスデコ
ーダ５４に伝達される。このカラムアドレスデコーダ５
４は、入力アドレスをデコードすることによって、セン
スアンプ及びカラム選択回路５６におけるカラム選択系
の動作信号を生成する。センスアンプ及びカラム選択回
路５６は、メモリセルアレイ５０のメモリセルに結合さ
れたデータ線の微弱な電位差（メモリセルデータ）を増
幅するためのセンスアンプや、コモンＩ／Ｏ線（Ｉ／Ｏ
バスとも称される）を、上記カラムアドレスデコーダ５
５からの制御信号に基づいて選択的にデータ線に結合す
るためのカラム選択系などが含まれる。

【００３０】センスアンプで増幅されたメモリセルデー
タは、入出力バッファ５７を介して外部出力される。ま
た、外部からの書込みデータは、入出力バッファ５７を
介してコモンＩ／Ｏ線に伝達され、上記のようにカラム
アドレスに基づいて選択されたデータ線を介して、対応
するメモリセルに書込まれる。

【００３１】コントローラ５８は、基本クロックＣＬ
Ｋ、クロックイネーブルＣＬＥ、チップセレクト信号Ｃ
Ｓ＊（＊はローアクティブ又は信号反転を意味する）、
ロウアドレスストローブ信号ＲＡＳ＊、カラムアドレス
ストローブ信号ＣＡＳ＊、ライトイネーブル信号ＷＥ＊
など、外部から入力される各種信号に基づいて、ＳＤＲ
ＡＭ３２における各部の動作制御信号を生成する。特
に、このＳＤＲＡＭ３２の動作モードは、チップセレク
ト信号ＣＳ＊、ロウアドレスストローブ信号ＲＡＳ＊、
ライトイネーブル信号ＷＥ＊の論理状態の組合せにによ
って決定される。ここで、クロックイネーブルＣＫＥが
アサートされた状態で、クロックＣＬＫの取込みが有効
とされ、クロックＣＬＫの取込みが有効とされる場合
に、各部がクロックＣＬＫに同期動作される。従って、
クロックイネーブルＣＫＥがネゲートされた状態では、
クロックＣＬＫが有効とされないから、同期動作が行わ
れない。つまり低消費電力モードとされる。この実施例
では、ＣＰＵ２４における低消費電力モードについての
割込み処理によって、上記クロックイネーブルＣＬＫが
ネゲートされることによって、ＳＤＲＡＭ３２が低消費
電力モードに移行されるようになっている。

【００３２】図６にはＳＲＡＭ３３の構成例が示され
る。

【００３３】図６に示されるＳＲＡＭ３３は、特に制限
されないが、公知の半導体集積回路製造技術により、単
結晶シリコンなどの一つの半導体基板に形成されてい
る。

【００３４】６１は、複数個のスタティック型メモリセ
ルをマトリクス配置したメモリセルアレイであり、この
メモリセルアレイ６１のデータ線は、それに１対１で結
合された複数個のスイッチを含むカラムスイッチ回路６
４を介してコモンデータ線に共通接続されている。

【００３５】外部より入力されるアドレス信号のうちの
上位数ビットは、それに対応して配置されたロウアドレ
スバッファ６３を介してロウアドレスデコーダ６２に伝
達され、下位数ビットは、それに対応して配置されたカ
ラムアドレスバッファ６６を介してカラムアドレスデコ
ーダ６５に伝達される。ロウアドレスデコーダ６２のデ
コード出力に基づいて、入力アドレス信号に対応するワ
ード線が選択レベルに駆動される。

【００３６】所定のワード線が駆動されると、このワー
ド線に結合されたメモリセルが選択される。また、カラ
ムアドレスデコーダ６５は、これに供給されるアドレス
信号に対応するカラム選択スイッチをオン動作させて、
上記選択された相補コモンデータ線に導通する。このと
き相補コモンデータ線の電位は、データ入出力回路６７
に含まれるセンスアンプで増幅され、さらに出力バッフ
ァを介して外部に出力可能とされる。データ入出力回路
６７に含まれる入力バッファに外部から書込みデータが
与えられると、その書込みデータに従って相補コモンデ
ータ線が駆動され、それにより、アドレス信号によって
選択された相補データ線を介して所定のメモリセルにそ
のデータに応ずる電荷情報が蓄積される。

【００３７】そして外部から与えられる制御信号として
のチップセレクト信号ＣＳ＊、ライトイネーブル信号Ｗ
Ｅ＊、アウトプットイネーブル信号ＯＥ＊が制御回路６
８に取込まれ、この制御回路６８により各部の動作制御
信号が生成されるようになっている。チップセレクト信
号ＣＳ＊がローレベルにアサートされることによって選
択的に動作可能状態とされる。また、そのように選択さ
れた状態で、ライトイネーブル信号ＷＥ＊がハイレベル
にされた場合にはメモリセルへのデータ書込み状態とさ
れ、ライトイネーブル信号ＷＥ＊がローレベルにされた
場合にはメモリセルデータの読出し状態とされる。アウ
トプットイネーブル信号ＯＥ＊がローレベルにアサート
されて、メモリセルデータの外部出力が可能とされる。

【００３８】ここで、消費電力低減のため、センスアン
プ等はチップセレクト信号ＣＳ＊がハイレベルにネゲー
トされた状態では動作されない。この実施例では、その
ようにチップセレクト信号ＣＳ＊がハイレベルにネゲー
トされた状態よりも、さらに消費電力の低減を図るた
め、ロウアドレスバッファ６３、カラムアドレスバッフ
ァ６６、及びデータ入出回路６７など主要回路への電源
電圧の供給が停止されるようになっている。つまり、ロ
ウアドレスバッファ６３、カラムアドレスバッファ６
６、及びデータ入出回路６７などへの電源電圧供給系に
適宜のスイッチ回路を設け、このスイッチ回路の動作
を、マイクロコンピュータ３１から与えられた制御デー
タに基づいて制御することによって、ＳＲＡＭ３２を低
消費電力モードに移行させることができる。

【００３９】尚、ＲＯＭ３３の場合も、上記ＳＲＡＭ３
３の場合と同様に、主要回路の電源を、ＣＰＵ２４の制
御下で遮断することにより、低消費電力モードに移行さ
せることができる。

【００４０】上記実施例によれば、以下の作用効果を得
ることができる。

【００４１】（１）メモリに対するアクセス状況を保持
可能なアクセス状態フラグレジスタ１３と、所定期間ア
クセスされないメモリに対する低消費電力モード指示の
ための信号をアクセス状態フラグレジスタ１３の保持内
容に基づいて形成する制御論理１２とを含むことによ
り、所定期間アクセスされないメモリに対する低消費電
力モード指示のための信号が得られることにより、周辺
デバイスの低消費電力モードへの移行の適正化を図るこ
とができる。

【００４２】（２）上記低消費電力モード指示のための
信号に基づくソフトウェアの実行により、対応する周辺
デバイスを低消費電力モードに移行させるＣＰＵ２４を
含むことにより、上記低消費電力モード指示のための信
号に基づいて、対応する周辺デバイスを低消費電力モー
ドに移行させることができるので、コンピュータシステ
ムの消費電力の低減を図ることができる。

【００４３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００４４】例えば、上記実施例では、低消費電力モー
ド指示信号ＰＤ１〜ＰＤ７のいずれかのアサートに起因
して、割込みコントローラ２３によってＣＰＵ２４への
割込みが発生され、それがＣＰＵ２４に受付けられた場
合に割込みハンドラに遷移されて、ソフトウェアによる
低消費電力モードへの移行制御が行われるようにした
が、他の方式により低消費電力モードへの移行制御を行
うことができる。例えば、図２において、Ｐ１〜Ｐ７で
示されるように、低消費電力モード指示信号ＰＤ１〜Ｐ
Ｄ７に対応する７個の外部出力端子を設け、この外部出
力端子Ｐ１〜Ｐ７を介して低消費電力モード指示信号Ｐ
Ｄ１〜ＰＤ７を外部出力するようにすれば、マイクロコ
ンピュータ３１の外部回路によって、該当デバイスを低
消費電力モードに移行させることができる。

【００４５】また、低消費電力モード指示信号ＰＤ１〜
ＰＤ７に基づいて、内蔵ＲＯＭ２６の特定アドレスへの
ジャンプ要求を出して、ＣＰＵ２４により、そのジャン
プ先のソフトウェアを実行させることにより、該当デバ
イスの低消費電力モードへの移行処理を行うようにして
も良い。

【００４６】さらに、低消費電力モード指示信号ＰＤ１
〜ＰＤ７がアサートされたことを、ＣＰＵ２４によって
リード可能な内蔵レジスタにセットし、ＣＰＵ２４によ
ってこのレジスタの記憶内容の定期的なリードによっ
て、低消費電力モード指示信号ＰＤ１〜ＰＤ７のアサー
トが確認された場合に、ソフトウェアによって該当デバ
イスの低消費電力モードへの移行処理を行うようにして
も良い。

【００４７】上記実施例では、半導体メモリについて所
定の条件下で低消費電力モードに移行させるようにした
が、半導体メモリに限定されず、各種デバイスについて
所定の条件下で低消費電力モードに移行させることがで
きる。

【００４８】上記実施例におけるカウンタ１４に代え
て、アクセス状態フラグレジスタ１３のビット構成に対
応する複数のカウンタを設け、この複数のカウンタによ
って、領域０〜７毎にアクセスが生じない期間を計測す
るようにしても良い。

【００４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータシステムに適用した場合について説明したが、本
発明はそれに限定されるものではなく、各種データ処理
装置に適用することができる。

【００５０】本発明は、少なくとも周辺デバイスを含む
ことを条件に適用することができる。

【００５１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５２】すなわち、所定期間アクセスされない周辺
デバイスに対する低消費電力モード指示のための信号を
保持手段の保持内容に基づいて形成することにより、周
辺デバイスの低消費電力モードへの移行の適正化を図る
ことができ、それにより、データ処理装置の消費電力の
低減化に好適なマイクロコンピュータを得ることができ
る。

【００５３】また、上記マイクロコンピュータを含むデ
ータ処理装置においては、上記マイクロコンピュータに
よって周辺デバイスの低消費電力モードへの移行制御が
行われることにより、消費電力の低減を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例であるコンピュータシステム
内のマイクロコンピュータに含まれるバスコントローラ
の構成例回路図である。

【図２】上記マイクロコンピュータの構成例ブロック図
である。

【図３】アドレス分割によって形成される領域とそれに
対応するメモリインタフェースとの関係説明図である。

【図４】上記コンピュータシステムの構成例ブロック図
である。

【図５】上記コンピュータシステムに含まれるＳＤＲＡ
Ｍの構成ブロック図である。

【図６】上記コンピュータシステムに含まれるＳＲＡＭ
の構成ブロック図である。

【符号の説明】

１２制御論理１３アクセス状態フラグレジスタ１４カウンタ１５バス制御回路２１バスコントローラ２２内部バス２３割込みコントローラ２４ＣＰＵ２５タイマ２６内蔵ＲＯＭ２７内蔵ＲＡＭ２８Ａ／Ｄ変換器３１マイクロコンピュータ３２ＳＤＲＡＭ３３ＳＲＡＭ３４ＲＯＭ３５周辺装置制御部３６表示制御部３８外部記憶装置３９キーボード４０ＣＲＴディスプレイ５０，６１メモリセルアレイ５１，６３ロウアドレスバッファ５２，６２ロウアドレスデコーダ５３，６６カラムアドレスバッファ５４カラムアドレスカウンタ５５カラムアドレスデコーダ５６センスアンプ及びカラム選択回路５７入出力バッファ５８コントローラ６４カラムスイッチ回路６５カラムアドレスデコーダ６７データ入出力回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本充剛東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者松井重純東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者金子進東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】周辺デバイスをアクセス可能なマイクロ
コンピュータにおいて、周辺デバイスに対するアクセス状況を保持可能な保持手
段と、所定期間アクセスされない周辺デバイスに対する低消費
電力モード指示のための信号を上記保持手段の保持内容
に基づいて形成する制御論理とを含むことを特徴とする
マイクロコンピュータ。
【請求項２】周辺デバイスをアクセス可能なマイクロ
コンピュータにおいて、周辺デバイスに対するアクセス状況を保持可能な保持手
段と、所定期間アクセスされない周辺デバイスに対する低消費
電力モード指示のための信号を上記保持手段の保持内容
に基づいて形成する制御論理と、上記低消費電力モード指示のための信号に基づくソフト
ウェア実行により、対応する周辺デバイスを低消費電力
モードに移行させる中央処理装置とを含むことを特徴と
するマイクロコンピュータ。
【請求項３】周辺デバイスをアクセス可能なマイクロ
コンピュータにおいて、周辺デバイスに対するアクセス状況を保持可能な保持手
段と、所定期間アクセスされない周辺デバイスに対する低消費
電力モード指示のための信号を上記保持手段の保持内容
に基づいて形成する制御論理と、上記検出手段の検出結果を外部出力可能な端子とを含む
ことを特徴とするマイクロコンピュータ。
【請求項４】バスアクセス回数の計数により、上記所
定期間を決定するカウンタを含む請求項１乃至３のいず
れか１項記載のマイクロコンピュータ。
【請求項５】請求項１乃至４のいずれか１項記載のマ
イクロコンピュータと、それによってアクセス可能な周
辺デバイスとしての半導体記憶装置とを含んで成るデー
タ処理装置。