JPH096670A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH096670A JPH096670A JP7150598A JP15059895A JPH096670A JP H096670 A JPH096670 A JP H096670A JP 7150598 A JP7150598 A JP 7150598A JP 15059895 A JP15059895 A JP 15059895A JP H096670 A JPH096670 A JP H096670A
- Authority
- JP
- Japan
- Prior art keywords
- memory address
- bios
- vga
- setting information
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】ＶＧＡＢＩＯＳが配置されるメモリアドレス空
間のメモリアドレスエリアを選択可能としてシステム構
築の柔軟性を向上させるコンピュータシステム。 【構成】ＶＧＡＢＩＯＳをＢＩＯＳＲＯＭ１４に格納
し、システムの初期化時に、ＶＧＡＢＩＯＳをメモリア
ドレス空間を構成する複数のメモリアドレスエリアの中
のいずれかのメモリアドレスエリアへ配置するコンピュ
ータシステムにおいて、ＶＧＡＢＩＯＳが配置されるべ
きメモリアドレスエリアを示すアドレス設定情報をＣＭ
ＯＳ１８１に環境設定情報として格納しておき、システ
ムの初期化時に、このＣＭＯＳ１８１のアドレス設定情
報にしたがってＶＧＡＢＩＯＳをメモリアドレス空間の
いずれかのメモリアドレスエリアに配置することによ
り、アドレス情報の設定内容に応じてＶＧＡＢＩＯＳを
配置するメモリアドレスエリアを選択できるようにした
ことを特徴とする。
間のメモリアドレスエリアを選択可能としてシステム構
築の柔軟性を向上させるコンピュータシステム。 【構成】ＶＧＡＢＩＯＳをＢＩＯＳＲＯＭ１４に格納
し、システムの初期化時に、ＶＧＡＢＩＯＳをメモリア
ドレス空間を構成する複数のメモリアドレスエリアの中
のいずれかのメモリアドレスエリアへ配置するコンピュ
ータシステムにおいて、ＶＧＡＢＩＯＳが配置されるべ
きメモリアドレスエリアを示すアドレス設定情報をＣＭ
ＯＳ１８１に環境設定情報として格納しておき、システ
ムの初期化時に、このＣＭＯＳ１８１のアドレス設定情
報にしたがってＶＧＡＢＩＯＳをメモリアドレス空間の
いずれかのメモリアドレスエリアに配置することによ
り、アドレス情報の設定内容に応じてＶＧＡＢＩＯＳを
配置するメモリアドレスエリアを選択できるようにした
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、たとえばパーソナルコ
ンピュータなどのコンピュータシステムに係り、特にＶ
ＧＡ−ＢＩＯＳが配置されるメモリアドレス空間のメモ
リアドレスエリアを選択可能としてシステム構築の柔軟
性を向上させるコンピュータシステムに関する。
ンピュータなどのコンピュータシステムに係り、特にＶ
ＧＡ−ＢＩＯＳが配置されるメモリアドレス空間のメモ
リアドレスエリアを選択可能としてシステム構築の柔軟
性を向上させるコンピュータシステムに関する。
【０００２】
【従来の技術】最近のパーソナルコンピュータにおいて
は、ビデオカード、ＳＣＳＩ（ＳmallＣomputer Ｓyste
m Ｉnterface）カード、および通信カードといった様々
なオプションカードが使用されている。これらのオプシ
ョンカードは、ＥＭＭ（Ｅxpanded Ｍemory Ｍanager）
メモリのページフレームなどとともに、互いに異なるメ
モリアドレス空間に配置される。また、これらは、図２
に示したＣＰＵメモリアドレス空間のＣＰＵメモリアド
レス空間０Ｃ００００Ｈ〜０ＥＦＦＦＦＨに定義された
オプションＲＯＭアドレス内に配置されて使用される場
合が多い。
は、ビデオカード、ＳＣＳＩ（ＳmallＣomputer Ｓyste
m Ｉnterface）カード、および通信カードといった様々
なオプションカードが使用されている。これらのオプシ
ョンカードは、ＥＭＭ（Ｅxpanded Ｍemory Ｍanager）
メモリのページフレームなどとともに、互いに異なるメ
モリアドレス空間に配置される。また、これらは、図２
に示したＣＰＵメモリアドレス空間のＣＰＵメモリアド
レス空間０Ｃ００００Ｈ〜０ＥＦＦＦＦＨに定義された
オプションＲＯＭアドレス内に配置されて使用される場
合が多い。
【０００３】また、最近のパーソナルコンピュータにお
いては、システム性能を高めるために、いわゆる“高速
ＲＯＭ”機能を実現するためのメモリアーキテクチャが
採用されている。“高速ＲＯＭ”機能は、低速なＲＯＭ
デバイスの内容を高速アクセス可能なＲＡＭデバイスか
ら読み出させるようにする機能であり、ＲＯＭデバイス
の内容をＲＡＭデバイスにコピーし、そのＲＡＭデバイ
スをＲＯＭデバイスと同一のメモリアドレス空間に再配
置することによって実現される。
いては、システム性能を高めるために、いわゆる“高速
ＲＯＭ”機能を実現するためのメモリアーキテクチャが
採用されている。“高速ＲＯＭ”機能は、低速なＲＯＭ
デバイスの内容を高速アクセス可能なＲＡＭデバイスか
ら読み出させるようにする機能であり、ＲＯＭデバイス
の内容をＲＡＭデバイスにコピーし、そのＲＡＭデバイ
スをＲＯＭデバイスと同一のメモリアドレス空間に再配
置することによって実現される。
【０００４】この“高速ＲＯＭ”機能を採用すると、Ｒ
ＯＭデバイスの代わりにＲＡＭデバイスがアクセスされ
る。したがって、ＢＩＯＳ（Ｂasic Ｉ／Ｏ Ｓystem
）の命令コードなどをＲＡＭデバイスから高速にフェ
ッチすることが可能となり、ＢＩＯＳルーチンを頻繁に
使用するアプリケーションプログラムなどの実行速度を
早めることができる。
ＯＭデバイスの代わりにＲＡＭデバイスがアクセスされ
る。したがって、ＢＩＯＳ（Ｂasic Ｉ／Ｏ Ｓystem
）の命令コードなどをＲＡＭデバイスから高速にフェ
ッチすることが可能となり、ＢＩＯＳルーチンを頻繁に
使用するアプリケーションプログラムなどの実行速度を
早めることができる。
【０００５】パーソナルコンピュータにおいては、この
“高速ＲＯＭ”機能を表示用ＢＩＯＳ（ＶＧＡ（Ｖideo
Ｇraphics Ａrray）−ＢＩＯＳ）に適用し、このＶＧ
Ａ−ＢＩＯＳを従来、図２（ｂ）に示したようにＣＰＵ
メモリアドレス空間のＣＰＵメモリアドレス空間０Ｃ０
０００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）に配置していた
が、近年の表示機能の拡張にともなうＶＧＡ−ＢＩＯＳ
の大容量化によって、ＶＧＡ−ＢＩＯＳをこのＣＰＵメ
モリアドレス空間０Ｃ００００Ｈ〜０Ｃ７ＦＦＦＨ（３
２ＫＢ）内に収めることができなくなり、たとえば図２
（ａ）に示したようにＣＰＵメモリアドレス空間のＣＰ
Ｕメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ
（ＭＡＸ６４ＫＢ）に配置するといったことが行なわれ
ている。
“高速ＲＯＭ”機能を表示用ＢＩＯＳ（ＶＧＡ（Ｖideo
Ｇraphics Ａrray）−ＢＩＯＳ）に適用し、このＶＧ
Ａ−ＢＩＯＳを従来、図２（ｂ）に示したようにＣＰＵ
メモリアドレス空間のＣＰＵメモリアドレス空間０Ｃ０
０００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）に配置していた
が、近年の表示機能の拡張にともなうＶＧＡ−ＢＩＯＳ
の大容量化によって、ＶＧＡ−ＢＩＯＳをこのＣＰＵメ
モリアドレス空間０Ｃ００００Ｈ〜０Ｃ７ＦＦＦＨ（３
２ＫＢ）内に収めることができなくなり、たとえば図２
（ａ）に示したようにＣＰＵメモリアドレス空間のＣＰ
Ｕメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ
（ＭＡＸ６４ＫＢ）に配置するといったことが行なわれ
ている。
【０００６】しかしながら、従来のパーソナルコンピュ
ータにおいては、図２に示したようにＶＧＡ−ＢＩＯＳ
をＣＰＵメモリアドレス空間のＣＰＵメモリアドレス空
間０Ｃ００００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）または
ＣＰＵメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦ
ＦＨ（ＭＡＸ６４ＫＢ）などに固定で配置しているため
に、上述したように様々なオプションカードが使用され
る最近のパーソナルコンピュータでは、メモリアドレス
エリアの衝突が発生するなど、柔軟なシステム構築が行
なえないといった問題があった。
ータにおいては、図２に示したようにＶＧＡ−ＢＩＯＳ
をＣＰＵメモリアドレス空間のＣＰＵメモリアドレス空
間０Ｃ００００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）または
ＣＰＵメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦ
ＦＨ（ＭＡＸ６４ＫＢ）などに固定で配置しているため
に、上述したように様々なオプションカードが使用され
る最近のパーソナルコンピュータでは、メモリアドレス
エリアの衝突が発生するなど、柔軟なシステム構築が行
なえないといった問題があった。
【０００７】
【発明が解決しようとする課題】上述したように、従来
のパーソナルコンピュータにおいては、ＶＧＡ−ＢＩＯ
Ｓをメモリアドレス空間の所定のメモリアドレスエリア
に固定で配置していたために、多様化するシステム構築
に柔軟に対応できないといった問題があった。
のパーソナルコンピュータにおいては、ＶＧＡ−ＢＩＯ
Ｓをメモリアドレス空間の所定のメモリアドレスエリア
に固定で配置していたために、多様化するシステム構築
に柔軟に対応できないといった問題があった。
【０００８】本発明は上記実情に鑑みてなされたもので
あり、ＶＧＡ−ＢＩＯＳが配置されるメモリアドレス空
間のメモリアドレスエリアを選択可能としてシステム構
築の柔軟性を向上させるコンピュータシステムを提供す
ることを目的とする。
あり、ＶＧＡ−ＢＩＯＳが配置されるメモリアドレス空
間のメモリアドレスエリアを選択可能としてシステム構
築の柔軟性を向上させるコンピュータシステムを提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明のコンピュータシ
ステムは、ＶＧＡＢＩＯＳをＢＩＯＳＲＯＭに格納し、
システムの初期化時に、前記ＶＧＡＢＩＯＳをメモリア
ドレス空間を構成する複数のメモリアドレスエリアの中
のいずれかのメモリアドレスエリアへ配置するコンピュ
ータシステムにおいて、前記ＶＧＡＢＩＯＳが配置され
るべき前記メモリアドレスエリアを示すアドレス設定情
報が格納される記憶装置と、前記システムの初期化時
に、前記記憶装置のアドレス設定情報にしたがって前記
ＶＧＡＢＩＯＳを前記メモリアドレス空間のいずれかの
メモリアドレスエリアに配置する配置手段とを具備し、
前記アドレス設定情報の設定内容に応じて、前記ＶＧＡ
ＢＩＯＳを配置する前記メモリアドレスエリアを選択で
きるようにしたことを特徴とする。
ステムは、ＶＧＡＢＩＯＳをＢＩＯＳＲＯＭに格納し、
システムの初期化時に、前記ＶＧＡＢＩＯＳをメモリア
ドレス空間を構成する複数のメモリアドレスエリアの中
のいずれかのメモリアドレスエリアへ配置するコンピュ
ータシステムにおいて、前記ＶＧＡＢＩＯＳが配置され
るべき前記メモリアドレスエリアを示すアドレス設定情
報が格納される記憶装置と、前記システムの初期化時
に、前記記憶装置のアドレス設定情報にしたがって前記
ＶＧＡＢＩＯＳを前記メモリアドレス空間のいずれかの
メモリアドレスエリアに配置する配置手段とを具備し、
前記アドレス設定情報の設定内容に応じて、前記ＶＧＡ
ＢＩＯＳを配置する前記メモリアドレスエリアを選択で
きるようにしたことを特徴とする。
【００１０】また、本発明のコンピュータシステムは、
前記配置手段が、前記記憶装置のアドレス設定情報にし
たがって前記メモリアドレスエリアに配置する前記ＶＧ
ＡＢＩＯＳの容量を可変とする手段を含むことを特徴と
する。
前記配置手段が、前記記憶装置のアドレス設定情報にし
たがって前記メモリアドレスエリアに配置する前記ＶＧ
ＡＢＩＯＳの容量を可変とする手段を含むことを特徴と
する。
【００１１】また、本発明のコンピュータシステムは、
前記ＶＧＡＢＩＯＳの容量を可変とする手段が、前記Ｖ
ＧＡＢＩＯＳが格納された前記ＢＩＯＳＲＯＭの所定番
地から前記記憶装置のアドレス設定情報に応じたレング
ス分のデータを前記メモリアドレスエリアに配置するこ
とを特徴とする。
前記ＶＧＡＢＩＯＳの容量を可変とする手段が、前記Ｖ
ＧＡＢＩＯＳが格納された前記ＢＩＯＳＲＯＭの所定番
地から前記記憶装置のアドレス設定情報に応じたレング
ス分のデータを前記メモリアドレスエリアに配置するこ
とを特徴とする。
【００１２】
【作用】本発明のコンピュータシステムにおいては、Ｃ
ＰＵのメモリアドレス空間が複数のメモリアドレスエリ
アに分割して管理される。また、システムの起動後に、
たとえばユーティリティやＳｅｔｕｐなどを使用するこ
とによって、ユーザはＶＧＡ−ＢＩＯＳが配置されるべ
きメモリアドレスエリアの設定を行なう。このＶＧＡ−
ＢＩＯＳが配置されるべきメモリアドレスエリアを示す
アドレス設定情報は、たとえばＣＭＯＳメモリなどの記
憶装置に格納される。
ＰＵのメモリアドレス空間が複数のメモリアドレスエリ
アに分割して管理される。また、システムの起動後に、
たとえばユーティリティやＳｅｔｕｐなどを使用するこ
とによって、ユーザはＶＧＡ−ＢＩＯＳが配置されるべ
きメモリアドレスエリアの設定を行なう。このＶＧＡ−
ＢＩＯＳが配置されるべきメモリアドレスエリアを示す
アドレス設定情報は、たとえばＣＭＯＳメモリなどの記
憶装置に格納される。
【００１３】本発明のコンピュータシステムは、初期化
を行なうときに、この記憶装置のアドレス設定情報を参
照し、そのアドレス設定情報で指定されたメモリアドレ
スエリアにＶＧＡ−ＢＩＯＳを配置する。
を行なうときに、この記憶装置のアドレス設定情報を参
照し、そのアドレス設定情報で指定されたメモリアドレ
スエリアにＶＧＡ−ＢＩＯＳを配置する。
【００１４】ＶＧＡ−ＢＩＯＳは、近年の表示機能の拡
張にともなって、ＳＶＧＡやＸＧＡなどといった上位表
示規格をサポートするため、その容量が大きくなってき
ている。
張にともなって、ＳＶＧＡやＸＧＡなどといった上位表
示規格をサポートするため、その容量が大きくなってき
ている。
【００１５】しかしながら、ユーザそれぞれに、要求さ
れる表示機能のレベルは異なり、一律に同レベルのＶＧ
Ａ−ＢＩＯＳを所定の容量を使用してメモリアドレスエ
リアに配置してしまうことは、近年のシステム構築の多
様化に対応しているとはいえない。
れる表示機能のレベルは異なり、一律に同レベルのＶＧ
Ａ−ＢＩＯＳを所定の容量を使用してメモリアドレスエ
リアに配置してしまうことは、近年のシステム構築の多
様化に対応しているとはいえない。
【００１６】そこで、本発明のコンピュータシステムで
は、ＶＧＡ−ＢＩＯＳをメモリアドレスエリアに配置す
る際に、記憶装置のアドレス設定情報にしたがって配置
するＶＧＡＢＩＯＳの容量を制御する。すなわち、ユー
ザのアドレス設定にしたがって配置するＶＧＡＢＩＯＳ
の内容を決定し、そのＶＧＡ−ＢＩＯＳの内容に対応し
たデータを指定されたメモリアドレスエリアに配置す
る。
は、ＶＧＡ−ＢＩＯＳをメモリアドレスエリアに配置す
る際に、記憶装置のアドレス設定情報にしたがって配置
するＶＧＡＢＩＯＳの容量を制御する。すなわち、ユー
ザのアドレス設定にしたがって配置するＶＧＡＢＩＯＳ
の内容を決定し、そのＶＧＡ−ＢＩＯＳの内容に対応し
たデータを指定されたメモリアドレスエリアに配置す
る。
【００１７】これにより、ＶＧＡ−ＢＩＯＳの配置され
るメモリアドレスエリアを選択できるようになり、ま
た、そのメモリアドレスエリアに応じて配置するＶＧＡ
−ＢＩＯＳの容量を可変とすることができるようになる
ため、近年の多様化したシステム構築に柔軟に対応でき
ることとなる。
るメモリアドレスエリアを選択できるようになり、ま
た、そのメモリアドレスエリアに応じて配置するＶＧＡ
−ＢＩＯＳの容量を可変とすることができるようになる
ため、近年の多様化したシステム構築に柔軟に対応でき
ることとなる。
【００１８】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、同実施例に係るパーソナルコンピュー
タのシステム構成を示す図である。
明する。図１は、同実施例に係るパーソナルコンピュー
タのシステム構成を示す図である。
【００１９】図１に示したように、同実施例のパーソナ
ルコンピュータは、ＣＰＵ１１、システムコントローラ
１２、システムメモリ１３、ＢＩＯＳ−ＲＯＭ１４、キ
ーボードコントローラ（ＫＢＣ）１５、システムタイマ
（ＰＩＴ）１６、電源コントローラ（ＰＳＣ）１７、リ
アルタイムクロック（ＲＴＣ）１８、表示コントローラ
１９およびビデオメモリ（ＶＲＡＭ）２２を備えてい
る。
ルコンピュータは、ＣＰＵ１１、システムコントローラ
１２、システムメモリ１３、ＢＩＯＳ−ＲＯＭ１４、キ
ーボードコントローラ（ＫＢＣ）１５、システムタイマ
（ＰＩＴ）１６、電源コントローラ（ＰＳＣ）１７、リ
アルタイムクロック（ＲＴＣ）１８、表示コントローラ
１９およびビデオメモリ（ＶＲＡＭ）２２を備えてい
る。
【００２０】ＣＰＵ１１およびシステムメモリ１３は、
３２ビット幅のデータバスを含むＣＰＵローカルバス１
１Ａに接続されている。ＣＰＵローカルバス１１Ａは、
システムコントローラ１２内のバス変換回路を介して、
１６ビット幅のデータバスを含むＩＳＡ仕様のシステム
バス１１Ｂに接続されている。システムバス１１Ｂに
は、ＢＩＯＳ−ＲＯＭ１４、キーボードコントローラ
（ＫＢＣ）１５、システムタイマ（ＰＩＴ）１６、電源
コントローラ（ＰＳＣ）１７、リアルタイムクロック
（ＲＴＣ）１８、表示コントローラ１９が接続されてい
る。
３２ビット幅のデータバスを含むＣＰＵローカルバス１
１Ａに接続されている。ＣＰＵローカルバス１１Ａは、
システムコントローラ１２内のバス変換回路を介して、
１６ビット幅のデータバスを含むＩＳＡ仕様のシステム
バス１１Ｂに接続されている。システムバス１１Ｂに
は、ＢＩＯＳ−ＲＯＭ１４、キーボードコントローラ
（ＫＢＣ）１５、システムタイマ（ＰＩＴ）１６、電源
コントローラ（ＰＳＣ）１７、リアルタイムクロック
（ＲＴＣ）１８、表示コントローラ１９が接続されてい
る。
【００２１】システムコントローラ１２は、このシステ
ム内のメモリやＩ／Ｏを制御するためのゲートアレイで
ある。システムメモリ１３は、オペレーティングシステ
ム、処理対象のアプリケーションプログラム（ユーティ
リティープログラムを含む）、およびアプリケーション
プログラムによって作成されたユーザデータなどを格納
する。
ム内のメモリやＩ／Ｏを制御するためのゲートアレイで
ある。システムメモリ１３は、オペレーティングシステ
ム、処理対象のアプリケーションプログラム（ユーティ
リティープログラムを含む）、およびアプリケーション
プログラムによって作成されたユーザデータなどを格納
する。
【００２２】ＢＩＯＳ−ＲＯＭ１４は、システム−ＢＩ
ＯＳおよびＶＧＡ−ＢＩＯＳを記憶するためのものであ
り、プログラム書き替えが可能なようにフラッシュメモ
リによって構成されている。
ＯＳおよびＶＧＡ−ＢＩＯＳを記憶するためのものであ
り、プログラム書き替えが可能なようにフラッシュメモ
リによって構成されている。
【００２３】リアルタイムクロック（ＲＴＣ）１８は、
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるＣＭＯＳ構成のスタティッ
クＲＡＭ（ＣＭＯＳメモリと称する）を有している。こ
のＣＭＯＳメモリ１８１は、システム動作環境を示す環
境設定情報の保存などに利用される。そして、同実施例
のコンピュータシステムでは、このＣＭＯＳメモリ１８
１の環境設定情報として、図示のようにＶＧＡ−ＢＩＯ
Ｓが配置されるべきメモリアドレスエリアを示すアドレ
ス設定情報を含んでいる。
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるＣＭＯＳ構成のスタティッ
クＲＡＭ（ＣＭＯＳメモリと称する）を有している。こ
のＣＭＯＳメモリ１８１は、システム動作環境を示す環
境設定情報の保存などに利用される。そして、同実施例
のコンピュータシステムでは、このＣＭＯＳメモリ１８
１の環境設定情報として、図示のようにＶＧＡ−ＢＩＯ
Ｓが配置されるべきメモリアドレスエリアを示すアドレ
ス設定情報を含んでいる。
【００２４】表示コントローラ１９は、ＬＣＤ２０やＣ
ＲＴ２１を表示制御するためのものであり、ＣＰＵロー
カルバス１１Ａを介してＣＰＵ１１から表示データを受
け取り、それをビデオメモリ（ＶＲＡＭ）２２に書き込
む。なお、この表示制御は上述したＢＩＯＳ−ＲＯＭ１
４のＶＧＡ−ＢＩＯＳにより行なわれる。
ＲＴ２１を表示制御するためのものであり、ＣＰＵロー
カルバス１１Ａを介してＣＰＵ１１から表示データを受
け取り、それをビデオメモリ（ＶＲＡＭ）２２に書き込
む。なお、この表示制御は上述したＢＩＯＳ−ＲＯＭ１
４のＶＧＡ−ＢＩＯＳにより行なわれる。
【００２５】同実施例のコンピュータシステムのＣＰＵ
メモリアドレス空間は、図２に示すようにマップされて
おり、システム立ち上げの際、ＢＩＯＳ−ＲＯＭ１４の
ＶＧＡ−ＢＩＯＳの内容が、ＣＭＯＳ１８１に格納され
たアドレス設定情報に示されたメモリアドレスエリアに
配置される。ここでは、ＶＧＡ−ＢＩＯＳをＣＰＵメモ
リアドレス空間のＣＰＵメモリアドレス空間０Ｃ０００
０Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモリ
アドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡＸ
６４ＫＢ）のいずれかに配置するものとする。
メモリアドレス空間は、図２に示すようにマップされて
おり、システム立ち上げの際、ＢＩＯＳ−ＲＯＭ１４の
ＶＧＡ−ＢＩＯＳの内容が、ＣＭＯＳ１８１に格納され
たアドレス設定情報に示されたメモリアドレスエリアに
配置される。ここでは、ＶＧＡ−ＢＩＯＳをＣＰＵメモ
リアドレス空間のＣＰＵメモリアドレス空間０Ｃ０００
０Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモリ
アドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡＸ
６４ＫＢ）のいずれかに配置するものとする。
【００２６】同実施例のコンピュータシステムでは、Ｂ
ＩＯＳ−ＲＯＭ１４のＶＧＡ−ＢＩＯＳが、図３に示す
ように構成されている。すなわち、ＶＧＡ−ＢＩＯＳ３
２は、ＶＧＡ（３２ＫＢ）とともに、ＳＶＧＡやＸＧＡ
などといった上位表示規格をサポートしており、たとえ
ばＶＧＡのみの機能を要求された場合には、先頭から３
２ＫＢ分のデータをメモリアドレスエリアに配置すれ
ば、その機能を提供できるように構成されている。ま
た、この表示機能レベルは、ＶＧＡ−ＢＩＯＳの配置さ
れるメモリアドレスエリアの設定に連動して決定され
る。
ＩＯＳ−ＲＯＭ１４のＶＧＡ−ＢＩＯＳが、図３に示す
ように構成されている。すなわち、ＶＧＡ−ＢＩＯＳ３
２は、ＶＧＡ（３２ＫＢ）とともに、ＳＶＧＡやＸＧＡ
などといった上位表示規格をサポートしており、たとえ
ばＶＧＡのみの機能を要求された場合には、先頭から３
２ＫＢ分のデータをメモリアドレスエリアに配置すれ
ば、その機能を提供できるように構成されている。ま
た、この表示機能レベルは、ＶＧＡ−ＢＩＯＳの配置さ
れるメモリアドレスエリアの設定に連動して決定され
る。
【００２７】このＶＧＡ−ＢＩＯＳの配置されるべきメ
モリアドレスエリアの設定は、図４に示したようなＳｅ
ｔｕｐの表示画面４０によって行なわれる。すなわち、
ユーザはＳｅｔｕｐ設定項目４１の“ＶＧＡ Ｓegment
Ａddress”の操作によりＶＧＡ−ＢＩＯＳをＣＰＵメ
モリアドレス空間のＣＰＵメモリアドレス空間０Ｃ００
００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモ
リアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡ
Ｘ６４ＫＢ）のいずれに配置するかを設定する。なお、
このときに、ＣＰＵメモリアドレス空間０Ｃ００００Ｈ
〜０Ｃ７ＦＦＦＨ（３２ＫＢ）を選択したときは、同時
にＶＧＡのみの機能を選択したものとして関連づけ、一
方、ＣＰＵメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦ
ＦＦＦＨ（ＭＡＸ６４ＫＢ）を選択したときは、同時に
ＳＶＧＡやＸＧＡなどといった拡張機能を選択したもの
として関連づける。
モリアドレスエリアの設定は、図４に示したようなＳｅ
ｔｕｐの表示画面４０によって行なわれる。すなわち、
ユーザはＳｅｔｕｐ設定項目４１の“ＶＧＡ Ｓegment
Ａddress”の操作によりＶＧＡ−ＢＩＯＳをＣＰＵメ
モリアドレス空間のＣＰＵメモリアドレス空間０Ｃ００
００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモ
リアドレス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡ
Ｘ６４ＫＢ）のいずれに配置するかを設定する。なお、
このときに、ＣＰＵメモリアドレス空間０Ｃ００００Ｈ
〜０Ｃ７ＦＦＦＨ（３２ＫＢ）を選択したときは、同時
にＶＧＡのみの機能を選択したものとして関連づけ、一
方、ＣＰＵメモリアドレス空間０Ｅ００００Ｈ〜０ＥＦ
ＦＦＦＨ（ＭＡＸ６４ＫＢ）を選択したときは、同時に
ＳＶＧＡやＸＧＡなどといった拡張機能を選択したもの
として関連づける。
【００２８】ここで、図５および図６を参照して同実施
例の動作を説明する。図５はＳｅｔｕｐによりＶＧＡ−
ＢＩＯＳのアドレスを設定する際の動作を説明するため
のフローチャートである。
例の動作を説明する。図５はＳｅｔｕｐによりＶＧＡ−
ＢＩＯＳのアドレスを設定する際の動作を説明するため
のフローチャートである。
【００２９】ユーザは、ＶＧＡ−ＢＩＯＳを配置するメ
モリアドレスエリアを設定する場合に、図４に示したよ
うなＳｅｔｕｐの表示画面４０を展開し、この画面のＳ
ｅｔｕｐ設定項目４１の“ＶＧＡ Ｓegment Ａddres
s”を操作して、ＶＧＡ−ＢＩＯＳをＣＰＵメモリアド
レス空間のＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜
０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモリアドレ
ス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡＸ６４Ｋ
Ｂ）のいずれに配置するかを設定する（図５のステップ
Ａ１）。この設定が行なわれると、コンピュータシステ
ムは、その設定に応じたアドレス設定情報をＣＭＯＳ１
８１に環境設定情報として格納する。
モリアドレスエリアを設定する場合に、図４に示したよ
うなＳｅｔｕｐの表示画面４０を展開し、この画面のＳ
ｅｔｕｐ設定項目４１の“ＶＧＡ Ｓegment Ａddres
s”を操作して、ＶＧＡ−ＢＩＯＳをＣＰＵメモリアド
レス空間のＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜
０Ｃ７ＦＦＦＨ（３２ＫＢ）またはＣＰＵメモリアドレ
ス空間０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（ＭＡＸ６４Ｋ
Ｂ）のいずれに配置するかを設定する（図５のステップ
Ａ１）。この設定が行なわれると、コンピュータシステ
ムは、その設定に応じたアドレス設定情報をＣＭＯＳ１
８１に環境設定情報として格納する。
【００３０】図６はＶＧＡ−ＢＩＯＳをメモリアドレス
空間に配置する際の動作を説明するためのフローチャー
トである。コンピュータシステムは、電源が投入された
ときなど、システムの初期化を実施する際に、ＣＭＯＳ
１８１に格納されたアドレス設定情報にしたがって、Ｖ
ＧＡ−ＢＩＯＳの内容をメモリアドレスエリアへ配置す
る（図６のステップＢ１）。このとき、このアドレス設
定情報がＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜０
Ｃ７ＦＦＦＨ（３２ＫＢ）を示しているときには、ＢＩ
ＯＳ−ＲＯＭのＶＧＡ−ＢＩＯＳの格納された番地から
３２ＫＢ分のデータをＣＰＵメモリアドレス空間０Ｃ０
０００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）に配置する。一
方、このアドレス設定情報がＣＰＵメモリアドレス空間
０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（６４ＫＢ）を示して
いるときには、ＢＩＯＳ−ＲＯＭのＶＧＡ−ＢＩＯＳす
べてをＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜０Ｃ
８０００Ｈ（３２ＫＢ）に配置する。
空間に配置する際の動作を説明するためのフローチャー
トである。コンピュータシステムは、電源が投入された
ときなど、システムの初期化を実施する際に、ＣＭＯＳ
１８１に格納されたアドレス設定情報にしたがって、Ｖ
ＧＡ−ＢＩＯＳの内容をメモリアドレスエリアへ配置す
る（図６のステップＢ１）。このとき、このアドレス設
定情報がＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜０
Ｃ７ＦＦＦＨ（３２ＫＢ）を示しているときには、ＢＩ
ＯＳ−ＲＯＭのＶＧＡ−ＢＩＯＳの格納された番地から
３２ＫＢ分のデータをＣＰＵメモリアドレス空間０Ｃ０
０００Ｈ〜０Ｃ７ＦＦＦＨ（３２ＫＢ）に配置する。一
方、このアドレス設定情報がＣＰＵメモリアドレス空間
０Ｅ００００Ｈ〜０ＥＦＦＦＦＨ（６４ＫＢ）を示して
いるときには、ＢＩＯＳ−ＲＯＭのＶＧＡ−ＢＩＯＳす
べてをＣＰＵメモリアドレス空間０Ｃ００００Ｈ〜０Ｃ
８０００Ｈ（３２ＫＢ）に配置する。
【００３１】次に、コンピュータシステムは、この配置
したＶＧＡ−ＢＩＯＳ内の各セグメント情報フラグを配
置先のアドレス値に書き替えるとともに、ＢＩＯＳ長と
チェックサムを設定し直す（図６のステップＢ２）。
したＶＧＡ−ＢＩＯＳ内の各セグメント情報フラグを配
置先のアドレス値に書き替えるとともに、ＢＩＯＳ長と
チェックサムを設定し直す（図６のステップＢ２）。
【００３２】コンピュータシステムは、オプションＲＯ
Ｍアドレス内に配置された各種オプションカードが正し
く配置されているかどうかを、そのデータ長と、各セグ
メント情報フラグから算出するチェックサムの値とから
精査する。したがって、従来のコンピュータシステムで
は、ＶＧＡ−ＢＩＯＳがこれらの値を固定で保持してい
ることがほとんどである。同実施例のコンピュータシス
テムでは、ＣＭＯＳ１８１に格納されたアドレス設定情
報にしたがってこれらの値を書き替えるために、配置す
るメモリアドレスエリアを可変とし、かつ内容に応じて
配置する容量を可変とすることができる。これにより、
システム構築の柔軟性を向上させることができることと
なる。
Ｍアドレス内に配置された各種オプションカードが正し
く配置されているかどうかを、そのデータ長と、各セグ
メント情報フラグから算出するチェックサムの値とから
精査する。したがって、従来のコンピュータシステムで
は、ＶＧＡ−ＢＩＯＳがこれらの値を固定で保持してい
ることがほとんどである。同実施例のコンピュータシス
テムでは、ＣＭＯＳ１８１に格納されたアドレス設定情
報にしたがってこれらの値を書き替えるために、配置す
るメモリアドレスエリアを可変とし、かつ内容に応じて
配置する容量を可変とすることができる。これにより、
システム構築の柔軟性を向上させることができることと
なる。
【００３３】
【発明の効果】以上詳述したように本発明のコンピュー
タシステムによれば、ＶＧＡ−ＢＩＯＳが配置されるメ
モリアドレス空間のメモリアドレスエリアを選択可能と
し、またそのメモリアドレスエリアに応じて配置する内
容および容量を可変とすることができ、多様化したシス
テム構築に柔軟に対応できることとなる。
タシステムによれば、ＶＧＡ−ＢＩＯＳが配置されるメ
モリアドレス空間のメモリアドレスエリアを選択可能と
し、またそのメモリアドレスエリアに応じて配置する内
容および容量を可変とすることができ、多様化したシス
テム構築に柔軟に対応できることとなる。
【図１】本発明の実施例に係るパーソナルコンピュータ
のシステム構成を示す図。
のシステム構成を示す図。
【図２】同実施例に係るＣＰＵメモリアドレス空間のマ
ップを示す図。
ップを示す図。
【図３】同実施例に係るＢＩＯＳ−ＲＯＭのＶＧＡ−Ｂ
ＩＯＳの構造を示す概念図。
ＩＯＳの構造を示す概念図。
【図４】同実施例に係るＳｅｔｕｐ画面の表示例を示す
図。
図。
【図５】同実施例に係るＳｅｔｕｐによりＶＧＡ−ＢＩ
ＯＳのアドレスを設定する際の動作を説明するためのフ
ローチャート。
ＯＳのアドレスを設定する際の動作を説明するためのフ
ローチャート。
【図６】同実施例に係るＶＧＡ−ＢＩＯＳをメモリアド
レス空間に配置する際の動作を説明するためのフローチ
ャート。
レス空間に配置する際の動作を説明するためのフローチ
ャート。
１１…ＣＰＵ、１１Ａ…ＣＰＵローカルバス、１１Ｂ…
システムバス、１２…システムコントローラ、１３…シ
ステムメモリ、１４…ＢＩＯＳ−ＲＯＭ、１５…キーボ
ードコントローラ（ＫＢＣ）、１６…システムタイマ
（ＰＩＴ）、１７…電源コントローラ（ＰＳＣ）、１８
…リアルタイムクロック（ＲＴＣ）、１９…表示コント
ローラ、２０…ＬＣＤ、２１…ＣＲＴ、３１…システム
−ＢＩＯＳ、３２…ＶＧＡ−ＢＩＯＳ、４０…Ｓｅｔｕ
ｐ画面、４１…Ｓｅｔｕｐ設定項目。
システムバス、１２…システムコントローラ、１３…シ
ステムメモリ、１４…ＢＩＯＳ−ＲＯＭ、１５…キーボ
ードコントローラ（ＫＢＣ）、１６…システムタイマ
（ＰＩＴ）、１７…電源コントローラ（ＰＳＣ）、１８
…リアルタイムクロック（ＲＴＣ）、１９…表示コント
ローラ、２０…ＬＣＤ、２１…ＣＲＴ、３１…システム
−ＢＩＯＳ、３２…ＶＧＡ−ＢＩＯＳ、４０…Ｓｅｔｕ
ｐ画面、４１…Ｓｅｔｕｐ設定項目。
Claims (3)
- 【請求項１】 ＶＧＡＢＩＯＳをＢＩＯＳＲＯＭに格納
し、システムの初期化時に、前記ＶＧＡＢＩＯＳをメモ
リアドレス空間を構成する複数のメモリアドレスエリア
の中のいずれかのメモリアドレスエリアへ配置するコン
ピュータシステムにおいて、 前記ＶＧＡＢＩＯＳが配置されるべき前記メモリアドレ
スエリアを示すアドレス設定情報が格納される記憶装置
と、 前記システムの初期化時に、前記記憶装置のアドレス設
定情報にしたがって前記ＶＧＡＢＩＯＳを前記メモリア
ドレス空間のいずれかのメモリアドレスエリアに配置す
る配置手段とを具備し、 前記アドレス設定情報の設定内容に応じて、前記ＶＧＡ
ＢＩＯＳを配置する前記メモリアドレスエリアを選択で
きるようにしたことを特徴とするコンピュータシステ
ム。 - 【請求項２】 前記配置手段は、前記記憶装置のアドレ
ス設定情報にしたがって前記メモリアドレスエリアに配
置する前記ＶＧＡＢＩＯＳの容量を可変とする手段を含
むことを特徴とする請求項１記載のコンピュータシステ
ム。 - 【請求項３】 前記ＶＧＡＢＩＯＳの容量を可変とする
手段は、前記ＶＧＡＢＩＯＳが格納された前記ＢＩＯＳ
ＲＯＭの所定番地から前記記憶装置のアドレス設定情報
に応じたレングス分のデータを前記メモリアドレスエリ
アに配置することを特徴とする請求項２記載のコンピュ
ータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150598A JPH096670A (ja) | 1995-06-16 | 1995-06-16 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7150598A JPH096670A (ja) | 1995-06-16 | 1995-06-16 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096670A true JPH096670A (ja) | 1997-01-10 |
Family
ID=15500388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7150598A Pending JPH096670A (ja) | 1995-06-16 | 1995-06-16 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096670A (ja) |
-
1995
- 1995-06-16 JP JP7150598A patent/JPH096670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980010997A (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
| JPH056197B2 (ja) | ||
| WO1985002930A1 (en) | Apparatus and method for displaying characters in a bit mapped graphics system | |
| JPH0476626A (ja) | マイクロコンピュータ | |
| JPS6329290B2 (ja) | ||
| JP2792625B2 (ja) | 行別及び点別フレーム掃引により表示スクリーン上にビデオ像を表示する装置 | |
| JP2878499B2 (ja) | マルチウィンドウ表示方法およびウィンドウシステム | |
| JPH0916462A (ja) | データ処理装置および処理方法 | |
| JP4060414B2 (ja) | プログラムロード装置 | |
| US5481276A (en) | Device independent interface for graphics display devices | |
| JPH096670A (ja) | コンピュータシステム | |
| JPH08241261A (ja) | マルチパネルのパラメータ初期化時設定方式 | |
| US6020903A (en) | Method and apparatus for using video memory as system memory | |
| JP3355280B2 (ja) | 表示制御システム | |
| JP2645015B2 (ja) | コンピュータシステム | |
| JPH06502504A (ja) | グラフィックモード環境におけるテキストモードソフトウエアの操作方法 | |
| JPH10198407A (ja) | プログラマブルコントローラおよびそのデータエリア拡張方法 | |
| US7380075B2 (en) | System and method for supporting variable-width memory accesses | |
| JP2547347B2 (ja) | 画像表示制御装置 | |
| JPH0612322A (ja) | Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
| JPH0627914A (ja) | 情報処理装置 | |
| JPH0612245A (ja) | パーソナルコンピュータ | |
| JPS62271021A (ja) | マイクロプログラム制御方式 |