JPH0612322A - Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 - Google Patents
Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法Info
- Publication number
- JPH0612322A JPH0612322A JP5024011A JP2401193A JPH0612322A JP H0612322 A JPH0612322 A JP H0612322A JP 5024011 A JP5024011 A JP 5024011A JP 2401193 A JP2401193 A JP 2401193A JP H0612322 A JPH0612322 A JP H0612322A
- Authority
- JP
- Japan
- Prior art keywords
- copy
- rom
- cache
- designation
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】拡張用コネクタに接続されるオプションボード
上の拡張ＲＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納され
た機能モジュールの任意のブロックをキャッシュ対象ブ
ロックとしてアクセス制御する。 【構成】拡張ＲＯＭ32の任意領域を一定サイズのブロッ
ク単位で選択してシステムの内部ＲＡＭ18（21）へのコ
ピー対象として指定し、この指定に伴ってキャッシュ機
能のオン／オフを指定することで、指定されたブロック
コピー指定情報及びキャッシュ指定情報をそれぞれ記憶
するＩ／Ｏレジスタ22，23を設け、記憶したブロックコ
ピー指定情報及びキャッシュ指定情報に従って上記拡張
ＲＯＭ32の格納情報を読出して上記内部ＲＡＭ18（21）
へ書込むと共に内部ＲＡＭ18（21）の当該ブロック領域
をキャッシュ機能のオン／オフ指定する。
上の拡張ＲＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納され
た機能モジュールの任意のブロックをキャッシュ対象ブ
ロックとしてアクセス制御する。 【構成】拡張ＲＯＭ32の任意領域を一定サイズのブロッ
ク単位で選択してシステムの内部ＲＡＭ18（21）へのコ
ピー対象として指定し、この指定に伴ってキャッシュ機
能のオン／オフを指定することで、指定されたブロック
コピー指定情報及びキャッシュ指定情報をそれぞれ記憶
するＩ／Ｏレジスタ22，23を設け、記憶したブロックコ
ピー指定情報及びキャッシュ指定情報に従って上記拡張
ＲＯＭ32の格納情報を読出して上記内部ＲＡＭ18（21）
へ書込むと共に内部ＲＡＭ18（21）の当該ブロック領域
をキャッシュ機能のオン／オフ指定する。
Description
【０００１】
【産業上の利用分野】本発明は、特に拡張ＲＯＭ（オプ
ションＲＯＭ）の接続インターフェイス機構をもつポー
タブルコンピュータ等に用いて好適なＲＯＭ／ＲＡＭコ
ピー制御装置及びその方法に関する。
ションＲＯＭ）の接続インターフェイス機構をもつポー
タブルコンピュータ等に用いて好適なＲＯＭ／ＲＡＭコ
ピー制御装置及びその方法に関する。
【０００２】
【従来の技術】従来、ポータブルコンピュータ等のシス
テムに於いては、内部ＲＯＭの特定の機能モジュール
（プログラム）を対象にキャッシュアクセス対象として
内部ＲＡＭにコピーするＲＯＭ／ＲＡＭコピー機能（Ｕ
ＳＰ5,109,521 発明の名称「ROMREPLACEMENT USING DUA
L MAPPED ROM 」）のみが存在していた。このＲＯＭ／
ＲＡＭコピーとは、例えば８ビットインタフェースを有
するＢＩＯＳ−ＲＯＭが１６ビットのシステムバスに接
続されており、このＢＩＯＳ−ＲＯＭのデータを３２ビ
ットの内部バスに接続されるシステムＲＡＭにコピーす
ることである。
テムに於いては、内部ＲＯＭの特定の機能モジュール
（プログラム）を対象にキャッシュアクセス対象として
内部ＲＡＭにコピーするＲＯＭ／ＲＡＭコピー機能（Ｕ
ＳＰ5,109,521 発明の名称「ROMREPLACEMENT USING DUA
L MAPPED ROM 」）のみが存在していた。このＲＯＭ／
ＲＡＭコピーとは、例えば８ビットインタフェースを有
するＢＩＯＳ−ＲＯＭが１６ビットのシステムバスに接
続されており、このＢＩＯＳ−ＲＯＭのデータを３２ビ
ットの内部バスに接続されるシステムＲＡＭにコピーす
ることである。
【０００３】３２ビットのＣＰＵの処理速度は、１６ビ
ットのシステムバスからデータを読出すより、３２ビッ
トの内部バスからデータを読出す方が速い。したがっ
て、ＲＯＭ／ＲＡＭコピーを実行することで、より高速
のデータ処理が可能となるものである。しかしながら、
外部のオプションＲＯＭ（拡張ＲＯＭ）をシステム内の
システムバス上に接続可能な拡張インターフェイス機構
をもつシステムにあって、該拡張ＲＯＭを対象にＲＯＭ
／ＲＡＭコピーする機能は存在しなかった。
ットのシステムバスからデータを読出すより、３２ビッ
トの内部バスからデータを読出す方が速い。したがっ
て、ＲＯＭ／ＲＡＭコピーを実行することで、より高速
のデータ処理が可能となるものである。しかしながら、
外部のオプションＲＯＭ（拡張ＲＯＭ）をシステム内の
システムバス上に接続可能な拡張インターフェイス機構
をもつシステムにあって、該拡張ＲＯＭを対象にＲＯＭ
／ＲＡＭコピーする機能は存在しなかった。
【０００４】また、拡張ＲＯＭ、内部ＲＯＭを含むＲＯ
Ｍ領域を複数のブロックに分割して、任意のブロックを
単位にＲＯＭ／ＲＡＭコピーし、かつ、そのＲＯＭ／Ｒ
ＡＭコピーしたブロックを対象にキャッシュ機能のオン
／オフを指定することもできなかった。
Ｍ領域を複数のブロックに分割して、任意のブロックを
単位にＲＯＭ／ＲＡＭコピーし、かつ、そのＲＯＭ／Ｒ
ＡＭコピーしたブロックを対象にキャッシュ機能のオン
／オフを指定することもできなかった。
【０００５】具体例を挙げると、従来では、図９に示す
ようにシステム内のＲＯＭに格納されたＶＧＡ（Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）−ＢＩＯＳとシ
ステムＢＩＯＳの各機能モジュールとをそれぞれモジュ
ール単位で内部ＲＡＭにコピーするＲＯＭ／ＲＡＭコピ
ー機能のみが存在し、拡張ＲＯＭを対象としたＲＯＭ／
ＲＡＭコピー機能、任意ブロック単位でのＲＯＭ／ＲＡ
Ｍコピー及び当該ブロックのキャッシュ機能のオン／オ
フ指定機能等は存在しなかった。
ようにシステム内のＲＯＭに格納されたＶＧＡ（Ｖｉｄ
ｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）−ＢＩＯＳとシ
ステムＢＩＯＳの各機能モジュールとをそれぞれモジュ
ール単位で内部ＲＡＭにコピーするＲＯＭ／ＲＡＭコピ
ー機能のみが存在し、拡張ＲＯＭを対象としたＲＯＭ／
ＲＡＭコピー機能、任意ブロック単位でのＲＯＭ／ＲＡ
Ｍコピー及び当該ブロックのキャッシュ機能のオン／オ
フ指定機能等は存在しなかった。
【０００６】
【発明が解決しようとする課題】このように従来では、
拡張ＲＯＭを含むＲＯＭ領域に格納された機能モジュー
ルの任意ブロック単位でのＲＯＭ／ＲＡＭコピー機能、
及び当該ブロックのキャッシュ機能のオン／オフ指定機
能を有していなかった。したがって従来では、拡張ＲＯ
Ｍ、内部ＲＯＭ等に格納されたプログラム、パラメータ
等の機能モジュールを任意のブロック単位でＲＯＭ／Ｒ
ＡＭコピーし、キャッシュ対象ブロックとしてアクセス
制御できないという問題があった。
拡張ＲＯＭを含むＲＯＭ領域に格納された機能モジュー
ルの任意ブロック単位でのＲＯＭ／ＲＡＭコピー機能、
及び当該ブロックのキャッシュ機能のオン／オフ指定機
能を有していなかった。したがって従来では、拡張ＲＯ
Ｍ、内部ＲＯＭ等に格納されたプログラム、パラメータ
等の機能モジュールを任意のブロック単位でＲＯＭ／Ｒ
ＡＭコピーし、キャッシュ対象ブロックとしてアクセス
制御できないという問題があった。
【０００７】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、拡張ＲＯＭを含む
ＲＯＭ領域に格納された各機能モジュールの任意ブロッ
ク単位でのＲＯＭ／ＲＡＭコピー機能、及び当該ブロッ
クのキャッシュオン／オフ指定機能を実現して、拡張Ｒ
ＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納された機能モジ
ュールの任意のブロックをキャッシュ対象ブロックとし
てアクセス制御できるようにしたＲＯＭ／ＲＡＭコピー
制御装置及びその方法を提供することにある。
たもので、その目的とするところは、拡張ＲＯＭを含む
ＲＯＭ領域に格納された各機能モジュールの任意ブロッ
ク単位でのＲＯＭ／ＲＡＭコピー機能、及び当該ブロッ
クのキャッシュオン／オフ指定機能を実現して、拡張Ｒ
ＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納された機能モジ
ュールの任意のブロックをキャッシュ対象ブロックとし
てアクセス制御できるようにしたＲＯＭ／ＲＡＭコピー
制御装置及びその方法を提供することにある。
【０００８】
【課題を解決するための手段及び作用】すなわち本発明
は、拡張用コネクタに接続されるオプションボード上の
少なくとも１つの拡張ＲＯＭの任意領域を一定サイズの
ブロック単位で選択してシステムの内部ＲＡＭへのコピ
ー対象として指定し、この指定に伴ってキャッシュ機能
のオン／オフを指定し、指定されたブロックコピー指定
情報及びキャッシュ指定情報を記憶し、記憶したブロッ
クコピー指定情報及びキャッシュ指定情報に従って上記
拡張用コネクタに接続された拡張ＲＯＭの格納情報を読
出して上記内部ＲＡＭへ書込むと共に内部ＲＡＭの当該
ブロック領域をキャッシュ機能のオン／オフ指定するよ
うにしたものである。
は、拡張用コネクタに接続されるオプションボード上の
少なくとも１つの拡張ＲＯＭの任意領域を一定サイズの
ブロック単位で選択してシステムの内部ＲＡＭへのコピ
ー対象として指定し、この指定に伴ってキャッシュ機能
のオン／オフを指定し、指定されたブロックコピー指定
情報及びキャッシュ指定情報を記憶し、記憶したブロッ
クコピー指定情報及びキャッシュ指定情報に従って上記
拡張用コネクタに接続された拡張ＲＯＭの格納情報を読
出して上記内部ＲＡＭへ書込むと共に内部ＲＡＭの当該
ブロック領域をキャッシュ機能のオン／オフ指定するよ
うにしたものである。
【０００９】このような構成とすることにより、拡張Ｒ
ＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納された機能モジ
ュールの任意のブロックをキャッシュ対象ブロックとし
てアクセス制御することができる。
ＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納された機能モジ
ュールの任意のブロックをキャッシュ対象ブロックとし
てアクセス制御することができる。
【００１０】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の一実施例によるシステム全体の構
成を示すブロック図である。
する。図１は本発明の一実施例によるシステム全体の構
成を示すブロック図である。
【００１１】本システムはＣＰＵ11、３２ビット幅を有
する内部データバス12、２４ビット幅を有する内部アド
レスバス13、システムコントローラ14及びシステムバス
15を具備している。
する内部データバス12、２４ビット幅を有する内部アド
レスバス13、システムコントローラ14及びシステムバス
15を具備している。
【００１２】ＣＰＵ11は、３２ビットのマイクロプロセ
ッサによって構成され、各種データ処理を始め、システ
ム電源の投入に伴う処理に於いて、図３に示すようなＲ
ＯＭ／ＲＡＭコピー及びキャッシュＯＮ／ＯＦＦの設定
機能をもつセットアップ処理、及び図２に示すようなキ
ャッシュＯＮ／ＯＦＦの指定を含むＲＯＭ／ＲＡＭコピ
ー処理を実行する。
ッサによって構成され、各種データ処理を始め、システ
ム電源の投入に伴う処理に於いて、図３に示すようなＲ
ＯＭ／ＲＡＭコピー及びキャッシュＯＮ／ＯＦＦの設定
機能をもつセットアップ処理、及び図２に示すようなキ
ャッシュＯＮ／ＯＦＦの指定を含むＲＯＭ／ＲＡＭコピ
ー処理を実行する。
【００１３】システムコントローラ14は、１１ビット幅
を有するメモリアドレスバス16及びＲＡＳ／ＣＡＳを含
む制御信号ライン17を介して、システムＲＡＭ18及びＲ
ＡＭスロット19，20に挿入接続される増設ＲＡＭ21のア
ドレス指定を行ない、内部データバス12を介してのデー
タの書込／読出し制御を行なう。
を有するメモリアドレスバス16及びＲＡＳ／ＣＡＳを含
む制御信号ライン17を介して、システムＲＡＭ18及びＲ
ＡＭスロット19，20に挿入接続される増設ＲＡＭ21のア
ドレス指定を行ない、内部データバス12を介してのデー
タの書込／読出し制御を行なう。
【００１４】システムＲＡＭ18は４Ｍバイトの記憶容量
を有し、ＣＰＵ11による各種データ処理に必要なプログ
ラムや、ＣＰＵ11によって扱われる各種データを格納す
るもので、後述するＢＩＯＳ−ＲＯＭ24、拡張ＲＯＭ
（ＥＸ−ＲＯＭ）32、ＶＧＡ−ＲＯＭ33等に格納されて
いるＣＰＵのリアルモードアドレッシングにおいて、３
２ＫＢを１ブロックと呼ぶものとする。
を有し、ＣＰＵ11による各種データ処理に必要なプログ
ラムや、ＣＰＵ11によって扱われる各種データを格納す
るもので、後述するＢＩＯＳ−ＲＯＭ24、拡張ＲＯＭ
（ＥＸ−ＲＯＭ）32、ＶＧＡ−ＲＯＭ33等に格納されて
いるＣＰＵのリアルモードアドレッシングにおいて、３
２ＫＢを１ブロックと呼ぶものとする。
【００１５】増設ＲＡＭ21は、必要に応じてＲＡＭスロ
ット19，20に挿入接続することでシステムＲＡＭ18のメ
モリ空間を拡張する。この増設ＲＡＭ18の記憶容量とし
ては、例えば２Ｍバイト、４Ｍバイト、８Ｍバイトのも
のがある。
ット19，20に挿入接続することでシステムＲＡＭ18のメ
モリ空間を拡張する。この増設ＲＡＭ18の記憶容量とし
ては、例えば２Ｍバイト、４Ｍバイト、８Ｍバイトのも
のがある。
【００１６】上記システムコントローラ14は、内部にＲ
ＯＭ／ＲＡＭコピーの状態を保持するＩ／Ｏレジスタ
（拡張ＲＯＭ／ＲＡＭコピーイネーブル／ディセーブル
レジスタ）22及びＲＯＭ／ＲＡＭコピーされた各ブロッ
クのキャッシュＯＮ／ＯＦＦ状態を保持するＩ／Ｏレジ
スタ（キャッシュＯＮ／ＯＦＦレジスタ）23を設ける。
ＯＭ／ＲＡＭコピーの状態を保持するＩ／Ｏレジスタ
（拡張ＲＯＭ／ＲＡＭコピーイネーブル／ディセーブル
レジスタ）22及びＲＯＭ／ＲＡＭコピーされた各ブロッ
クのキャッシュＯＮ／ＯＦＦ状態を保持するＩ／Ｏレジ
スタ（キャッシュＯＮ／ＯＦＦレジスタ）23を設ける。
【００１７】Ｉ／Ｏレジスタ22は、ＲＯＭ領域内の指定
ブロックがシステムＲＡＭ18及びＲＡＭスロット19，20
に接続された増設ＲＡＭ21へコピーされる都度、対応す
るビットの内容を更新保持する。そのレジスタ構成と各
ブロック領域の対応ビット関係とを図６に示す。
ブロックがシステムＲＡＭ18及びＲＡＭスロット19，20
に接続された増設ＲＡＭ21へコピーされる都度、対応す
るビットの内容を更新保持する。そのレジスタ構成と各
ブロック領域の対応ビット関係とを図６に示す。
【００１８】Ｉ／Ｏレジスタ23は、コピーされた各ブロ
ックに対してキャッシュＯＮ／ＯＦＦが指定される都
度、対応するビットの内容を更新保持する。そのレジス
タ構成と各ブロック領域の対応ビット関係とを図７に示
す。
ックに対してキャッシュＯＮ／ＯＦＦが指定される都
度、対応するビットの内容を更新保持する。そのレジス
タ構成と各ブロック領域の対応ビット関係とを図７に示
す。
【００１９】またシステムコントローラ14は、システム
バス15に接続された各回路の入出力制御を行なう。シス
テムバス15は、１６ビット幅のデータバス15Ｄと、２０
ビット幅の下位アドレスバス15Ｌと、７ビット幅の上位
アドレスバス15Ｕとによって構成される。
バス15に接続された各回路の入出力制御を行なう。シス
テムバス15は、１６ビット幅のデータバス15Ｄと、２０
ビット幅の下位アドレスバス15Ｌと、７ビット幅の上位
アドレスバス15Ｕとによって構成される。
【００２０】そしてこのシステムバス15に、ＢＩＯＳ−
ＲＯＭ24、システムインテグレーション（ＳＩ）25、キ
ーボードコントローラ（ＫＢＣ）26、表示コントローラ
（ＤＩＳＰ−ＣＯＮＴ）27、拡張スロット28、ＩＳＡス
ロット29、リアルタイムクロックメモリ（ＲＴＣ）30及
びハードディスクコントローラ（ＨＤＣ）31が接続され
る。
ＲＯＭ24、システムインテグレーション（ＳＩ）25、キ
ーボードコントローラ（ＫＢＣ）26、表示コントローラ
（ＤＩＳＰ−ＣＯＮＴ）27、拡張スロット28、ＩＳＡス
ロット29、リアルタイムクロックメモリ（ＲＴＣ）30及
びハードディスクコントローラ（ＨＤＣ）31が接続され
る。
【００２１】ＢＩＯＳ−ＲＯＭ24は、初期化処理プログ
ラムその他の固定プログラムが格納されるものであり、
ここでは初期化処理プログラム内に図２，図３に示すよ
うな各処理を実行するための処理ルーチンを含む。
ラムその他の固定プログラムが格納されるものであり、
ここでは初期化処理プログラム内に図２，図３に示すよ
うな各処理を実行するための処理ルーチンを含む。
【００２２】システムインテグレーション25は、ダイレ
クトメモリアクセス（ＤＭＡ）、プログラマブル割込み
コントローラ（ＰＩＣ）、プログラマブルインターバル
タイマ（ＰＩＴ）、シリアル入出力コントローラ（ＳＩ
Ｏ）、フロッピーディスクコントローラ（ＦＤＣ）及び
可変周波数発振器（ＶＦＯ）等から構成される。
クトメモリアクセス（ＤＭＡ）、プログラマブル割込み
コントローラ（ＰＩＣ）、プログラマブルインターバル
タイマ（ＰＩＴ）、シリアル入出力コントローラ（ＳＩ
Ｏ）、フロッピーディスクコントローラ（ＦＤＣ）及び
可変周波数発振器（ＶＦＯ）等から構成される。
【００２３】このシステムインテグレーション25は、外
部接続される増設用プリンタ／フロッピーディスク装置
（ＰＲＴ／ＦＤＤ）、内部フロッピーディスク装置（Ｉ
ＮＴ．ＦＤＤ）、外部フロッピーディスク装置（ＥＸ
Ｔ．ＦＤＤ）、シリアルデータユニット（ＳＥＲＩＡ
Ｌ）、スピーカ及びモデムと接続されてそれらの入出力
制御を行なうと共に、入出力インタフェース（ＵＡＲ
Ｔ）34を介してＲＳ２３２Ｃインタフェース（ＲＳ２３
２Ｃ−ＩＦ）と接続され、データの送受信制御を行な
う。キーボードコントローラ26は、マウス、内部キーボ
ード（ＩＮＴ．ＫＢ）、外部キーボード（ＥＸＴ．Ｋ
Ｂ）と接続され、それらの入力制御を行なう。
部接続される増設用プリンタ／フロッピーディスク装置
（ＰＲＴ／ＦＤＤ）、内部フロッピーディスク装置（Ｉ
ＮＴ．ＦＤＤ）、外部フロッピーディスク装置（ＥＸ
Ｔ．ＦＤＤ）、シリアルデータユニット（ＳＥＲＩＡ
Ｌ）、スピーカ及びモデムと接続されてそれらの入出力
制御を行なうと共に、入出力インタフェース（ＵＡＲ
Ｔ）34を介してＲＳ２３２Ｃインタフェース（ＲＳ２３
２Ｃ−ＩＦ）と接続され、データの送受信制御を行な
う。キーボードコントローラ26は、マウス、内部キーボ
ード（ＩＮＴ．ＫＢ）、外部キーボード（ＥＸＴ．Ｋ
Ｂ）と接続され、それらの入力制御を行なう。
【００２４】表示コントローラ27は、ＶＧＡ−ＢＩＯＳ
を格納したＶＧＡ−ＲＯＭ33を有し、ＶＲＡＭ34を接続
して表示制御動作を行なうもので、表示データを直接Ｃ
ＲＴへ出力する他、Ｄ／Ａ変換回路（ＤＡＣ）35を介し
てパレット36へ出力する。パレット36にて表示コントロ
ーラ27からの制御信号に従って輝度／階調変換された表
示データは、プラズマ表示パネル（ＰＤＰ）37に送出さ
れ、表示出力される。上記パレット36には、ＤＶＩサポ
ート機器からのサポート信号が入力される。
を格納したＶＧＡ−ＲＯＭ33を有し、ＶＲＡＭ34を接続
して表示制御動作を行なうもので、表示データを直接Ｃ
ＲＴへ出力する他、Ｄ／Ａ変換回路（ＤＡＣ）35を介し
てパレット36へ出力する。パレット36にて表示コントロ
ーラ27からの制御信号に従って輝度／階調変換された表
示データは、プラズマ表示パネル（ＰＤＰ）37に送出さ
れ、表示出力される。上記パレット36には、ＤＶＩサポ
ート機器からのサポート信号が入力される。
【００２５】上記拡張スロット28は、例えば拡張メモリ
ボード、通信ボード等の各種拡張ユニットが接続される
ものであり、ここではＲＯＭ／ＲＡＭコピーの対象とな
る拡張ＲＯＭ32が選択的に接続される。この拡張ＲＯＭ
32は、必要に応じて拡張スロット28に接続することで上
記ＢＩＯＳ−ＲＯＭ24のメモリ空間を拡張する。拡張Ｒ
ＯＭ32内には、任意のプログラムが格納される。
ボード、通信ボード等の各種拡張ユニットが接続される
ものであり、ここではＲＯＭ／ＲＡＭコピーの対象とな
る拡張ＲＯＭ32が選択的に接続される。この拡張ＲＯＭ
32は、必要に応じて拡張スロット28に接続することで上
記ＢＩＯＳ−ＲＯＭ24のメモリ空間を拡張する。拡張Ｒ
ＯＭ32内には、任意のプログラムが格納される。
【００２６】上記ＩＳＡスロット29は、ＩＳＡ用拡張ボ
ード（ＩＳＡ：Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒ
ｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）を接続するためのもの
である。
ード（ＩＳＡ：Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒ
ｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）を接続するためのもの
である。
【００２７】上記ＲＴＣ30は、独自の動作用電池により
電源バックアップされたＣＭＯＳメモリにより構成さ
れ、日付、時間情報の他に、システム制御情報等の常に
保存しておく必要のある情報を記憶する。ここでは、図
３に示すセットアップ処理に従い、図５で示すセットア
ップメニュー画面上で設定されたＲＯＭ／ＲＡＭコピー
イネーブル／ディセーブル及び図４で示すセットアップ
画面上で設定されたキャッシュＯＮ／ＯＦＦの各指定情
報が保存される。上記ハードディスクコントローラ31
は、システム内蔵のハードディスク装置（ＨＤＤ）38の
書込み／読出し制御を行なう。
電源バックアップされたＣＭＯＳメモリにより構成さ
れ、日付、時間情報の他に、システム制御情報等の常に
保存しておく必要のある情報を記憶する。ここでは、図
３に示すセットアップ処理に従い、図５で示すセットア
ップメニュー画面上で設定されたＲＯＭ／ＲＡＭコピー
イネーブル／ディセーブル及び図４で示すセットアップ
画面上で設定されたキャッシュＯＮ／ＯＦＦの各指定情
報が保存される。上記ハードディスクコントローラ31
は、システム内蔵のハードディスク装置（ＨＤＤ）38の
書込み／読出し制御を行なう。
【００２８】なお、本システムは上記の他に、インジケ
ータコントローラ39及び電源回路40を具備している。イ
ンジケータコントローラ39は、システム各部の動作状態
を示す例えば“電源／（処理）速度”“ＨＤＤ”“ＦＤ
Ｄ”等のインジケータそれぞれの点灯制御を行なう。電
源回路40は、システム内外の各回路に動作電源を供給す
る。図２は上記実施例に於ける、キャッシュＯＮ／ＯＦ
Ｆの指定を含むＲＯＭ／ＲＡＭコピーの処理手順を示す
フローチャートである。図２に於いて、Ｓ１はＲＴＣ30
に貯えられたＲＯＭ／ＲＡＭコピーのブロック指定情報
を読込むステップである。Ｓ２はＲＯＭ／ＲＡＭコピー
イネーブルに指定されたコピー対象ブロックを読込むス
テップである。Ｓ３はＲＯＭ／ＲＡＭコピーイネーブル
に指定されたブロック領域にＲＯＭが存在することを確
認するステップである。
ータコントローラ39及び電源回路40を具備している。イ
ンジケータコントローラ39は、システム各部の動作状態
を示す例えば“電源／（処理）速度”“ＨＤＤ”“ＦＤ
Ｄ”等のインジケータそれぞれの点灯制御を行なう。電
源回路40は、システム内外の各回路に動作電源を供給す
る。図２は上記実施例に於ける、キャッシュＯＮ／ＯＦ
Ｆの指定を含むＲＯＭ／ＲＡＭコピーの処理手順を示す
フローチャートである。図２に於いて、Ｓ１はＲＴＣ30
に貯えられたＲＯＭ／ＲＡＭコピーのブロック指定情報
を読込むステップである。Ｓ２はＲＯＭ／ＲＡＭコピー
イネーブルに指定されたコピー対象ブロックを読込むス
テップである。Ｓ３はＲＯＭ／ＲＡＭコピーイネーブル
に指定されたブロック領域にＲＯＭが存在することを確
認するステップである。
【００２９】Ｓ４は指定されたブロック領域をＲＯＭ／
ＲＡＭコピーするステップであり、ここでは表示コント
ローラ27のＶＧＡ−ＲＯＭ33、ＢＩＯＳ−ＲＯＭ24、及
び拡張ＲＯＭ32の指定ブロックの内容をシステムＲＡＭ
18及び増設ＲＡＭ21にコピーすると共に、ＲＯＭ／ＲＡ
Ｍコピーの状態を保持するＩ／Ｏレジスタ22の対応する
ビットに“１”にセットする。Ｓ５はＲＴＣ30に貯えら
れた指定ブロックのキャッシュＯＮ／ＯＦＦ指定情報を
読込むステップである。Ｓ６はキャッシュＯＮ／ＯＦＦ
指定情報をもとにＲＯＭ／ＲＡＭコピーしたブロック領
域がキャッシュＯＮに指定されているか否かを調べるス
テップである。
ＲＡＭコピーするステップであり、ここでは表示コント
ローラ27のＶＧＡ−ＲＯＭ33、ＢＩＯＳ−ＲＯＭ24、及
び拡張ＲＯＭ32の指定ブロックの内容をシステムＲＡＭ
18及び増設ＲＡＭ21にコピーすると共に、ＲＯＭ／ＲＡ
Ｍコピーの状態を保持するＩ／Ｏレジスタ22の対応する
ビットに“１”にセットする。Ｓ５はＲＴＣ30に貯えら
れた指定ブロックのキャッシュＯＮ／ＯＦＦ指定情報を
読込むステップである。Ｓ６はキャッシュＯＮ／ＯＦＦ
指定情報をもとにＲＯＭ／ＲＡＭコピーしたブロック領
域がキャッシュＯＮに指定されているか否かを調べるス
テップである。
【００３０】Ｓ７はキャッシュＯＮに指定されたコピー
ブロックをキャッシュアクセス領域に設定するステップ
であり、ここではキャッシュＯＮ／ＯＦＦ状態を設定す
るＩ／Ｏレジスタ23の対応するビットに“１”にセット
する。
ブロックをキャッシュアクセス領域に設定するステップ
であり、ここではキャッシュＯＮ／ＯＦＦ状態を設定す
るＩ／Ｏレジスタ23の対応するビットに“１”にセット
する。
【００３１】図３はセットアップメニュー画面上でのＲ
ＯＭ／ＲＡＭコピーイネーブル／ディセーブル及びキャ
ッシュＯＮ／ＯＦＦの設定処理動作を示すフローチャー
トであり、ここでは図５に示すセットアップメニュー画
面上で選択されたＲＯＭ／ＲＡＭコピーのブロック毎の
コピー有無の指定情報、及び図４に示す当該コピーブロ
ックのキャッシュＯＮ／ＯＦＦ指定情報をそれぞれＲＴ
Ｃ30に記憶させる。
ＯＭ／ＲＡＭコピーイネーブル／ディセーブル及びキャ
ッシュＯＮ／ＯＦＦの設定処理動作を示すフローチャー
トであり、ここでは図５に示すセットアップメニュー画
面上で選択されたＲＯＭ／ＲＡＭコピーのブロック毎の
コピー有無の指定情報、及び図４に示す当該コピーブロ
ックのキャッシュＯＮ／ＯＦＦ指定情報をそれぞれＲＴ
Ｃ30に記憶させる。
【００３２】図４中の「ＳＨＡＤＯＷ ＢＩＯＳ １２
８ＫＢ」のオン／オフ機能は、システムメモリアドレス
「Ｆ００００ｈ−ＦＦＦＦＦｈ（６４ＫＢ容量）」に割
付けられたシステムＢＩＯＳと同アドレス「Ｃ００００
ｈ−Ｃ７ＦＦＦｈ（３２ＫＢ容量）」に割付けられた内
部ＶＧＡ−ＢＩＯＳと、同アドレス「Ｃ８０００ｈ−Ｃ
ＦＦＦＦｈ（３２ＫＢ容量）」のＲＯＭ／ＲＡＭコピー
を意味する。また、キャッシュのＯＮ／ＯＦＦ選択は、
前記「ＳＨＡＤＯＷ ＢＩＯＳ １２８ＫＢ」のキャッ
シュのＯＮ／ＯＦＦ選択を意味する。
８ＫＢ」のオン／オフ機能は、システムメモリアドレス
「Ｆ００００ｈ−ＦＦＦＦＦｈ（６４ＫＢ容量）」に割
付けられたシステムＢＩＯＳと同アドレス「Ｃ００００
ｈ−Ｃ７ＦＦＦｈ（３２ＫＢ容量）」に割付けられた内
部ＶＧＡ−ＢＩＯＳと、同アドレス「Ｃ８０００ｈ−Ｃ
ＦＦＦＦｈ（３２ＫＢ容量）」のＲＯＭ／ＲＡＭコピー
を意味する。また、キャッシュのＯＮ／ＯＦＦ選択は、
前記「ＳＨＡＤＯＷ ＢＩＯＳ １２８ＫＢ」のキャッ
シュのＯＮ／ＯＦＦ選択を意味する。
【００３３】図５中のシステムメモリアドレス「Ｃ００
００ｈ−Ｃ７ＦＦＦｈ ３２ＫＢ」は、高輝度表示用デ
ィスプレイカード用のＲＯＭ／ＲＡＭコピー及びキャッ
シュＯＮ／ＯＦＦ選択を意味する。また、同図中のシス
テムメモリアドレス「Ｆ００００ｈ−ＦＦＦＦＦｈ ６
４ＫＢ」の「ＳＨＡＤＯＷ ＲＯＭ」及びキャッシュの
ＯＮ／ＯＦＦ選択は、システムセットアップメニューに
対応する選択項目のみ選択可能とする。
００ｈ−Ｃ７ＦＦＦｈ ３２ＫＢ」は、高輝度表示用デ
ィスプレイカード用のＲＯＭ／ＲＡＭコピー及びキャッ
シュＯＮ／ＯＦＦ選択を意味する。また、同図中のシス
テムメモリアドレス「Ｆ００００ｈ−ＦＦＦＦＦｈ ６
４ＫＢ」の「ＳＨＡＤＯＷ ＲＯＭ」及びキャッシュの
ＯＮ／ＯＦＦ選択は、システムセットアップメニューに
対応する選択項目のみ選択可能とする。
【００３４】図６は図１に示したＲＯＭ／ＲＡＭコピー
の状態を保持するＩ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭ
コピーイネーブル／ディセーブルレジスタ）22のレジス
タ構成と各ブロック領域の対応ビット関係とを示す図で
ある。同図に示す如く本レジスタ22はＤ７〜Ｄ０の８ビ
ット構成となっており、最上位ビットＤ７が本レジスタ
22の指定を有効にするか否かを指定し、下位６ビットＤ
５〜Ｄ０がそれぞれ対応するブロックエリアのＲＯＭ／
ＲＡＭコピーを行なうか否かを指定する。ＲＯＭ領域内
の指定ブロックがシステムＲＡＭ18へコピーされる都
度、対応するビットの内容が更新される。
の状態を保持するＩ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭ
コピーイネーブル／ディセーブルレジスタ）22のレジス
タ構成と各ブロック領域の対応ビット関係とを示す図で
ある。同図に示す如く本レジスタ22はＤ７〜Ｄ０の８ビ
ット構成となっており、最上位ビットＤ７が本レジスタ
22の指定を有効にするか否かを指定し、下位６ビットＤ
５〜Ｄ０がそれぞれ対応するブロックエリアのＲＯＭ／
ＲＡＭコピーを行なうか否かを指定する。ＲＯＭ領域内
の指定ブロックがシステムＲＡＭ18へコピーされる都
度、対応するビットの内容が更新される。
【００３５】図７は図１に示すＲＯＭ／ＲＡＭコピーさ
れた各ブロックのキャッシュＯＮ／ＯＦＦ状態を保持す
るＩ／Ｏレジスタ（キャッシュＯＮ／ＯＦＦレジスタ）
23のレジスタ構成と各ブロック領域の対応ビット関係と
を示す図である。同図に示す如く本レジスタ23もＤ７〜
Ｄ０の８ビット構成となっており、最上位ビットＤ７が
キャッシュを行なうか否かを指定し、次のビットＤ６が
ＲＡＭにコピーされたＲＯＭデータをキャッシュアクセ
スするか否かを指定し、下位６ビットＤ５〜Ｄ０がそれ
ぞれ対応するブロックエリアのキャッシュのＯＮ／ＯＦ
Ｆを指定する。コピーされた各ブロックに対してキャッ
シュのＯＮ／ＯＦＦが指定される都度、対応するビット
の内容が更新される。
れた各ブロックのキャッシュＯＮ／ＯＦＦ状態を保持す
るＩ／Ｏレジスタ（キャッシュＯＮ／ＯＦＦレジスタ）
23のレジスタ構成と各ブロック領域の対応ビット関係と
を示す図である。同図に示す如く本レジスタ23もＤ７〜
Ｄ０の８ビット構成となっており、最上位ビットＤ７が
キャッシュを行なうか否かを指定し、次のビットＤ６が
ＲＡＭにコピーされたＲＯＭデータをキャッシュアクセ
スするか否かを指定し、下位６ビットＤ５〜Ｄ０がそれ
ぞれ対応するブロックエリアのキャッシュのＯＮ／ＯＦ
Ｆを指定する。コピーされた各ブロックに対してキャッ
シュのＯＮ／ＯＦＦが指定される都度、対応するビット
の内容が更新される。
【００３６】図８はＲＯＭ領域の分割されたブロック領
域とそのアドレスマップを示す図である。ここでは拡張
ＲＯＭ32のアドレス領域が３２ＫＢ単位でブロック分け
される。ここで上記各図を参照して本発明の一実施例に
於ける動作を説明する。
域とそのアドレスマップを示す図である。ここでは拡張
ＲＯＭ32のアドレス領域が３２ＫＢ単位でブロック分け
される。ここで上記各図を参照して本発明の一実施例に
於ける動作を説明する。
【００３７】ＲＯＭ／ＲＡＭコピーのイネーブル／ディ
セーブル及びキャッシュのＯＮ／ＯＦＦの設定は、図３
のフローチャートに示す通りにセットアップメニュー画
面上で行なわれ、図５で示す如くＲＯＭ領域の分割され
たブロックを単位に、ＲＯＭ／ＲＡＭコピーのイネーブ
ル／ディセーブルが指定されるとともに、当該コピーブ
ロックのキャッシュのＯＮ／ＯＦＦが指定される。この
ＲＯＭ／ＲＡＭコピーのイネーブル／ディセーブルの指
定情報及びキャッシュのＯＮ／ＯＦＦ指定情報は、それ
ぞれＲＴＣ30に記憶される。
セーブル及びキャッシュのＯＮ／ＯＦＦの設定は、図３
のフローチャートに示す通りにセットアップメニュー画
面上で行なわれ、図５で示す如くＲＯＭ領域の分割され
たブロックを単位に、ＲＯＭ／ＲＡＭコピーのイネーブ
ル／ディセーブルが指定されるとともに、当該コピーブ
ロックのキャッシュのＯＮ／ＯＦＦが指定される。この
ＲＯＭ／ＲＡＭコピーのイネーブル／ディセーブルの指
定情報及びキャッシュのＯＮ／ＯＦＦ指定情報は、それ
ぞれＲＴＣ30に記憶される。
【００３８】ＲＯＭ／ＲＡＭコピー処理は、上記ＲＴＣ
30に記憶されたブロック単位のＲＯＭ／ＲＡＭコピーの
イネーブル／ディセーブル指定情報及びキャッシュのＯ
Ｎ／ＯＦＦ指定情報を参照して、図２に示すフローチャ
ートに従い実行される。
30に記憶されたブロック単位のＲＯＭ／ＲＡＭコピーの
イネーブル／ディセーブル指定情報及びキャッシュのＯ
Ｎ／ＯＦＦ指定情報を参照して、図２に示すフローチャ
ートに従い実行される。
【００３９】まずＲＴＣ30に貯えられたＲＯＭ／ＲＡＭ
コピーのブロック指定情報を読出し（ステップＳ１）、
その指定されたコピー対象ブロックを読出す（ステップ
Ｓ３）。そのブロック領域にＲＯＭが存在することを確
認して（ステップＳ４）、指定ブロック領域をＲＯＭ／
ＲＡＭコピーを実行する（ステップＳ５）。
コピーのブロック指定情報を読出し（ステップＳ１）、
その指定されたコピー対象ブロックを読出す（ステップ
Ｓ３）。そのブロック領域にＲＯＭが存在することを確
認して（ステップＳ４）、指定ブロック領域をＲＯＭ／
ＲＡＭコピーを実行する（ステップＳ５）。
【００４０】すなわち、ここでは表示コントローラ27内
のＶＧＡ−ＲＯＭ33及びＢＩＯＳ−ＲＯＭ24と、拡張Ｒ
ＯＭ32の各指定ブロック内容をシステムＲＡＭ18にコピ
ーするとともに、ＲＯＭ／ＲＡＭコピーの状態を保持す
るＩ／Ｏレジスタ22の対応するビットを“１”にセット
する。このＩ／Ｏレジスタ22の詳細を図６に示す。
のＶＧＡ−ＲＯＭ33及びＢＩＯＳ−ＲＯＭ24と、拡張Ｒ
ＯＭ32の各指定ブロック内容をシステムＲＡＭ18にコピ
ーするとともに、ＲＯＭ／ＲＡＭコピーの状態を保持す
るＩ／Ｏレジスタ22の対応するビットを“１”にセット
する。このＩ／Ｏレジスタ22の詳細を図６に示す。
【００４１】上記ＲＯＭ／ＲＡＭコピーの後、再度ＲＴ
Ｃ30をアクセスしてキャッシュのＯＮ／ＯＦＦ指定情報
を読出し（ステップＳ６）、ＲＯＭ／ＲＡＭコピーした
ブロック領域がキャッシュ ＯＮに選択されているか否
かを調べる（ステップＳ７）。ここでキャッシュ ＯＮ
に選択されている際は、その指定ブロックをキャッシュ
ＯＮにする（ステップＳ８）。
Ｃ30をアクセスしてキャッシュのＯＮ／ＯＦＦ指定情報
を読出し（ステップＳ６）、ＲＯＭ／ＲＡＭコピーした
ブロック領域がキャッシュ ＯＮに選択されているか否
かを調べる（ステップＳ７）。ここでキャッシュ ＯＮ
に選択されている際は、その指定ブロックをキャッシュ
ＯＮにする（ステップＳ８）。
【００４２】すなわち、ＲＯＭ／ＲＡＭコピーしたブロ
ック領域がキャッシュ ＯＮに選択されている際は、キ
ャッシュのＯＮ／ＯＦＦ状態を設定するＩ／Ｏレジスタ
23の対応するビットに“１”にセットして、その指定ブ
ロックをキャッシュ ＯＮにする。このＩ／Ｏレジスタ
23の詳細を図７に示す。
ック領域がキャッシュ ＯＮに選択されている際は、キ
ャッシュのＯＮ／ＯＦＦ状態を設定するＩ／Ｏレジスタ
23の対応するビットに“１”にセットして、その指定ブ
ロックをキャッシュ ＯＮにする。このＩ／Ｏレジスタ
23の詳細を図７に示す。
【００４３】以上のようにして、ＢＩＯＳ−ＲＯＭ24及
びＶＧＡ−ＲＯＭ33からなる内部ＲＯＭと拡張ＲＯＭ32
からなる外部ＲＯＭの各指定ブロック内容をシステム内
外の区別なくシステム内部のシステムＲＡＭ18にコピー
し、その各ブロックを対象にキャッシュのＯＮ／ＯＦＦ
を設定するＲＯＭ／ＲＡＭコピー機構を実現する。この
ことにより、従来の内部ＲＯＭ／ＲＡＭコピー機能に加
えて、システムバス15上の拡張スロット28に挿入接続さ
れた拡張ＲＯＭ32の格納情報を所定サイズに分割したブ
ロック単位で任意に内部ＲＡＭ１２にコピーでき、かつ
そのコピーブロックに対してキャッシュのＯＮ／ＯＦＦ
を選択的に設定できる。したがって、拡張スロット28に
挿入接続された拡張ＲＯＭ32の処理スピードを必要に応
じて複数段階に変化させることができる。
びＶＧＡ−ＲＯＭ33からなる内部ＲＯＭと拡張ＲＯＭ32
からなる外部ＲＯＭの各指定ブロック内容をシステム内
外の区別なくシステム内部のシステムＲＡＭ18にコピー
し、その各ブロックを対象にキャッシュのＯＮ／ＯＦＦ
を設定するＲＯＭ／ＲＡＭコピー機構を実現する。この
ことにより、従来の内部ＲＯＭ／ＲＡＭコピー機能に加
えて、システムバス15上の拡張スロット28に挿入接続さ
れた拡張ＲＯＭ32の格納情報を所定サイズに分割したブ
ロック単位で任意に内部ＲＡＭ１２にコピーでき、かつ
そのコピーブロックに対してキャッシュのＯＮ／ＯＦＦ
を選択的に設定できる。したがって、拡張スロット28に
挿入接続された拡張ＲＯＭ32の処理スピードを必要に応
じて複数段階に変化させることができる。
【００４４】
【発明の効果】以上詳記した如く本発明によれば、拡張
用コネクタに接続されるオプションボード上の少なくと
も１つの拡張ＲＯＭの任意領域を一定サイズのブロック
単位で選択してシステムの内部ＲＡＭへのコピー対象と
して指定し、この指定に伴ってキャッシュ機能のオン／
オフを指定し、指定されたブロックコピー指定情報及び
キャッシュ指定情報を記憶し、記憶したブロックコピー
指定情報及びキャッシュ指定情報に従って上記拡張用コ
ネクタに接続された拡張ＲＯＭの格納情報を読出して上
記内部ＲＡＭへ書込むと共に内部ＲＡＭの当該ブロック
領域をキャッシュ機能のオン／オフ指定するようにした
ので、拡張ＲＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納さ
れた機能モジュールの任意のブロックをキャッシュ対象
ブロックとしてアクセス制御することができる。
用コネクタに接続されるオプションボード上の少なくと
も１つの拡張ＲＯＭの任意領域を一定サイズのブロック
単位で選択してシステムの内部ＲＡＭへのコピー対象と
して指定し、この指定に伴ってキャッシュ機能のオン／
オフを指定し、指定されたブロックコピー指定情報及び
キャッシュ指定情報を記憶し、記憶したブロックコピー
指定情報及びキャッシュ指定情報に従って上記拡張用コ
ネクタに接続された拡張ＲＯＭの格納情報を読出して上
記内部ＲＡＭへ書込むと共に内部ＲＡＭの当該ブロック
領域をキャッシュ機能のオン／オフ指定するようにした
ので、拡張ＲＯＭ、内部ＲＯＭ等のＲＯＭ領域に格納さ
れた機能モジュールの任意のブロックをキャッシュ対象
ブロックとしてアクセス制御することができる。
【図１】本発明の一実施例に係るシステム全体の構成を
示すブロック図。
示すブロック図。
【図２】同実施例に係るキャッシュのＯＮ／ＯＦＦの指
定を含むＲＯＭ／ＲＡＭコピーの処理手順を示すフロー
チャート。
定を含むＲＯＭ／ＲＡＭコピーの処理手順を示すフロー
チャート。
【図３】同実施例に係るセットアップ画面上でのＲＯＭ
／ＲＡＭコピー及びキャッシュＯＮ／ＯＦＦの指定処理
動作を示すフローチャート。
／ＲＡＭコピー及びキャッシュＯＮ／ＯＦＦの指定処理
動作を示すフローチャート。
【図４】同実施例に係るキャッシュのＯＮ／ＯＦＦの指
定を行なうセットアップメニュー画面を示す図。
定を行なうセットアップメニュー画面を示す図。
【図５】図５は同実施例に係るブロック指定を行なうセ
ットアップメニュー画面を示す図。
ットアップメニュー画面を示す図。
【図６】図１に示すＲＯＭ／ＲＡＭコピーの状態を保持
するＩ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭコピーイネー
ブル／ディセーブルレジスタ）２１のレジスタ構成と各
ブロック領域の対応ビット関係とを示す図。
するＩ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭコピーイネー
ブル／ディセーブルレジスタ）２１のレジスタ構成と各
ブロック領域の対応ビット関係とを示す図。
【図７】図１に示すＲＯＭ／ＲＡＭコピーされた各ブロ
ックのキャッシュのＯＮ／ＯＦＦ状態を保持するＩ／Ｏ
レジスタ（キャッシュＯＮ／ＯＦＦレジスタ）２２のレ
ジスタ構成と各ブロック領域の対応ビット関係とを示す
図。
ックのキャッシュのＯＮ／ＯＦＦ状態を保持するＩ／Ｏ
レジスタ（キャッシュＯＮ／ＯＦＦレジスタ）２２のレ
ジスタ構成と各ブロック領域の対応ビット関係とを示す
図。
【図８】同実施例に係るＲＯＭ領域の分割されたブロッ
ク領域とそのアドレスマップを示す図。
ク領域とそのアドレスマップを示す図。
【図９】従来の内部ＲＯＭ／ＲＡＭコピー機能を示す
図。
図。
11…ＣＰＵ、12…内部データバス、13…内部アドレスバ
ス、14…システムコントローラ、15…システムバス、16
…メモリアドレスバス、17…制御信号ライン、18…シス
テムＲＡＭ、19，20…ＲＡＭスロット、21…増設ＲＡ
Ｍ、22…Ｉ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭコピーイ
ネーブル／ディセーブルレジスタ）、23…Ｉ／Ｏレジス
タ（キャッシュＯＮ／ＯＦＦレジスタ）、24…ＢＩＯＳ
−ＲＯＭ、25…システムインテグレーション（ＳＩ）、
26…キーボードコントローラ（ＫＢＣ）、27…表示コン
トローラ（ＤＩＳＰ−ＣＯＮＴ）、28…拡張スロット、
29…ＩＳＡスロット、30…リアルタイムクロックメモリ
（ＲＴＣ）、31…ハードディスクコントローラ（ＨＤ
Ｃ）、32…拡張ＲＯＭ（ＥＸ−ＲＯＭ）、33…Ｖ知己Ａ
−ＲＯＭ、34…ＶＲＡＭ、35…Ｄ／Ａコンバータ（ＤＡ
Ｃ）、36…パレット、37…プラズマ表示パネル（ＰＤ
Ｐ）、38…ハードディスク装置（ＨＤＤ）、39…インジ
ケータコントローラ、40…電源回路。
ス、14…システムコントローラ、15…システムバス、16
…メモリアドレスバス、17…制御信号ライン、18…シス
テムＲＡＭ、19，20…ＲＡＭスロット、21…増設ＲＡ
Ｍ、22…Ｉ／Ｏレジスタ（拡張ＲＯＭ／ＲＡＭコピーイ
ネーブル／ディセーブルレジスタ）、23…Ｉ／Ｏレジス
タ（キャッシュＯＮ／ＯＦＦレジスタ）、24…ＢＩＯＳ
−ＲＯＭ、25…システムインテグレーション（ＳＩ）、
26…キーボードコントローラ（ＫＢＣ）、27…表示コン
トローラ（ＤＩＳＰ−ＣＯＮＴ）、28…拡張スロット、
29…ＩＳＡスロット、30…リアルタイムクロックメモリ
（ＲＴＣ）、31…ハードディスクコントローラ（ＨＤ
Ｃ）、32…拡張ＲＯＭ（ＥＸ−ＲＯＭ）、33…Ｖ知己Ａ
−ＲＯＭ、34…ＶＲＡＭ、35…Ｄ／Ａコンバータ（ＤＡ
Ｃ）、36…パレット、37…プラズマ表示パネル（ＰＤ
Ｐ）、38…ハードディスク装置（ＨＤＤ）、39…インジ
ケータコントローラ、40…電源回路。
Claims (19)
- 【請求項１】 拡張用コネクタに接続されるオプション
ボード上の少なくとも１つの拡張ＲＯＭと、 この拡張ＲＯＭを選択し、システムの内部ＲＡＭへのコ
ピー対象として指定するコピー指定手段と、 このコピー指定手段で指定されたコピー指定情報を記憶
する記憶手段と、 この記憶手段に記憶されたコピー指定情報に従い、上記
拡張用コネクタに接続された拡張ＲＯＭの格納情報を読
出して上記内部ＲＡＭへ書込むコピー実行手段とを具備
したことを特徴とするＲＯＭ／ＲＡＭコピー制御装置。 - 【請求項２】 上記記憶手段は日付及び時間情報の他に
システム制御情報を記憶する、独自の動作用電池により
バッテリバックアップされたリアルタイムクロックメモ
リにより構成することを特徴とする請求項１記載のＲＯ
Ｍ／ＲＡＭコピー制御装置。 - 【請求項３】 上記コピー指定手段は上記拡張ＲＯＭの
任意の領域を一定サイズのブロック単位で選択してシス
テムの内部ＲＡＭへのコピー対象として指定し、 上記記憶手段は上記コピー指定手段で指定されたブロッ
クコピー指定情報を記憶し、 上記コピー実行手段は上記記憶手段に記憶されたブロッ
クコピー指定情報に従い、上記拡張用コネクタに接続さ
れた拡張ＲＯＭの格納情報をブロック単位で読出して上
記内部ＲＡＭへ書込むことを特徴とする請求項１記載の
ＲＯＭ／ＲＡＭコピー制御装置。 - 【請求項４】 上記コピー指定手段で指定した拡張ＲＯ
Ｍに対してキャッシュ機能のオン／オフを指定するキャ
ッシュ指定手段を備え、 上記記憶手段は上記コピー指定手段で指定されたコピー
指定情報及び上記キャッシュ指定手段で指定されたキャ
ッシュ指定情報を記憶し、 上記コピー実行手段は上記記憶手段に記憶されたコピー
指定情報とキャッシュ指定情報に従い、上記拡張用コネ
クタに接続された拡張ＲＯＭの格納情報を読出して上記
内部ＲＡＭへ書込むと共に、内部ＲＡＭの当該領域をキ
ャッシュ機能のオン／オフ指定することを特徴とする請
求項１記載のＲＯＭ／ＲＡＭコピー制御装置。 - 【請求項５】 上記コピー指定手段は上記拡張ＲＯＭの
任意の領域を一定サイズのブロック単位で選択してシス
テムの内部ＲＡＭへのコピー対象として指定し、 上記キャッシュ指定手段は上記コピー指定手段で指定し
た拡張ＲＯＭのブロック単位の任意領域に対してキャッ
シュ機能のオン／オフを指定し、 上記記憶手段は上記コピー指定手段で指定されたブロッ
クコピー指定情報及び上記キャッシュ指定手段で指定さ
れたキャッシュ指定情報を記憶し、 上記コピー実行手段は上記記憶手段に記憶されたブロッ
クコピー指定情報及びキャッシュ指定情報に従い、上記
拡張用コネクタに接続された拡張ＲＯＭの格納情報をブ
ロック単位で読出して上記内部ＲＡＭへ書込むと共に、
内部ＲＡＭの当該ブロック領域をキャッシュ機能のオン
／オフ指定することを特徴とする請求項４記載のＲＯＭ
／ＲＡＭコピー制御装置。 - 【請求項６】 システム内の少なくとも１つの内部ＲＯ
Ｍの任意の領域を一定サイズのブロック単位で選択して
内部ＲＡＭへのコピー対象として指定するコピー指定手
段と、 このコピー指定手段で指定されたブロックコピー指定情
報を記憶する記憶手段と、 この記憶手段に記憶されたブロックコピー指定情報に従
い、上記内部ＲＯＭの格納情報をブロック単位で読出し
て上記内部ＲＡＭへ書込むコピー実行手段とを具備した
ことを特徴とするＲＯＭ／ＲＡＭコピー制御装置。 - 【請求項７】 上記内部ＲＯＭはシステムＢＩＯＳを記
憶したＢＩＯＳ−ＲＯＭ及びＶＧＡ（Ｖｉｄｅｏ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）−ＢＩＯＳを記憶したＶＧ
Ａ−ＲＯＭを含むことを特徴とする請求項６記載のＲＯ
Ｍ／ＲＡＭコピー制御装置。 - 【請求項８】 上記記憶手段は日付及び時間情報の他に
システム制御情報を記憶する、独自の動作用電池により
バッテリバックアップされたリアルタイムクロックメモ
リにより構成することを特徴とする請求項６記載のＲＯ
Ｍ／ＲＡＭコピー制御装置。 - 【請求項９】 システム内の少なくとも１つの内部ＲＯ
Ｍを選択して内部ＲＡＭへのコピー対象として指定する
コピー指定手段と、 このコピー指定手段で指定した内部ＲＯＭに対してキャ
ッシュ機能のオン／オフを指定するキャッシュ指定手段
と、 上記コピー指定手段で指定されたコピー指定情報及び上
記キャッシュ指定手段で指定されたキャッシュ指定情報
を記憶する記憶手段と、 この記憶手段に記憶されたコピー指定情報及びキャッシ
ュ指定情報に従い、上記内部ＲＯＭの格納情報を読出し
て上記内部ＲＡＭへ書込むと共に、内部ＲＡＭの当該領
域をキャッシュ機能のオン／オフ指定するコピー実行手
段とを具備したことを特徴とするＲＯＭ／ＲＡＭコピー
制御装置。 - 【請求項１０】 上記内部ＲＯＭはシステムＢＩＯＳを
記憶したＢＩＯＳ−ＲＯＭ及びＶＧＡ（Ｖｉｄｅｏ Ｇ
ｒａｐｈｉｃｓ Ａｒｒａｙ）−ＢＩＯＳを記憶したＶ
ＧＡ−ＲＯＭを含むことを特徴とする請求項９記載のＲ
ＯＭ／ＲＡＭコピー制御装置。 - 【請求項１１】 上記記憶手段は日付及び時間情報の他
にシステム制御情報を記憶する、独自の動作用電池によ
りバッテリバックアップされたＲＴＣ（Ｒｅａｌ Ｔｉ
ｍｅ Ｃｌｏｃｋ）ｍｅｍｏｒｙにより構成することを
特徴とする請求項９記載のＲＯＭ／ＲＡＭコピー制御装
置。 - 【請求項１２】 上記コピー指定手段は上記内部ＲＯＭ
の任意の領域を一定サイズのブロック単位で選択してシ
ステムの内部ＲＡＭへのコピー対象として指定し、 上記キャッシュ指定手段は上記コピー指定手段で指定し
た内部ＲＯＭのブロック単位の任意領域に対してキャッ
シュ機能のオン／オフを指定し、 上記記憶手段は上記コピー指定手段で指定されたブロッ
クコピー指定情報及び上記キャッシュ指定手段で指定さ
れたキャッシュ指定情報を記憶し、 上記コピー実行手段は上記記憶手段に記憶されたブロッ
クコピー指定情報及びキャッシュ指定情報に従い、上記
内部ＲＯＭの格納情報をブロック単位で読出して上記内
部ＲＡＭへ書込むと共に、内部ＲＡＭの当該ブロック領
域をキャッシュ機能のオン／オフ指定することを特徴と
する請求項９記載のＲＯＭ／ＲＡＭコピー制御装置。 - 【請求項１３】 拡張用コネクタに接続されるオプショ
ンボード上の少なくとも１つの拡張ＲＯＭの任意の領域
を一定のブロック単位で選択し、内部ＲＡＭへのコピー
対象として指定するコピー指定ステップと、 このコピー指定ステップで指定されたブロックコピー指
定情報を記憶する記憶ステップと、 この記憶ステップで記憶したブロックコピー指定情報に
従い、上記拡張用コネクタに接続された拡張ＲＯＭの格
納情報をブロック単位で読出して上記内部ＲＡＭへ書込
むコピー実行ステップとを具備したことを特徴とする拡
張ＲＯＭ／ＲＡＭコピー制御方法。 - 【請求項１４】 拡張用コネクタに接続されるオプショ
ンボード上の少なくとも１つの拡張ＲＯＭを選択し、内
部ＲＡＭへのコピー対象として指定するコピー指定ステ
ップと、 上記コピー指定ステップで指定した拡張ＲＯＭに対して
キャッシュ機能のオン／オフを指定するキャッシュ指定
ステップと、 上記コピー指定ステップで指定されたコピー指定情報及
びキャッシュ指定ステップで指定されたキャッシュ指定
情報を記憶する記憶ステップと、 上記記憶ステップで記憶したコピー指定情報及びキャッ
シュ指定情報に従い、上記拡張用コネクタに接続された
拡張ＲＯＭの格納情報を読出して上記内部ＲＡＭへ書込
むと共に、内部ＲＡＭの当該領域をキャッシュ機能のオ
ン／オフ指定するコピー実行ステップとを具備したこと
を特徴とする拡張ＲＯＭ／ＲＡＭコピー制御方法。 - 【請求項１５】 上記コピー指定ステップは上記拡張Ｒ
ＯＭの任意の領域を一定サイズのブロック単位で選択し
てシステムの内部ＲＡＭへのコピー対象として指定し、 上記キャッシュ指定ステップは上記コピー指定ステップ
で指定した拡張ＲＯＭのブロック単位の任意領域に対し
てキャッシュ機能のオン／オフを指定し、 上記記憶ステップは上記コピー指定ステップで指定され
たブロックコピー指定情報及び上記キャッシュ指定ステ
ップで指定されたキャッシュ指定情報を記憶し、 上記コピー実行ステップは上記記憶ステップで記憶した
ブロックコピー指定情報及びキャッシュ指定情報に従
い、上記拡張用コネクタに接続された拡張ＲＯＭの格納
情報をブロック単位で読出して上記内部ＲＡＭへ書込む
と共に、内部ＲＡＭの当該ブロック領域をキャッシュ機
能のオン／オフ指定することを特徴とする請求項１４記
載の拡張ＲＯＭ／ＲＡＭコピー制御方法。 - 【請求項１６】 システム内の少なくとも１つの内部Ｒ
ＯＭの任意の領域を一定サイズのブロック単位で選択し
て内部ＲＡＭへのコピー対象として指定するコピー指定
ステップと、 このコピー指定ステップで指定されたブロックコピー指
定情報を記憶する記憶ステップと、 この記憶ステップに記憶されたブロックコピー指定情報
に従い、上記内部ＲＯＭの格納情報をブロック単位で読
出して上記内部ＲＡＭへ書込むコピー実行ステップとを
具備したことを特徴とするＲＯＭ／ＲＡＭコピー制御方
法。 - 【請求項１７】 システム内の少なくとも１つの内部Ｒ
ＯＭを選択して内部ＲＡＭへのコピー対象として指定す
るコピー指定ステップと、 このコピー指定ステップで指定した内部ＲＯＭに対して
キャッシュ機能のオン／オフを指定するキャッシュ指定
ステップと、 上記コピー指定ステップで指定されたコピー指定情報及
び上記キャッシュ指定ステップで指定されたキャッシュ
指定情報を記憶する記憶ステップと、 この記憶ステップに記憶されたコピー指定情報及びキャ
ッシュ指定情報に従い、上記内部ＲＯＭの格納情報を読
出して上記内部ＲＡＭへ書込むと共に、内部ＲＡＭの当
該領域をキャッシュ機能のオン／オフ指定するコピー実
行ステップとを具備したことを特徴とするＲＯＭ／ＲＡ
Ｍコピー制御方法。 - 【請求項１８】 上記コピー指定ステップは上記内部Ｒ
ＯＭの任意の領域を一定サイズのブロック単位で選択し
てシステムの内部ＲＡＭへのコピー対象として指定し、 上記キャッシュ指定ステップは上記コピー指定ステップ
で指定した内部ＲＯＭのブロック単位の任意領域に対し
てキャッシュ機能のオン／オフを指定し、 上記記憶ステップは上記コピー指定ステップで指定され
たブロックコピー指定情報及び上記キャッシュ指定ステ
ップで指定されたキャッシュ指定情報を記憶し、 上記コピー実行ステップは上記記憶ステップで記憶した
ブロックコピー指定情報及びキャッシュ指定情報に従
い、上記内部ＲＯＭの格納情報をブロック単位で読出し
て上記内部ＲＡＭへ書込むと共に、内部ＲＡＭの当該ブ
ロック領域をキャッシュ機能のオン／オフ指定すること
を特徴とする請求項１７記載のＲＯＭ／ＲＡＭコピー制
御方法。 - 【請求項１９】 拡張用コネクタに接続されるオプショ
ンボード上の少なくとも１つの拡張ＲＯＭ及びシステム
内の少なくとも１つの内部ＲＯＭからなるＲＯＭ領域内
の任意の領域を一定サイズのブロック単位で選択して内
部ＲＡＭへのコピー対象として指定するコピー指定ステ
ップと、 このコピー指定ステップで指定したＲＯＭ領域内のブロ
ック単位の任意領域に対してキャッシュ機能のオン／オ
フを指定するキャッシュ指定ステップと、 上記コピー指定ステップで指定されたブロックコピー指
定情報及び上記キャッシュ指定ステップで指定されたキ
ャッシュ指定情報を記憶する記憶ステップと、 この記憶ステップで記憶したブロックコピー指定情報を
読出す第１の読出しステップと、 この第１の読出しステップで読出したブロックコピー指
定情報に従いＲＯＭ領域内のコピー対象ブロックを検索
する検索ステップと、 この検索ステップにより検索したコピー対象ブロックの
格納情報を読出す第２の読出しステップと、 上記検索ステップで検索したブロックコピー指定情報の
ブロック領域にＲＯＭが存在することを確認する確認ス
テップと、 上記第２の読出しステップで読出したコピー対象ブロッ
クの格納情報を内部ＲＡＭに書込むコピー実行ステップ
と、 このコピー実行ステップに伴い、ＲＯＭ／ＲＡＭコピー
の状態を保持する第１のレジスタの対応するビットにコ
ピー終了情報をセットする第１のセットステップと、 上記記憶ステップで記憶した指定ブロックのキャッシュ
指定情報を読出す第３の読出しステップと、 この第３の読出しステップで読出したキャッシュ指定情
報をもとに上記コピー実行ステップでＲＯＭ／ＲＡＭコ
ピーしたブロック領域がキャッシュ機能 オンに指定さ
れているか否かを調査する調査ステップと、 この調査ステップによりキャッシュ機能 オンに指定さ
れたコピーブロックをキャッシュアクセス領域に設定す
べく、キャッシュ機能 オン／オフ状態を保持する第２
のレジスタの対応するビットにキャッシュ機能 オン情
報をセットする第２のセットステップとを具備したこと
を特徴とするＲＯＭ／ＲＡＭコピー制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024011A JPH0612322A (ja) | 1992-04-27 | 1993-02-12 | Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-107789 | 1992-04-27 | ||
| JP10778992 | 1992-04-27 | ||
| JP5024011A JPH0612322A (ja) | 1992-04-27 | 1993-02-12 | Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612322A true JPH0612322A (ja) | 1994-01-21 |
Family
ID=26361466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5024011A Pending JPH0612322A (ja) | 1992-04-27 | 1993-02-12 | Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612322A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276045A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | メモリシステム |
| JPH02310652A (ja) * | 1989-05-26 | 1990-12-26 | Canon Inc | メモリ制御装置 |
| JPH03102444A (ja) * | 1989-09-14 | 1991-04-26 | N T T Data Tsushin Kk | 部分キャッシュ変更制御装置 |
-
1993
- 1993-02-12 JP JP5024011A patent/JPH0612322A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276045A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | メモリシステム |
| JPH02310652A (ja) * | 1989-05-26 | 1990-12-26 | Canon Inc | メモリ制御装置 |
| JPH03102444A (ja) * | 1989-09-14 | 1991-04-26 | N T T Data Tsushin Kk | 部分キャッシュ変更制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310990B2 (ja) | 電子機器 | |
| JPH10187530A (ja) | プログラム可能なメモリ・アクセス | |
| US6321332B1 (en) | Flexible control of access to basic input/output system memory | |
| JPS6010333B2 (ja) | アドレシング制御装置 | |
| JPH0612322A (ja) | Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法 | |
| US20030018873A1 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| JPH08241261A (ja) | マルチパネルのパラメータ初期化時設定方式 | |
| JPH0744418A (ja) | ワンチップマイクロコンピュータ | |
| US6020903A (en) | Method and apparatus for using video memory as system memory | |
| JP4220022B2 (ja) | キャッシュ制御装置とキャッシュ制御方法 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPH08106377A (ja) | プログラム登録方法 | |
| JP3447835B2 (ja) | Ｒａｍチップ識別方式 | |
| JP2001209578A (ja) | メモリ更新履歴管理方式 | |
| JPH096670A (ja) | コンピュータシステム | |
| JP3234382B2 (ja) | メモリカード | |
| JP2523662B2 (ja) | メモリアクセス回路 | |
| JPH05100862A (ja) | データ処理装置 | |
| JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
| JPH07306807A (ja) | コンピュータシステム装置 | |
| JPH06314260A (ja) | ポータブルコンピュータ | |
| JP3375657B2 (ja) | 命令コード発行方法 | |
| JPH0934776A (ja) | 情報処理装置および方法 | |
| JPH07141174A (ja) | レジスタ装置 | |
| JPH1078933A (ja) | データ制御装置 |